CN100581146C - 差分信号接收设备和差分信号传输*** - Google Patents

差分信号接收设备和差分信号传输*** Download PDF

Info

Publication number
CN100581146C
CN100581146C CN200410045970A CN200410045970A CN100581146C CN 100581146 C CN100581146 C CN 100581146C CN 200410045970 A CN200410045970 A CN 200410045970A CN 200410045970 A CN200410045970 A CN 200410045970A CN 100581146 C CN100581146 C CN 100581146C
Authority
CN
China
Prior art keywords
differential signal
differential
voltage
signal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200410045970A
Other languages
English (en)
Other versions
CN1574800A (zh
Inventor
堀良彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1574800A publication Critical patent/CN1574800A/zh
Application granted granted Critical
Publication of CN100581146C publication Critical patent/CN100581146C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/20—Arrangements affording multiple use of the transmission path using different combinations of lines, e.g. phantom working
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

连接于传输第一差分信号的信号线对之间并且使用第三差分信号的一个作为共用电压的第一端子和连接于传输第二差分信号的信号线对之间并且使用第三差分信号的另一个作为共用电压的第二端子通过中间连接连接起来。这样，第一端子的中间节点与第二端子的中间节点就起到第三差分信号的虚接地的作用，从而使有关第三差分信号的端子的阻抗和有关第三差分信号的信号线的阻抗相匹配。因此能够防止第三差分信号发生反射。

Description

差分信号接收设备和差分信号传输***
技术领域
本发明涉及差分信号接收设备和差分信号传输***，更为确切地说，涉及利用多个差分信号的差分信号接收设备和差分信号传输***。
背景技术
通过传输线对来传输差分信号的信号传输设备已经得到使用。通过传输线对来传输差分信号在减少噪声方面是有效的，因为它能够利用在传输线对上同时出现的具有基本相同的幅度和相位的信号来抵消噪声，并抑制电磁干扰(EMI：用于对外部设备进行电磁干扰和中断的通用术语)。
日本未审查专利申请2002-204272在图2中讲述和示出了信号传输***，该***将差分信号叠加在第一和第二差分信号的每一个上，并且通过两对传输线来传输叠加了不同信号的第一和第二差分信号。
具体地说，将正相单端信号输出到位于用于传输第一差分信号的传输线对之间的电阻器的中间节点，并且将反相单端信号输出到位于用于传输第二差分信号的传输线对之间的电阻器的中间节点。这样，使用四个传输线就可以传输两个差分信号和一个单端信号。
为了接收第一差分信号，差分信号接收电路检测位于用于传输第一差分信号的传输线对之间的端子上的电压。为了接收第二差分信号，差分信号接收电路检测位于用于传输第二差分信号的传输线对之间的端子上的电压。
正相单端信号在位于用于传输第一差分信号的传输线对之间的端子的中间节点上被检测到。反相单端信号在位于用于传输第二差分信号的传输线对之间的端子的中间节点上被检测到。
现有信号传输***可以传输第三差分信号，而非正相单端信号和反相单端信号。这样，使用四条传输线就可以传输三个差分信号。
不过，当现有信号传输***传输第三差分信号而非正相单端信号和反相单端信号时，第三差分信号在到达信号线的终端时会发生令人讨厌的反射。
这是因为传输第三差分信号的信号线的终端，该终端位于在传输第一差分信号的传输线对之间的端子和在传输第二差分信号的传输线对之间的端子之间，是断路的(具有高阻抗)，并且端子的阻抗和用于第三差分信号的信号线不相匹配。
进而，在使用四条信号线来传输三个差分信号的情况下，位于接收侧的输入缓存不仅接收第一和第二差分信号，还提取和放大第三差分信号。因此最优情况下，输入缓存因此有效地提取了第三差分信号，并且具有有效的电路配置。
发明内容
考虑上面所述，本发明的一个目标是在使用两对信号线传输三个差分信号时，防止差分信号在信号线的终端处发生反射。本发明的另一个目标是在使用两对传输线传输三个差分信号时，在输入侧有效提取每一个差分信号。
根据本发明的一个方面，提出了差分信号接收设备，用于接收第一差分信号、第二差分信号和第三差分信号，该设备包括：第一端子，连接在用于传输第一差分信号的第一信号线对之间，第三差分信号的一个作为它的共用电压；第二端子，连接在用于传输第二差分信号的第二信号线对之间，第三差分信号的另一个作为它的共用电压；以及电压调整器，用于使位于第一端子的第一中间节点处的电压与位于第二端子的中间节点处的电压相等。该设备能够减少第三差分信号的反射。
在上述差分信号接收设备中，第一中间节点可以是第一端子的中心节点，并且第二中间节点可以是第二端子的中心节点。电压调整器将第一中间节点和第二中间节点连接起来。电压调整器可以具有用于使第一中间节点接地的部件和用于使第二中间节点接地的部件。可选地，电压调整器可以具有用于将第一中间节点连接到固定电压的部件和用于将第二中间节点连接到固定电压的部件。
差分信号接收设备可进一步包括提取电路，用于根据第一端子的电压和第二端子的电压来提取对应于第三差分信号的差分信号。提取电路可包括与第一信号线对相连的第一差分信号提取电路和与第二信号线对相连的第二差分信号提取电路。第一差分信号提取电路可具有第一差分对，用于接收通过第一信号线对传输的差分信号和输出尾部电压和差分信号，并且第二差分信号提取电路可具有第二差分对，用于接收通过第二信号线对传输的差分信号和输出尾部电压和差分信号。差分信号接收设备可进一步具有第三差分对，用于接收作为差分输入的第一差分对的尾部电压和第二差分对的尾部电压，并且输出对应于差分输入的差分信号。
根据本发明的另一个方面，提出了差分信号传输***，包括根据本发明的差分信号接收设备，以及差分信号传输设备，该差分信号传输设备具有第一传输电路，它使用第三差分信号的一个作为共用电压，通过与第一端子相连的信号线对来传输第一差分信号；以及第二传输电路，它使用第三差分信号的另一个作为共用电压，通过与第二端子相连的第二信号线对来传输第二差分信号。
根据本发明的再另一个方面，提出了差分信号接收设备，用于接收通过第一信号线对传输的第一差分信号，通过第二信号线对传输的第二差分信号，以及作为第一和第二信号线对的共用电压而传输的第三差分信号，该设备包括第一差分对，用于接收通过第一信号线对传输的差分信号，并且输出对应于第一差分信号的尾部电压和差分信号；第二差分对，用于接收通过第二信号线对传输的差分信号，并且输出对应于第二差分信号的尾部电压和差分信号；以及第三差分对，用于接收作为差分输入的第一差分对的尾部电压和第二差分对的尾部电压，并且输出对应于第三差分信号的差分信号。当使用两个传输线对来传输三个差分信号时，该设备能够有效地提取输入一侧的每个差分信号。
上述差分信号接收设备可进一步包括第一差分放大电路，用于接收来自第一差分对的差分信号；以及第二差分放大电路，用于接收来自第二差分对的差分信号。
根据本发明的另一个方面，提出了差分信号传输***，包括根据本发明的差分信号接收设备，以及差分信号传输设备，该差分信号传输设备具有第一传输电路，它使用第三差分信号的一个作为共用电压，通过与第一端子相连的信号线对来传输第一差分信号；以及第二传输电路，它使用第三差分信号的另一个作为共用电压，通过与第二端子相连的第二信号线对来传输第二差分信号。
通过下面所给的详尽讲述并结合解释性附图，将能够对本发明的上述和其他目标、特征和优点有更为全面的理解，并且它们不应被看作是对本发明的限制。
附图说明
图1为一电路图，示出了根据本发明的具体实施例的差分信号传输***。
图2为一电路图，示出了图1所示的输出缓存的例子。
图3所示的波形解释了图1所示的差分信号传输***的操作。
图4为一电路图，示出了根据本发明的另一个具体实施例的差分信号传输***。
图5为一电路图，示出了图1和图4所示的输入缓存的一个例子。
图6为一电路图，示出了图1所示的电压调整器的另一个例子。
图7为一电路图，示出了图1所示的电压调整器的又一个例子。
具体实施方式
下面将参考附图来解释本发明的具体实施例。
首先来参考图1，它示出了根据本发明的具体实施例的差分信号传输***电路框图。
图1所示的差分信号传输***包括第一输出缓存1、第二输出缓存2、第三输出缓存3、信号线对4、信号线对5、第一端子6、第二端子7以及输入缓存8。
第一输出缓存1为第一传输电路的例子，它包括差分信号输出电路11和电阻器12、13。
差分信号输出电路11通过差分信号输出电路11的输出线对11a和11b，输出第一差分信号(VS1+和VS1-)到信号线对4，对应于输入信号Sig1。具体地说，差分信号输出电路11输出第一差分信号(VS1+和VS1-)，该信号的差分电压对应于输入信号Sig1。
电阻器12和13在输出线11a和11b之间以串联形式相连。优选情况下，电阻器12和13的阻抗分别与信号线对4的两条线的阻抗相匹配。
第二输出缓存2为第二传输线路的例子，它包括差分信号输出电路21和电阻器22、23。
差分信号输出电路21通过差分信号输出电路21的输出线对21a和21b，输出第二差分信号(VS2+和VS2-)到信号线对5，对应于输入信号Sig2。具体地说，差分信号输出电路21输出第二差分信号(VS2+和VS2-)，该信号的差分电压对应于输入信号Sig2。
电阻器22和23在输出线21a和21b之间以串联形式相连。优选情况下，电阻器22和23的阻抗分别与信号线对5的两条线的阻抗相匹配。
第三输出缓存3包括差分信号输出电路31和电阻器32、33。
差分信号输出电路31输出第三差分信号(VS3+和VS3-)到差分信号输出电路31的输出线对31a和31b，对应于输入信号Sig3。具体地说，差分信号输出电路31输出第三差分信号(VS3+和VS3-)，该信号的差分电压对应于输入信号Sig3。
电阻器32和33在输出线31a和31b之间以串联形式相连。在电阻器32和33的连接节点上施加共用电压VCOMO。这样，第三输出缓存输出第三差分信号(VS3’+和VS3’-)，其共用电压为VCOMO。
用于输出第三差分信号的一端(VS3’+)的输出线31a连接到电阻器12和13的连接节点。因此，第一输出缓存1输出第一差分信号(VS1’+和VS1’-)到信号线对4，其共用电压为第三差分信号的一端(VS3’+)。
用于输出第三差分信号的另一端(VS3’-)的输出线31b连接到电阻器22和23的连接节点。因此，第二输出缓存2输出第二差分信号(VS2’+和VS2’-)到信号线对5，其共用电压为第三差分信号的另一端(VS3’-)。
第一、第二和第三差分信号是同步的。
第一端子6为在信号线对4之间相连的电阻器61和62的串联电路。优选情况下，电阻器61和62的阻抗分别与信号线对4的两条线的阻抗相匹配。尽管在该例中，电阻器61和62具有相同的电阻值，但它们可以根据设计具有不同的电阻值。
第二端子7为在信号线对5之间相连的电阻器71和72的串联电路。优选情况下，电阻器71和72的阻抗分别与信号线对5的两条线的阻抗相匹配。尽管在该例中，电阻器71和72具有相同的电阻值，但它们可以根据设计具有不同的电阻值。
输入缓存8包括差分输入缓存81、差分输入缓存82、差分信号提取电路83和差分输入缓存84。差分信号提取电路83包括共用电压提取电路83a和83b。
差分输入缓存81产生一个输出，对应于第一端子6的电压。由于来自第一缓存1的输出施加在第一端子6上，因此差分输入缓存81输出了输出信号Sig1’，对应于输入到第一输出缓存1的输入信号Sig1。
差分输入缓存82产生一个输出，对应于第二端子7的电压。由于来自第二缓存2的输出施加在第二端子7上，因此差分输入缓存82输出了输出信号Sig2’，对应于输入到第二输出缓存2的输入信号Sig2。
差分信号提取电路83根据第一端子6的电压和第二端子7的电压，提取一个差分信号，对应于由第三输出缓存3输出的第三差分信号。
具体地说，共用电压提取电路83a输出第一电压输出(VS3”+)，对应于第一差分信号的共用电压(VS3’+)。共用电压提取电路83b输出第二电压输出(VS3”-)，对应于第二差分信号的共用电压(VS3’-)。
第一差分信号的共用电压为第三差分信号的一端，并且第二差分信号的共用电压为第三差分信号的另一端。这样，由共用电压提取电路83a输出的第一电压输出(VS3”+)和由共用电压提取电路83b输出的第二电压输出(VS3”-)为差分信号对，对应于第三差分信号(VS3+和VS3-，或者VS3’+和VS3’-)。
差分输入缓存84产生的输出对应于差分信号的电压差，对应于由差分信号提取电路83所提取的第三差分信号。这样，差分输入缓存84输出了输出信号Sig3’，对应于输入到第三输出缓存3的输入信号Sig3。
中间节点连接9是电压调整器的例子，它连接电阻器61和62的连接节点(第一端子6的中间节点)和电阻器71和72的连接节点(第二端子7的中间节点)。由于在该例中，电阻器61和62，以及电阻器71和72分别具有相同的电阻，因此这两个端子的中心节点被连接起来。中间节点连接9使位于第一端子6的中心节点处的电压与位于第二端子7的中心节点处的电压相等。
由于第一端子6的中间节点和第二端子7的中间节点通过中间节点连接9连接起来，因此第一端子6和第二端子7的中间节点作为第三差分信号的虚接地。这使得与第三差分信号有关的端子的阻抗和与第三差分信号有关的信号线的阻抗相匹配。因此能够防止第三差分信号的反射。
接下来参考图2，它示出了输出缓存1的例子的电路图。在图2中，与图1中相同的元件被标以相同的标号。
图2所示的输出缓存1包括差分信号输出电路11和电阻器12和13。差分信号输出电路11包括输入终端110、反相器111、P沟道MOS晶体管112、N沟道MOS晶体管113、P沟道MOS晶体管114、N沟道MOS晶体管115、恒流电路116和恒流电路117。
在图2所示的输出缓存1中，恒流电路116和117的阻抗远大于电阻器12和13的阻抗。这样，输出缓存1的输出阻抗就由电阻器12和13所决定。
输入信号Sig1被输入到输入终端110。第三差分信号的一端(VS3’+)被作为共用电压输入到电阻器12和13的连接节点。
图2所示的输出缓存1的差分信号输出电路11适用于输出缓存2的差分信号输出电路21和输出缓存3的差分信号输出电路31。
当使用图2所示的差分信号输出电路11作为输出缓存2的差分信号输出电路21时，输入信号Sig2被输入到输入终端110，并且第三差分信号的另一端(VS3’-)被作为共用电压输入到电阻器22和23的连接节点。
当使用图2所示的差分信号输出电路11作为输出缓存3的差分信号输出电路31时，输入信号Sig3被输入到输入终端110，并且给定的共用电压VCOMO被输入到电阻器32和33的连接节点。
下面来解释其工作原理。
图3所示的波形解释了(a)来自差分信号输出电路11的电压输出，(b)来自差分信号输出电路21的电压输出，(c)来自输出缓存3的电压输出，(d)信号线对4上的电压，以及(e)信号线对5上的电压。
具体地说，在图3中，波形(a)示出了来自差分信号输出电路11的第一差分信号(VS1+和VS1-)输出的例子，并且波形(b)示出了来自差分信号输出电路21的第二差分信号(VS2+和VS2-)输出的例子。波形(c)示出了来自输出缓存3的第三差分信号(VS3’+和VS3’-)输出的例子。波形(d)为信号线对4的波形，并且波形(e)为信号线对5的波形。
由于第一端子6的中间节点和第二端子7的中间节点通过中间节点连接9连接起来，因此第一端子6和第二端子7的中间节点起到第三差分信号的虚接地的作用。这使得与第三差分信号有关的端子的阻抗和与第三差分信号有关的信号线的阻抗相匹配。因此能够避免第三差分信号发生反射，从而防止通过信号线对4和5传输的信号发生退化。
差分输入缓存81输出信号Sig1’，对应于通过信号线对4输入的第一差分信号的电压差。差分输入缓存82输出信号Sig2’，对应于通过信号线对5输入的第二差分信号的电压差。差分输入缓存84输出信号Sig3’，对应于来自差分信号提取电路83的差分信号输出中的电压差。
根据该实施例，由于第一端子6的中间节点和第二端子7的中间节点通过中间节点连接9连接起来，因此在使用四条信号线来传输三个差分信号时，能够防止第三差分信号在信号线终端处发生反射，从而确保三个差分信号通过四条信号线进行准确的传输。
因此，当差分信号提取电路83根据第一端子6和第二端子7的电压来提取对应于第三差分信号的差分信号时，它就能够以较高的精确度提取出对应于第三差分信号的差分信号。
由于该实施例使用差分信号作为信号线对4和5的共用电压来传输差分信号，因此四条信号线上的平均电压基本上相等，因此防止了EMI。
由于四条信号线上共用的外部噪声对于差分输入缓存81、82和84来说是共用模式噪声，因此该噪声不影响从差分输入缓存81、82和84输出的那些信号。
如果共用电压提取电路83a和83b的输入终端对于信号线4和5的影响较小，则该***可以是多支路的配置，其中为信号线4和5提供了多个输入缓存8。
图4示出了多支路配置的例子，其中提供了三个输入缓存8作为多个输入缓存8。在图4中，与图1中相同的元件被标以相同的标号。如图4所示，每个输入缓存8以同样的方式与信号线4和5相连。每个输入缓存8提取和放大通过信号线4和5传输的第一、第二和第三差分信号，并且将这些信号输出给内部电路。端子6和7分别连接到信号线4和5的终端，用于差分信号的阻抗匹配。这种多支路配置能够使用有限数目个信号线来将差分信号传输到多个输入缓存8。
图5示出了输入缓存8的另一个例子。在图5中，与图1中相同的元件被标以相同的标号。
图5中所示的输入缓存8包括第一差分信号提取电路831、第二差分信号提取电路832、信号电平调整电路85和差分输入缓存81、82和84。
第一差分信号提取电路831输出第一输出VM1，对应于第一端子6两端电压中的较低一个电压。
第一差分信号提取电路831包括恒流电路831a、第一P沟道MOS晶体管831b、第二P沟道MOS晶体管831c、第一N沟道MOS晶体管831d和第二N沟道MOS晶体管831e。第一P沟道MOS晶体管831b和第二P沟道MOS晶体管831c组成了差分对。与高电压电源(VDD)相连的恒流电路831a被连接到差分对尾部。差分对的输入接收通过信号线对4传输的差分信号。
具体地说，第一P沟道MOS晶体管831b的栅极接收第一端子6两端电压中的一个电压(VS1’+)，并且它的源极连接到恒源电路831a的另一端。
另一方面，第二P沟道MOS晶体管831c的栅极接收第一端子6两端电压中的另一个电压(VS1’-)，并且它的源极连接到恒源电路831a的一端。
二极管连接的第一和第二N沟道MOS晶体管831d和831e分别被连接到由第一和第二P沟道MOS晶体管831b和831c组成的差分对的输出一端(负载端)。第一N沟道MOS晶体管831d的漏极和栅极连接到第一P沟道MOS晶体管831b的漏极，并且它的源极连接到电源的低电压端(接地)。
第二N沟道MOS晶体管831e的漏极和栅极连接到第二P沟道MOS晶体管831c的漏极，并且它的源极连接到电源的低电压端(接地)。
第一差分信号提取电路831输出由第一和第二P沟道MOS晶体管831b和831c组成的差分对的尾部电压(该差分对的源极电压)作为第一输出(VM1)。换句话说，第一差分信号提取电路831输出位于恒流电路831a终端的连接节点和第一和第二P沟道MOS晶体管831b和831c的源极的电压，作为第一输出(VM1)。
第一和第二P沟道MOS晶体管831b和831c根据输入，起到开关的作用。这样，接收输入差分信号(VS1’+和VS1’-)的高电压端的晶体管断开，并且接收该信号的低电压端的晶体管接通。因此，差分对的尾部电压(VM1)根据输入差分信号(VS1’+和VS1’-)的低电压端而改变。
来自第一差分信号提取电路831的差分对的差分输出信号被输入到差分输入缓存81。这样，位于第一P沟道MOS晶体管831b的漏极和第一N沟道MOS晶体管831d的漏极之间的中间节点的电压被作为差分输出的一端而输出。位于第二P沟道MOS晶体管831c的漏极和第二N沟道MOS晶体管831e的漏极之间的中间节点的电压被作为差分输出的另一端而输出。因此，对应于输入差分信号(VS1’+和VS1’-)的电压的差分输出被输入到差分输入缓存81。从而，通过信号线对4传输的差分信号(VS1’+和VS1’-)的电平得到调整。
第二差分信号提取电路832输出第二输出(VM2)，对应于第二端子7两端电压中的较低一个电压。
第二差分信号提取电路832包括恒流电路832a、第三P沟道MOS晶体管832b、第四P沟道MOS晶体管832c、第三N沟道MOS晶体管832d和第四N沟道MOS晶体管832e。第三P沟道MOS晶体管832b和第四P沟道MOS晶体管832c组成了差分对。与高电压电源(VDD)相连的恒流电路832a被连接到差分对尾部。差分对的输入接收通过信号线对5传输的差分信号。
具体地说，第三P沟道MOS晶体管832b的栅极接收第二端子7两端电压中的一个电压(VS2’+)，并且它的源极连接到恒源电路832a的另一端。
另一方面，第四P沟道MOS晶体管832c的栅极接收第二端子7两端电压中的另一个电压(VS2’-)，并且它的源极连接到恒源电路832a的一端。
二极管连接的第三和第四N沟道MOS晶体管832d和832e分别被连接到由第三和第四P沟道MOS晶体管832b和832c组成的差分对的输出一端(负载端)。第三N沟道MOS晶体管832d的漏极和栅极连接到第三P沟道MOS晶体管832b的漏极，并且它的源极连接到电源的低电压端(接地)。
第四N沟道MOS晶体管832e的漏极和栅极连接到第四P沟道MOS晶体管832c的漏极，并且它的源极连接到电源的低电压端(接地)。
第二差分信号提取电路832输出由第三和第四P沟道MOS晶体管832b和832c组成的差分对的尾部电压(该差分对的源极电压)，作为第二输出(VM2)。换句话说，第二差分信号提取电路832输出位于恒流电路832a终端的连接节点和第三和第四P沟道MOS晶体管831b和831c的源极的电压，作为第二输出(VM2)。
第三和第四P沟道MOS晶体管832b和832c根据输入，起到开关的作用。这样，接收输入差分信号(VS2’+和VS2’-)的高电压端的晶体管断开，并且接收该信号的低电压端的晶体管接通。因此，差分对的尾部电压(VM2)根据输入差分信号(VS2’+和VS2’-)的低电压端而改变。
来自第二差分信号提取电路832的差分对的差分输出信号被输入到差分输入缓存82。这样，位于第三P沟道MOS晶体管832b的漏极和第三N沟道MOS晶体管832d的漏极之间的中间节点的电压被作为差分输出的一端而输出。位于第四P沟道MOS晶体管832c的漏极和第四N沟道MOS晶体管832e的漏极之间的中间节点的电压被作为差分输出的另一端而输出。因此，对应于输入差分信号(VS2’+和VS2’-)的电压的差分输出被输入到差分输入缓存82。从而，通过信号线对5传输的差分信号(VS2’+和VS2’-)的电平得到调整。
信号电平调整电路85与第一差分信号提取电路831和第二差分信号提取电路832具有相同的电路配置。第一差分信号提取电路831输出的第一输出(VM1)和第二差分信号提取电路832输出的第二输出(VM2)作为差分信号，被输入到信号电平调整电路85。信号电平调整电路85输出差分信号，对应于第一输出(VM1)和第二输出(VM2)的差分电压。这样，信号电平调整电路85能够将第一输出(VM1)和第二输出(VM2)调整到适合作为差分输入缓存84的输入的电平级别。
差分输入缓存81、82和84是差分放大电路。
图5所示的输入缓存8把重点放在差分对的源极电压改变上。电压VM1跟随VS1’+和VS1’-中的较低一个电压，并且电压VM2跟随VS2’+和VS2’-中的较低一个电压。
这样，电压VM1和VM2的改变方式基本上与VS3’+和VS3’-一样，并且能够通过用来检测对应于VM1和VM2的两信号的差的差分输入缓存84，来提取信号Sig3’。
不过，由于在电压VM1和VM2中，信号的开关边沿是不确定的，因此优选情况下没有将需要信号边沿的信号分配给Sig3。
该实施例使用由第一差分信号生成的第一输出VM1和由第二差分信号生成的第二输出VM2。因此，它能够提取对应于第三差分信号的差分信号，该差分信号与提取对应于来自第一端子6的中间电压和第二端子7的中间电压的第三差分信号的差分信号的情况相比，具有较高的电压电平。进而，由于该实施例通过使用从信号线4提取的第一输出VM1和从信号线5提取的第二输出VM2作为差分输入，生成对应于第三差分信号的差分信号，因此它即使在第三差分信号的公用电压发生改变时，也能够准确生成输出对应于第三差分信号的信号Sig3’。
进而，该实施例通过使用从分别位于信号线4和5上的传输信号来提取差分信号的第一和第二差分信号提取电路831和832，提取对应于第三差分信号的差分信号。因此它能够防止差分信号提取电路影响第一和第二端子的阻抗。
例如，当提取对应于来自在第一端子6中的并联电阻器的中间电压和在第二端子7中的并联电阻器的中间电压的第三差分信号的差分信号时，它能够消除对在电阻器和信号线之间进行阻抗匹配的需要。
另外，用于提取对应于第三差分信号的差分信号的第一和第二差分信号提取电路831和832，能够调整第一和第二差分信号的电平。这与准备用于提取对应于第三差分信号的差分信号的电路和用于调整第一和第二差分信号的电平的电路的情况相比，能够简化配置。
在图5所示的输入缓存8中，第一和第二差分信号提取电路831和832使用P沟道MOS晶体管来接收差分信号；不过，它们也可以使用N沟道MOS晶体管来接收差分信号。在这种情况下，对应于第三差分信号的差分信号在第一和第二差分信号的较高电压端被提取。
在前述实施例中解释的配置仅仅是通过举例子的方式来给出的，并且本发明并不局限于此。
例如，电压调整器并不局限于中间节点连接9。
图6示出了电压调整器的另一个例子。在图6中，与图1中相同的元件被标以相同的标号。
如图6所示，电压调整器的组成可以包括第一接地部件91，用于将第一端子6的中间节点接地，以及第二接地部件92，用于将第二端子7的中间节点接地。第一接地部件91和第二接地部件92可以将第一和第二端子6和7的中间节点直接接地，或者可以通过电容器将它们交流接地。
图7示出了电压调整器的又一个例子。在图7中，与图1中相同的元件被标以相同的标号。
如图7所示，电压调整器的组成可以包括第一连接部件93，用于将第一端子6的中间节点与给定电压(例如，输入到差分信号输出电路31的共用电压VCOMO)相连接，以及第二连接部件94，用于将第二端子7的中间节点与给定电压(例如，输入到差分信号输出电路31的共用电压VCOMO)相连接。
根据本发明，第一端子连接于传输第一差分信号的信号线对之间，第三差分信号的一端作为共用电压，并且第二端子连接于传输第二差分信号的信号线对之间，第三差分信号的另一端作为共用电压。电压调整器使第一端子的中心节点与第二端子的中心节点相等。
这样，第一端子的中心节点与第二端子的中心节点就起到第三差分信号的虚接地的作用，从而使有关第三差分信号的端子和信号线达到阻抗匹配。因此能够防止第三差分信号发生反射。
从所述的本发明显然可以看出，本发明的实施例可以有好多种变体。这些变体不应被视为偏离本发明的精神主旨和范围，并且本领域的普通技术人员肯定知道，所做各种修改均属于本发明的权利要求范围中。

Claims (12)

1.一种差分信号接收设备，用于接收第一差分信号、第二差分信号和第三差分信号，该设备包括：
第一端子，连接在用于传输第一差分信号的第一信号线对之间，第三差分信号的一个作为它的共用电压；
第二端子，连接在用于传输第二差分信号的第二信号线对之间，第三差分信号的另一个作为它的共用电压；以及
电压调整器，用于使位于第一端子的第一中间节点处的电压与位于第二端子的中间节点处的电压相等。
2.如权利要求1所述的差分信号接收设备，其中第一中间节点是第一端子的中心节点，并且第二中间节点是第二端子的中心节点。
3.如权利要求2所述的差分信号接收设备，其中电压调整器将第一中间节点和第二中间节点连接起来。
4.如权利要求2所述的差分信号接收设备，其中电压调整器包括用于使第一中间节点接地的部件和用于使第二中间节点接地的部件。
5.如权利要求2所述的差分信号接收设备，其中电压调整器包括第一连接部件，用于将第一中间节点连接到固定电压，以及第二连接部件，用于将第二中间节点连接到固定电压。
6.如权利要求1所述的差分信号接收设备，进一步包括：
提取电路，用于根据第一端子的电压和第二端子的电压来提取对应于第三差分信号的差分信号。
7.如权利要求6所述的差分信号接收设备，
其中提取电路包括与第一信号线对相连的第一差分信号提取电路和与第二信号线对相连的第二差分信号提取电路，
第一差分信号提取电路包括第一差分对，所述第一差分对用于接收通过第一信号线对传输的差分信号，并输出尾部电压和差分信号，并且
第二差分信号提取电路包括第二差分对，所述第二差分对用于接收通过第二信号线对传输的差分信号，并输出尾部电压和差分信号。
8.如权利要求7所述的差分信号接收设备，进一步包括第三差分对，用于接收作为差分输入的第一差分对的尾部电压和第二差分对的尾部电压，并且输出对应于差分输入的差分信号。
9.一种差分信号传输***，包括：
根据权利要求1的差分信号接收设备；以及
差分信号传输设备，包括第一传输电路，它使用第三差分信号的一个作为共用电压，通过与第一端子相连的信号线对来传输第一差分信号；以及第二传输电路，它使用第三差分信号的另一个作为共用电压，通过与第二端子相连的第二信号线对来传输第二差分信号。
10.一种差分信号接收设备，用于接收通过第一信号线对传输的第一差分信号，通过第二信号线对传输的第二差分信号，以及作为第一和第二信号线对的共用电压而传输的第三差分信号，该设备包括：
第一差分对，用于接收通过第一信号线对传输的差分信号，并且输出对应于第一差分信号的尾部电压和差分信号；以及
第二差分对，用于接收通过第二信号线对传输的差分信号，并且输出对应于第二差分信号的尾部电压和差分信号；以及
第三差分对，用于接收作为差分输入的第一差分对的尾部电压和第二差分对的尾部电压，并且输出对应于第三差分信号的差分信号。
11.如权利要求10所述的差分信号接收设备，进一步包括：
第一差分放大电路，用于接收来自第一差分对的差分信号；以及
第二差分放大电路，用于接收来自第二差分对的差分信号。
12.一种差分信号传输***，包括：
根据权利要求10的差分信号接收设备；以及
差分信号传输设备，包括第一传输电路，它使用第三差分信号的一个作为共用电压，通过与第一端子相连的第一信号线对来传输第一差分信号；以及第二传输电路，它使用第三差分信号的另一个作为共用电压，通过与第二端子相连的第二信号线对来传输第二差分信号。
CN200410045970A 2003-05-27 2004-05-26 差分信号接收设备和差分信号传输*** Expired - Fee Related CN100581146C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP149107/2003 2003-05-27
JP2003149107A JP4492920B2 (ja) 2003-05-27 2003-05-27 差動信号伝送システム

Publications (2)

Publication Number Publication Date
CN1574800A CN1574800A (zh) 2005-02-02
CN100581146C true CN100581146C (zh) 2010-01-13

Family

ID=33447679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410045970A Expired - Fee Related CN100581146C (zh) 2003-05-27 2004-05-26 差分信号接收设备和差分信号传输***

Country Status (3)

Country Link
US (1) US7042254B2 (zh)
JP (1) JP4492920B2 (zh)
CN (1) CN100581146C (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790968B1 (ko) 2005-08-10 2008-01-02 삼성전자주식회사 차동신호 전송을 위한 입, 출력 드라이버회로 및 이를구비한 차동신호 전송 장치 및 전송방법
US7439760B2 (en) 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
KR100782305B1 (ko) 2006-01-09 2007-12-06 삼성전자주식회사 3개의 전송선의 차동신호화에 의한 데이터 신호 송수신장치 및 송수신 방법
WO2007125963A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 多重差動伝送システム
US7589559B2 (en) * 2006-12-20 2009-09-15 Silicon Image, Inc. Current mode circuitry to modulate a common mode voltage
WO2009058789A1 (en) * 2007-10-30 2009-05-07 Rambus Inc. Signaling with superimposed clock and data signals
WO2009058790A1 (en) * 2007-10-30 2009-05-07 Rambus Inc. Signaling with superimposed differential-mode and common-mode signals
JP4434267B2 (ja) 2007-11-22 2010-03-17 ソニー株式会社 インターフェース回路
US20100104029A1 (en) * 2008-10-27 2010-04-29 Inyeol Lee Independent link(s) over differential pairs using common-mode signaling
EP2415180B1 (en) * 2009-03-30 2016-11-30 Telefonaktiebolaget LM Ericsson (publ) Communication between modems in xpic configuration for wireless applications
KR101079603B1 (ko) * 2009-08-11 2011-11-03 주식회사 티엘아이 3레벨 전압을 이용하는 차동 데이터 송수신 장치 및 차동 데이터 송수신 방법
CN101997522B (zh) * 2009-08-12 2014-12-17 深圳市齐创美科技有限公司 差分信号传输装置
JP4596085B2 (ja) * 2010-01-07 2010-12-08 ソニー株式会社 インターフェース回路
JP4596087B2 (ja) * 2010-03-10 2010-12-08 ソニー株式会社 インターフェース回路
US8188764B2 (en) * 2010-03-18 2012-05-29 Sandisk Technologies Inc. Efficient electrical hibernate entry and recovery
WO2011126619A1 (en) 2010-04-05 2011-10-13 Rambus Inc. Methods and apparatus for transmission of data
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US8743973B2 (en) * 2010-05-25 2014-06-03 Rambus Inc. Receiver resistor network for common-mode signaling
EP2429114B1 (en) * 2010-09-13 2013-03-27 Alcatel Lucent Coupling arrangement for phantom-mode transmission
JP5582940B2 (ja) * 2010-09-27 2014-09-03 岩崎通信機株式会社 近接給電・通信装置
US8705637B2 (en) 2011-02-23 2014-04-22 Panasonic Corporation Signal transmission device
EP2509250B1 (en) 2011-04-08 2013-12-11 Alcatel Lucent Combination device for DSL phantom mode signals in a telecommunication system
US9031139B2 (en) 2011-08-23 2015-05-12 Nec Corporation Communication apparatus, signal superimposing circuit, and method for superimposing signals
US9537644B2 (en) * 2012-02-23 2017-01-03 Lattice Semiconductor Corporation Transmitting multiple differential signals over a reduced number of physical channels
JP6147155B2 (ja) * 2013-02-21 2017-06-14 三菱電機株式会社 終端器
US9230505B2 (en) 2013-02-25 2016-01-05 Lattice Semiconductor Corporation Apparatus, system and method for providing clock and data signaling
WO2014140660A1 (en) 2013-03-14 2014-09-18 Silicon Image, Inc. Driving data of multiple protocols through a single set of pins
WO2014172377A1 (en) 2013-04-16 2014-10-23 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
DE102013209224A1 (de) * 2013-05-17 2014-11-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung mit einer differenzverstärkerschaltung und einer extraktionsschaltung
US9106212B2 (en) * 2013-10-31 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for interfacing integrated circuits (ICs) that operate at different supply voltages
DE102013019588A1 (de) 2013-11-21 2015-05-21 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Verfahren zur Übertragung eines USB-Signals und USB-Übertragungssystem
US9100232B1 (en) 2014-02-02 2015-08-04 Kandou Labs, S.A. Method for code evaluation using ISI ratio
EP3111607B1 (en) 2014-02-28 2020-04-08 Kandou Labs SA Clock-embedded vector signaling codes
US11240076B2 (en) 2014-05-13 2022-02-01 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9871516B2 (en) 2014-06-04 2018-01-16 Lattice Semiconductor Corporation Transmitting apparatus with source termination
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
CN106664272B (zh) 2014-07-21 2020-03-27 康杜实验室公司 从多点通信信道接收数据的方法和装置
WO2016019384A1 (en) 2014-08-01 2016-02-04 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
JP6493958B2 (ja) * 2014-11-05 2019-04-03 日本電気株式会社 ハブ装置および制御システム
WO2016119141A1 (zh) * 2015-01-28 2016-08-04 华为技术有限公司 差分信号传输方法、发送端设备及接收端设备
KR102372931B1 (ko) 2015-06-26 2022-03-11 칸도우 랩스 에스에이 고속 통신 시스템
US9602317B1 (en) * 2015-10-12 2017-03-21 Qualcomm Incorporated Apparatus and method for combining currents from passive equalizer in sense amplifier
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
CN105577391B (zh) * 2015-12-16 2019-02-12 青岛海信宽带多媒体技术有限公司 一种基于差分型通信接口的供电装置、方法和***
US9722822B1 (en) * 2016-03-04 2017-08-01 Inphi Corporation Method and system using driver equalization in transmission line channels with power or ground terminations
WO2017189931A1 (en) * 2016-04-28 2017-11-02 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
JP6548851B2 (ja) * 2017-03-21 2019-07-24 三菱電機株式会社 信号伝送装置
CN110741562B (zh) 2017-04-14 2022-11-04 康杜实验室公司 向量信令码信道的流水线式前向纠错
CN115333530A (zh) 2017-05-22 2022-11-11 康杜实验室公司 多模式数据驱动型时钟恢复方法和装置
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10693587B2 (en) 2017-07-10 2020-06-23 Kandou Labs, S.A. Multi-wire permuted forward error correction
US10467177B2 (en) 2017-12-08 2019-11-05 Kandou Labs, S.A. High speed memory interface
EP3732840B1 (en) 2017-12-28 2024-05-01 Kandou Labs, S.A. Synchronously-switched multi-input demodulating comparator
CN112368956B (zh) * 2018-07-11 2022-07-22 华为技术有限公司 产生信号的装置、方法和***
CN109104212B (zh) * 2018-08-31 2020-03-06 北京集创北方科技股份有限公司 一种信号传输电路、方法和芯片
WO2024049482A1 (en) 2022-08-30 2024-03-07 Kandou Labs SA Pre-scaler for orthogonal differential vector signalling

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346832B1 (en) * 2000-05-22 2002-02-12 Motorola, Inc. Multi-channel signaling
JP2002204272A (ja) 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 信号伝送装置および信号伝送システム
US20030201802A1 (en) * 2002-04-26 2003-10-30 Young Brian D. Driver and amplifier circuitry

Also Published As

Publication number Publication date
CN1574800A (zh) 2005-02-02
JP2004356714A (ja) 2004-12-16
JP4492920B2 (ja) 2010-06-30
US20040239374A1 (en) 2004-12-02
US7042254B2 (en) 2006-05-09

Similar Documents

Publication Publication Date Title
CN100581146C (zh) 差分信号接收设备和差分信号传输***
US7750666B2 (en) Reduced power differential type termination circuit
EP1069739B1 (en) Removal of a common mode voltage in a differential receiver
US8724678B2 (en) Electromagnetic interference reduction in wireline applications using differential signal compensation
EP2174457A1 (en) Pseudo-differential interfacing device having a switching circuit
US20050195928A1 (en) Transmission apparatus
WO2008155676A1 (en) Pseudo-differential interfacing device having a termination circuit
US8068537B2 (en) Communication circuit for a bi-directional data transmission
Poulton et al. A 0.54 pJ/b 20Gb/s ground-referenced single-ended short-haul serial link in 28nm CMOS for advanced packaging applications
CN106339024A (zh) 电压模式信号发射器
JP2009081856A (ja) 高速／高周波数の差動信号伝送で用いる電磁結合器のための無部品終端
JP2001103098A (ja) レシーバ、トランシーバ回路および信号伝送システム
US6944239B2 (en) CMOS receiver for simultaneous bi-directional links
US20150010094A1 (en) Method for communication and validation of electrical signals
US20070089072A1 (en) Signal transmission structure
JP4472274B2 (ja) 信号伝送システム及びそれに用いる集積回路
US7176724B1 (en) High speed chip-to-chip communication links
US6920183B2 (en) Crosstalk equalization for input-output driver circuits
US7218150B2 (en) Semiconductor integrated circuit device and differential small-amplitude data transmission apparatus
CN215871332U (zh) 一种差分转换电路
CN102035571B (zh) 信号传收电路以及噪声抑制电路
CN104237839A (zh) 一种标准电能高频脉冲高保真传输***
JP2012156660A (ja) 受信回路並びにそれを備えた半導体装置及び情報処理システム
Kim et al. Dual-level LVDS technique for reducing the data transmission lines by half of LCD driver IC

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: XI AN CHANGFENG DIGITAL CULTURE TECHNOLOGY CO., LT

Free format text: FORMER OWNER: XI AN DINGHUI COMMUNICATION TECHNOLOGY CO., LTD.

Effective date: 20101102

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 710065 NO.26, KEJI ROAD 1, HIGH-TECH ZONE, XI AN CITY, SHAANXI PROVINCE TO:710075 NO.26, KEJI ROAD 1, HIGH-TECH ZONE, XI AN CITY, SHAANXI PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20101103

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

Termination date: 20140526