CN100576557C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100576557C
CN100576557C CN200580040575A CN200580040575A CN100576557C CN 100576557 C CN100576557 C CN 100576557C CN 200580040575 A CN200580040575 A CN 200580040575A CN 200580040575 A CN200580040575 A CN 200580040575A CN 100576557 C CN100576557 C CN 100576557C
Authority
CN
China
Prior art keywords
layer
organic compound
conductive layer
semiconductor device
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580040575A
Other languages
English (en)
Other versions
CN101128935A (zh
Inventor
安部宽子
汤川干央
高野圭惠
浅见良信
加藤清
野村亮二
守屋芳隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101128935A publication Critical patent/CN101128935A/zh
Application granted granted Critical
Publication of CN100576557C publication Critical patent/CN100576557C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的目的在于提供一种除在制造过程中外可以写入数据、并可以防止由于重写的伪造的易失性有机存储器，并且还提供一种包含这种有机存储器的半导体器件。本发明的特征在于，半导体器件包括：在第一方向上延伸的多个位线，在不同于第一方向的第二方向上延伸的多个字线，具有设置在位线与字线的交叉位置上的多个存储单元的存储单元阵列，以及设置在存储单元中的存储元件；其中，该存储元件包含位线、有机化合物层、和字线；该有机化合物层包含由无机化合物和有机化合物混合的层。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种包含有机化合物的存储电路，以及一种包含上述存储电路的半导体器件。
背景技术
近年来，个体识别技术已经引起关注。例如，用于通过对单个物体提供ID(个体识别码)来描述该物体的历史等信息的生产与管理的技术。首先，已经促进了能够不接触地发送和接收数据的半导体器件的发展。已经将这样的半导体器件，尤其是无线芯片(也称为ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签、或RFID(射频识别))引入到公司、市场中。
实际使用的许多半导体器件包含使用如Si衬底等半导体衬底的电路(也指IC(集成电路)芯片)和天线，该IC芯片包含存储电路(也称存储器)和控制电路。通过具备能够存储许多数据的存储电路，能够提供具有高性能的高附加价值的半导体器件。另外，这样的半导体器件需要在低成本下制造。近年来，对控制电路与存储电路使用有机化合物的有机TFT或有机存储器已经得到了积极的发展(专利文献1：日本专利未审查公开No.2004-47791)。
对于通常的设置在半导体器件上的存储电路，可以使用DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FeRAM(铁电体随机存储器)、掩模ROM(只读存储器)、ERPOM(电可编程只读存储器)、EEPROM(电可擦可编程只读存储器)、闪存等。在它们中，当使用易失性存储电路DRAM和SRAM时，数据在电源关断时被擦除，因此需要在每次电源接通时写入数据。FeRAM是非易失性存储电路，它使用包含铁电体层的电容，并需要大量的制造工序。掩模ROM具有简单的结构，然而数据要求在制造步骤中写入，因此数据不能另外写入。EPROM和EEPROM、以及闪存为使用具有两个栅电极的元件的非易失性存储电路，因此其制造步骤增加。
另一方面，对于使用有机化合物层的存储电路，存储元件部分通过在一对电极之间设置的有机化合物层而形成；当形成厚的有机化合物层时，电流难以流过而驱动电压增加。当形成薄的有机化合物层时，存储电路由于在电极之间的短路或施加的压力而易被物理地破坏；因而，半导体器件的可靠性会下降。
发明内容
考虑到上述问题，本发明的一个目的在于：提供一种数据可以被写入而不是在制造过程中写入的、并能防止由于重写的伪造的非易失性有机存储器；并提供一种包含该有机存储器的半导体器件。本发明的另一个目的在于：提供一种具有高可靠性的便宜的半导体器件。
为了实现这些目的，本发明提供下列措施。
根据本发明的半导体器件，包括：在第一方向上延伸的多个位线；在不同于第一方向的第二方向(例如，垂直于第一方向)上延伸的多个字线；包含设置在位线与字线的交叉点上的多个存储单元的存储阵列；和设置在存储单元中的存储元件，其中，存储元件包含位线、有机化合物层和字线，至少位线与有机化合物层相互接触，有机化合物层与字线相互接触，有机化合物层包括将无机化合物与有机化合物混合的层。
根据本发明的半导体器件，包括：在第一方向上延伸的多个位线；在不同于第一方向的第二方向上延伸的多个字线；包含设置在位线与字线的交叉点上的多个存储单元的存储阵列；和设置在存储单元中的存储元件，其中，存储元件包含位线、有机化合物层和字线，至少位线与有机化合物层相互接触，有机化合物层与字线相互接触，有机化合物层具有将无机化合物与第一有机化合物混合的层与包含第二有机化合物的层的层积结构。
在上述结构中，可以设置作为天线的导电层。
在上述结构中，可以在与位线或字线相同的层上设置作为天线的导电层。
在上述结构中，可以层积位线、有机化合物层和字线。
在上述结构中，可以将位线与字线布置在一个平面上，有机化合物层可以设置在位线与字线之间。
根据本发明的半导体器件，包括：在第一方向上延伸的多个位线；在不同于第一方向的第二方向上延伸的多个字线；包含由位线与字线包围的多个存储单元的存储阵列，其中，每个存储元件包含晶体管和与晶体管电连接的存储元件，该存储元件包含第一导电层、有机化合物层和第二导电层，至少第一导电层与有机化合物层相互接触，有机化合物层与第二导电层相互接触，有机化合物层包含将无机化合物与有机化合物混合的层。
根据本发明的半导体器件，包括：在第一方向上延伸的多个位线；在不同于第一方向的第二方向上延伸的多个字线；包含由位线与字线包围的多个存储单元的存储阵列，其中，每个存储元件包含晶体管和与晶体管电连接的存储元件，该存储元件包含第一导电层、有机化合物层和第二导电层，至少第一导电层与有机化合物层相互接触，有机化合物层与第二导电层相互接触，该有机化合物层具有将无机化合物与第一有机化合物混合的层与含有第二有机化合物的层的层积结构。
在上述结构中，可以设置作为天线的导电层。
在上述结构中，可以将作为天线的导电层设置在与第一导电层或第二导电层相同的层上。
在上述结构中，可以将第一导电层、有机化合物层、第二导电层层积起来。
在上述结构中，第一导电层与第二导电层可以设置在一个平面上，有机化合物层可以设置在第一导电层与第二导电层之间。
在上述结构中，晶体管可以是有机晶体管。
在上述结构中，晶体管可以设置在玻璃衬底或柔性衬底上。
在上述结构中，无机化合物可以是金属氧化物膜或金属氮化物膜。
在上述结构中，有机化合物层可以由电子传输材料或空穴传输材料构成。
根据本发明的半导体器件的制造方法，包括以下步骤：在衬底上形成至少包含第一晶体管和第二晶体管的多个晶体管；形成与第一晶体管电连接的第一导电层和与第二晶体管电连接的第二晶体管；选择性地形成绝缘层以覆盖第一导电层与第二导电层端部；形成作为天线的导电层以与第一导电层电连接；在形成作为天线的导电层之后，形成有机化合物层以覆盖第二导电层；以及形成第三导电层以覆盖有机化合物层。
在上述方法中，作为天线的导电层可以通过加热由丝网印刷法或液滴释放法提供的导电膏来形成。
根据本发明的半导体器件的制造方法，包括以下步骤：形成至少包含第一晶体管与第二晶体管的多个晶体管；形成作为天线的、与第一晶体管电连接的第一导电层，和与第二晶体管电连接的第二导电层；选择性地形成绝缘层以覆盖第一导电层和第二导电层的端部；形成有机化合物层以覆盖第二导电层；和形成第三导电层以覆盖有机化合物层。
在上述方法中，作为天线的第一导电层和第二导电层可以利用溅射法或CVD法形成。
在上述方法中，有机化合物层可以由混合了无机化合物和有机化合物的层构成。
另外，在作为有机化合物层中、由混合了有机化合物和无机化合物而提供的层的具体例子，可以使用将金属氧化物或金属氮化物和有机化合物混合而提供的层。可选地，有机化合物层可以具有包括由混合了金属氧化物或金属氮化物和有机化合物所提供的层与由有机化合物形成的层的层积结构。有机化合物可以是电子传输材料或空穴传输材料。也可以使用任何能够传送载流子的材料。
根据本发明，可以提供一种可以写入(一次写、多次读)数据而不是在芯片制造过程中写入并防止由于重写的伪造的半导体器件。另外，通过在存储元件部分对有机化合物层添加有机化合物和无机化合物的层，可以较厚地形成层，而不必增加重写或读出数据时的驱动电压。据此，可以提供一种高可靠性的半导体器件。另外，本发明可以在低成本下制造包含具有良好结构的存储电路的半导体器件。
附图说明
图1A～1C示出根据本发明的半导体器件和驱动该半导体器件的方法的例子。
图2A～2E分别示出根据本发明的半导体器件的结构例子。
图3A～3B分别示出利用激光将数据写入到根据本发明的半导体器件的例子。
图4A～4C示出根据本发明的半导体器件和驱动该半导体器件的方法的例子。
图5A～5C分别示出根据本发明的半导体器件的结构例子。
图6A～6B分别示出根据本发明的半导体器件的结构例子。
图7A～7B分别示出根据本发明的半导体器件的结构例子。
图8A～8C分别示出根据本发明的半导体器件的使用。
图9A示出根据本发明的半导体器件的使用。
图10A～10H分别示出根据本发明的半导体器件的使用。
图11A～11C分别示出根据本发明的半导体器件的结构例子。
图12A～12C示出根据本发明的半导体器件的制造步骤。
图13A～13B示出根据本发明的半导体器件的制造步骤。
图14A～14B示出根据本发明的半导体器件的制造步骤。
图15A～15B示出根据本发明的半导体器件的制造步骤。
图16示出根据本发明的半导体器件的制造步骤。
图17示出本发明的半导体器件中的存储元件的I-V特性的测试量图。
图18A～18B分别说明根据本发明的半导体器件中所存储的数据的读出。
图19A～19B分别示出根据本发明的半导体器件的结构例子。
图20A～20C分别示出根据本发明的半导体器件的结构例子。
图21A～21B分别示出根据本发明的半导体器件的结构例子。
具体实施方式
将参照附图说明本发明的实施方式和实施例。然而，本发明并不仅限于下述说明。本领域的技术人员易于理解的是，本发明的实施方式和细节可以在不脱离本发明的目的和范围内进行各种变更。因此对本发明的解释并不仅限于下述的实施方式和实施例。注意，相同的参考符号可以用于表示在下述本发明的结构中的不同附图中的相同部分。
第1实施方式
在本实施方式中，对一种半导体器件的结构，尤其是将包含有机化合物的层设置在一对导电层(以下、也称为有机化合物层)之间的结构(具有上述结构的部分以下也称之为“有机存储元件”)的例子进行说明。
图1A示出包含有机化合物层的存储电路(以下，称为有机存储器)的结构的例子。存储电路包括：将每个具有有机存储元件的存储单元21排列为矩阵状的存储单元阵列22；包含列译码器26a、读出电路26b、选择器26c的位线驱动电路26；包含行译码器24a、和电平移动器24b的字线驱动器电路24；具有用于与外部通信的写入电路的接口23。注意，此处示出的结构只作为一个例子，因此存储电路16可以包含诸如读出放大器、输出电路和缓冲器等的其他的电路，写入电路也可以设置在位线驱动电路上。
存储单元21包括具有包括构成位线Bx(1≤x≤m)的第一导电层、有机化合物层、和构成字线Wy(1≤y≤n)的第二导电层的层积结构的有机存储元件。有机化合物层可以具有单层结构或由第一导电层与第二导电层间的层积结构。
图2A～2E示出平面结构和剖面结构的例子。图2A示出存储单元阵列22的平面结构的例子。图2B示出沿图2A的线A-B的剖面结构。图2D示出沿图2A的线C-D的剖面结构的例子。
在具有绝缘表面的衬底30上，存储单元阵列22包含：在第一方向上延伸的第一导电层27；覆盖第一导电层27的有机化合物层29；和在不同于第一方向的第二方向上、例如在垂直方向上延伸的第二导电层28。另外，存储单元21设置在第一导电层27与第二导电层28的交叉处。有机存储元件80由包含第一导电层27、有机化合物层29、和第二导电层28的层积结构构成。这里，设置作为保护膜的绝缘层34，使其覆盖第二导电层28(图2B)。
如果担心在每个相邻的存储单元的横向的电场的影响，为了将设置在每个存储单元中的有机化合物层隔离，可以将绝缘层33设置在每个存储单元之间(图2C)。即，有机化合物层可以选择性地设置在每个像素中。
在提供覆盖第一导电层27的有机化合物层29的过程中，绝缘层37可以设置在第一导电层27之间，以防止由于第一导电层27之间的水平差和在每个单元之间的横向电场影响而引起的有机化合物层29的断开(图2D)。注意，绝缘层37优选地设置为斜坡形状。然后，形成有机化合物层29以覆盖第一导电层27和绝缘层37。
在上述结构中，石英衬底、硅衬底、金属衬底、不绣钢衬底或其他的除玻璃衬底和柔性衬底外的衬底可以用作衬底30。柔性衬底是可以灵活弯曲的衬底，如以聚碳酸酯、多芳基化合物、聚醚砜等构成的塑料衬底。可选地，存储单元阵列22可以设置在形成在如硅衬底的半导体衬底上的场效应晶体管(FET)上，或设置在形成在如玻璃衬底的衬底上的薄膜晶体管(TFT)上。
第一导电层27和第二导电层28可以具有单层或包含从金(Au)、银(Ag)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)中选择的元素或包含多个上述元素的合金构成的层积层结构。作为包含多个上述元素的合金，可以使用：例如包含Al、Ti、和C的合金；包含Al和Ni的合金；和包含Al和C的合金；以及包含Al、Ni、和C的合金、包含Al和Mo的合金等。
第一导电层27和第二导电层28可以利用气相淀积法、溅射法、CVD法、印刷法，或液滴释放法形成。这里，第一导电层27和第二导电层28可以使用上述任一方法形成。可选地，第一导电层27和第二导电层28可以利用其他的方法形成。液滴释放法是，将包含导电、绝缘或半导体材料的组成物的液滴(也称为点)选择地释放(喷雾)，以在任意的位置上构成导体、绝缘体、或半导体的方法。液滴释放法包含喷墨法。
在本实施方式中，向有机存储器中写入数据由电学作用或光学作用进行。当利用光学作用写入数据时，设置第一导电层27和/或第二导电层28，用以透光。透光导电层可以由透明导电材料形成。可选地，光导电层也可以用厚度薄的材料构成，使得光能够穿过。作为透明导电材料，可以使用氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、以添加了镓的氧化锌(GZO)、和其他透光氧化物导电材料。可以使用包含ITO和氧化硅的氧化铟锡，或在包含氧化硅的氧化铟中混合了2～20％的氧化锌(ZnO)的材料。
有机化合物层29包含混合了有机化合物和无机化合物的层。有机化合物层29可以是有机化合物与无机化合物的混合层的单层，或多个层的层积结构。另外，有机化合物与无机化合物的混合层，和其他由有机化合物构成的层可以层积到一起。此时，包含在混合层中的有机化合物材料可以与包含在其他由有机化合物构成的层的有机化合物材料相同或不同。
任何易于从有机化合物接受电子、或易于向有机化合物施予电子的无机材料可用于无机化合物；也可以使用各种金属氧化物、金属氮化物或金属氧氮化物。
作为易于接受电子的无机化合物材料，可以使用属于元素周期表的第4～12组中的任何一个的过渡金属的金属氧化物、金属氮化物、或金属氧氮化物。具体地，可以使用氧化钛(TiOx)、氧化锆(ZrOx)、氧化钒(VOx)、氧化钼(MoOx)、氧化钨(WOx)、氧化钽(TaOx)、氧化铪(HfOx)、氧化铌(NbOx)、氧化钴(CoOx)、氧化铼(ReOx)、氧化钌(RuOx)、氧化锌(ZnO)、氧化镍(NiOx)、或氧化铜(CuOx)的金属氧化物。氧化物在这里仅作为例子，也可以使用上述元素的氮化物或氧氮化物。
作为易于施予电子的无机化合物材料，可以使用碱金属氧化物、碱土金属氧化物、稀土金属氧化物、碱金属氮化物、碱土金属氮化物、或稀土金属氮化物。具体地，可以使用氧化锂(LiOx)、氧化锶(SrOx)、氧化钡(BaOx)、氧化铒(ErOx)、氧化钠(NaOx)、氮化锂(LiNx)、氮化镁(MgNx)、氮化钙(CaNx)、氮化钇(YNx)、或氮化镧(LaNx)等。
除了上述材料，也可以使用氧化铝(AlOx)、氧化镓(GaOx)、氧化硅(SiOx)、氧化锗(GeOx)、氧化铟锡(ITO)等作为无机化合物。
作为有机化合物，优选使用具有高空穴传输特性或高电子传输特性的有机化合物材料。
作为高空穴传输特性的有机化合物材料，可以使用：芳香胺化合物(即具有苯环-氮键的化合物)，如4，4’-二[N-(1-萘基)-N-苯基-胺]-联苯(缩写：α-NPD)、4，4’-二[N-(3-甲基苯基)-N-苯基-胺]-联苯(缩写：TPD)、4，4’，4”-三(N，N-二苯基-胺)-三苯胺(缩写：TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-胺]-三苯胺(缩写：MTDATA)、或4，4’-二(N-(4-(N，N-二-间-甲苯基胺)苯基)-N-苯胺)联苯(缩写：DNTPD)；或酞菁染料化合物，如酞菁染料(缩写：H2Pc)、铜酞菁染料(缩写：CuPc)、或氧钒酞菁染料(缩写：VOPc)。上述材料是大体上具有大于等于10-6cm2/Vs的空穴迁移率的材料。但是、除了上述材料也可以使用其它的材料，只要它具有比电子传输特性高的高的空穴传输特性即可。注意，当设置有机化合物与无机化合物的混合层时，优选混合高空穴传输有机材料和高电子接受无机材料。利用这种结构，在具有少量载流子的有机化合物内产生许多空穴载流子；因此提供了非常良好的空穴注入/传输特性。其结果，有机化合物层可以具有优越的导电性。
作为高电子传输有机化合物材料，可以使用由具有喹啉骨架或苯喹啉骨架的金属络合物构成的材料，如三(8-羟基喹啉)铝(缩写：Alq3)、三(4-甲基-8-羟基喹啉)铝(缩写：Almq3)，二(10-羟基苯[h]-羟基喹啉)铍(缩写：BAlq)等。可选地，可以使用具有恶唑或噻唑配合基的金属络合物材料，如二[2-(2-羟苯基)苯并噻唑]锌(缩写：Zn(BOX)2)或二[2-(2-羟苯基)苯并噻唑]锌(缩写：Zn(BTZ)2)等。此外，可以使用金属络合物，如2-(4-二苯基)-5-(4-叔丁基苯基)-1，3，4-恶二唑基(缩写：PBD)、1，3-二[5-(p-叔丁基苯基)-1，3，4-恶二唑-2-基]苯(缩写：OXD-7)、3-(4-叔丁基苯基)-4-苯基-5-(4-二苯基)-1，2，4-***(缩写：TAZ)、3-(4-叔丁基苯基)-4-(4-乙烷基苯基)-5-(4-二苯基)-1，2，4-***(缩写：p-EtTAZ)、红菲罗林(缩写：BPhen)、浴铜灵(缩写：BCP)等。此处所述的材料是大体上具有大于等于10-6cm2/Vs的电子迁移率的材料。但是，也可以使用除了上述材料以外的其他材料，只要它具有比空穴传输特性高的电子传输特性即可。注意，当设置有机化合物与无机化合物的混合层时，优选混合高电子传输有机材料与高电子施予无机材料。利用这种结构，在具有少量载流子的有机化合物中产生许多电子载流子，因此提供了极其优秀的注入/传输特性。其结果，有机化合物层可以具有优越的导电性。
另外，当有机化合物层29由高空穴传输材料和从金属氧化物或金属氮化物中选择的材料构成时，可以添加具有大位阻的化合物(具有空间结构而非平面结构)。对于具有大位阻的化合物，优选的是5，6，11，12-四苯基并四苯(缩写：rubrene)。可选地，可以使用六苯基苯、t-丁基二萘嵌苯、9，10-双(苯基)蒽、香豆素545T等。而且，树状大分子(dendrimer)等也是有效的。
当有机化合物层29是由高电子传输材料和从金属氧化物或金属氮化物中选择的化合物构成时，作为可进一步地向电子传输材料施予电子的电子施予材料，可以添加如锂(Li)或铯(Cs)等碱金属、或如镁(Mg)、钙(Ca)、或锶(Sr)等碱土金属、或如铒或镱等稀土金属、以及如氧化物或卤化物等化合物等。
有机化合物层29可以利用气相淀积法、电子束蒸镀法、溅射法等形成。另外，包含有机化合物与无机化合物的混合层可以通过同时淀积各种材料来形成。例如，混合层可以通过组合相同或不同的方法，例如由电阻加热蒸镀的共同蒸镀，由电子束蒸镀的共同蒸镀，由电阻加热蒸镀和电子束蒸镀的共同蒸镀，由电阻加热和溅射的淀积，由电子束蒸镀和溅射的淀积形成。另外，包含大于等于三种材料的层也可以通过相似的组合方法形成。
作为其他的方法，可以使用旋涂法、溶胶-凝胶工艺、印刷法、液滴释放法、或上述方法的组合来形成有机化合物层29。当有机化合物层29由多个层，例如由包含有机化合物与无机化合物的混合层、与包含有机化合物的层的层积结构构成时，可以使用不同的方法来形成每个层。
这样，通过设置包含有机化合物与无机化合物的混合层，即使在增加有机化合物层29的厚度时，也能够抑制电阻的增加。因此，通过形成夹在导电层之间的厚的有机化合物层，可以增大导电层之间的距离，而不需增加读、写时的驱动电压。因而，能够避免在有机存储元件中，由于外部压力对存储单元的损坏和导电层之间的短路，因此，能够提高包含有机存储器的半导体器件的可靠性。
作为不同于上述结构的结构，可以在第一导电层27与有机化合物层29之间或第二导电层28与有机化合物层29之间设置整流元件(图2E)。该整流元件典型地是肖特基二极管、具有PN结的二极管、具有PIN结的二极管、或栅极与漏极相连接的晶体管。当然，整流元件也可以是具有其他结构的二极管。这里，包含半导体层44和45的PN结二极管设置在第一导电层与有机化合物层之间。半导体层44和45中的一个为N型半导体，而另一个为P型半导体。这样，可以通过设置整流元件来提高存储单元的选择性和读、写余量。
具有在衬底30上设置有多个有机存储元件的存储元件的例子如图2A～2E所示。但是并不仅限于此，具有多个有机存储元件的存储元件部分77可以设置在位于衬底30上的薄膜晶体管(TFT)79上(图19A)，或存储元件部分77可以设置在形成于衬底30上的场效应晶体管(FET)78上，其中该衬底30为诸如Si衬底或SOI衬底之类的半导体衬底。示出了在薄膜晶体管79或场效应晶体管79上形成了存储元件部分77的例子，但存储元件部分77与薄膜晶体管79、或存储元件部分77与场效应晶体管78可以相互贴合。此时，存储元件部分77与薄膜晶体管79、或存储元件部分77与场效应晶体管78可以在单独的工序中制造并可以利用导电膜等相互贴合。另外，薄膜晶体管79或场效应晶体管可以具有任何已知的结构。
接下来，将对有机存储器的数据写入操作进行说明。数据利用光学作用或电学作用而写入。首先，对利用电学作用写入数据的情况进行说明(图1A)。通过改变存储单元的电特性进行写入，且在本实施方式中，存储单元的初始状态(没有电学作用的状态)用作数据“0”，改变电特性的状态用作数据“1”。
当将数据“1”写入存储单元21中时，存储单元21首先通过接口23由行译码器24a、列译码器26a、选择器26c所选中。具体地，通过行译码器24a将规定的电压V2施加到与存储单元21相连接的字线W3上。通过列译码器26a和选择器26c将与存储单元21相连接的位线B3连接到读出电路26b上。然后，写入电压V1从读出电路26b输出到位线B3。这样，将电势Vw＝V1-V2施加到包含在存储单元21中的第一导电层与第二导电层之间。通过选择适合的电势Vw，设置在导电层之间的有机化合物层29被物理地或电学地改变以写入数据“1”。具体地，在读出动作电压下，可以改变在数据“1”的状态下的第一导电层与第二导电层之间的电阻以使其显著低于数据“0”状态下的电阻。例如，电压可以从(V1，V2)＝(0V，5V～15V)或(3V～5V，-12V～-2V)的范围内适当地选择。电势Vw可以是5V～15V或-5V～-15V。此时，上述一对导电层之间的、用以***有机化合物层的距离在某些情况下会改变。
未选中的字线与未选中的位线被控制以使数据“1”不会写入与未选中的字线与未选中的位线相连接的存储单元中。例如，未选中的字线与未选中的位线可以为浮空状态。在包含在存储单元中的第一导电层与第二导电层之间，需要能够保证选择性的特性，如二极管特性。
另一方面，当写入数据“0”到存储单元21中时，只需要不对存储单元21施加电学作用。在电路操作中，例如虽然与写入数据“1”的情况相同，存储单元21由行译码器24a、列译码器26a、选择器26c选中。同时，从读出电路26b到位线B3的输出电势可以被设为与选中的字线W3的电势、或未选中的字线的电势相等，而且这种不改变存储单元21的电特性的电压(例如，-5V～5V)可以施加到包含在存储单元21的第一导电层与第二导电层之间。
接下来，对通过光学作用写入数据的情况进行说明(图3A和3B)。
如图3A所示，当利用光学作用写入数据时，包含在有机存储元件中的有机化合物层29被来自具有透光特性的导电层一侧(这里指第二导电层28)的激光所照射。这里，对期待部分中的包含于有机存储元件中的该有机化合物层29有选择地进行激光照射，以破坏该有机化合物层29。被破坏的有机化合物层被碳化并绝缘化，因此，与其他没有被破坏的有机存储元件的电阻相比，第一导电层与第二导电层之间的电阻显著增加。利用夹着有机化合物层29的两个导电层之间的电阻因激光照射而改变的现象来写入数据。例如，当包含没有被激光照射的有机化合物层的有机存储元件用于数据“0”时，对包含在期望部分的有机存储元件中的有机化合物层有选择地进行激光照射并破坏，以在写入数据“1”时增加电阻。
当照射激光时，有机存储元件的电阻的变化依赖于存储单元21的尺寸；但是利用聚焦于微米尺寸或纳米尺寸直径的激光的照射而实现。例如，当具有1μm直径的激光束在10m/sec的线速度下经过时，以激光照射的、包含在存储单元21中的有机存储元件的照射期间为100nsec。为了在100nsec短的时间内产生相变，激光功率优选为10mW，功率密度优选为10kW/mm2。当对有机存储元件有选择地进行激光照射时，优选使用脉冲激光照射装置。
这里，将参照图3B对激光照射装置的例子进行说明。激光照射装置1001包括：用于在发射激光时产生各种控制的个人计算机1002(以下，记为PC 1002)；用于发射激光的激光振荡器1003；激光振荡器1003的电源1004；用于衰减激光的光学***(ND滤波器)1005；用于调制激光密度的声-光调制器(AOM)1006；包含用于减小激光截面面积的透镜和改变光路径的反射镜等的光学***1007；具有X轴台架和Y轴台架的传输机构1009；用于将由PC输出的控制数据从数字数据转换为模拟数据的D/A转换器1010；用于根据由D/A转换器输出的模拟电压来控制声-光调制器1006的驱动器1011；用于输出驱动传输机构1009的驱动信号的驱动器1012；和用于在所照射的物体上聚焦激光的自动聚焦机构1013。
可以发射紫外线、可见光、或红外线的激光振荡器可以用作激光振荡器1003。可以使用利用KrF、ArF、XeCl、Xe等的受激准分子激光振荡器；利用He、He-Cd、Ar、He-Ne、HF等的气体激光振荡器；使用以Cr、Nd、Er、Ho、Ce、Co、Ti或Tm掺杂的如YAG、GdVO4、YVO4、YLF、或YAlO3晶体的固体激光振荡器；或使用GaN、GaAs、GaAlAs、InGaAsP等的半导体激光振荡器作为上述激光振荡器。注意，优选将基波或二次谐波到五次谐波施加到固体激光振荡器上。
接下来，将参照附图3A，对使用激光照射装置的照射方法进行说明。当将具有有机化合物层29的衬底30设置在传输机构1009上时，PC 1002利用未图示的照相机来检测要被激光照射的有机化合物层29的位置。然后，PC 1002根据所检测的位置数据，产生用于移动传输机构1009的移动数据。
然后，PC 1002通过驱动器1011控制从声-光调制器1006发射的光量；这样，从激光振荡器1003所发射的激光由光学***1005衰减。然后，光量由声-光调制器1006控制以获得规定的光量。同时，利用光学***1007改变从声-光调制器1006输出的光的光路和束斑的形状，并利用透镜来会聚激光。这样，底利用激光照射衬底。
此时，根据由PC1002产生的移动数据来控制传输机构1009在X方向和Y方向上移动。其结果，利用激光照射规定位置，而将激光的光能密度转化为热能。这样，能够以激光有选择地照射设置在衬底30上的有机化合物层。注意，激光照射是利用移动传输机构1009而进行的，但激光也可以通过调整光学***1007而在X方向和Y方向上移动。
接下来，对从有机存储器读出数据的操作进行说明(图1A～1C)。读出数据通过利用包含在存储单元中的第一导电层与第二导电层之间的电特性而进行，该电特性在具有数据“0”和数据“1”的存储单元之间不同。例如，将对利用电阻上的差异的读出方法进行说明，其中，在读出电压下，包含在具有数据“0”的存储单元中的第一导电层与第二导电层之间的有效电阻(以下，简称为存储单元的电阻)为R0；而在读出电压下，具有数据“1”的存储单元的电阻为R1(R1≤R0)。至于读出电路26b，例如图1B所示的使用电阻46和差动放大器47的电路，可以用作读出部分的结构。电阻46具有电阻值Rr(R1＜Rr＜R0)。可以使用晶体管48代替电阻46，使用时钟控制反相器49代替差动放大器(图1C)。将在读出时为Hi而在不读出时为Lo的信号或取反信号输入到时钟控制反相器49中。当然，电路配置并不限于图1B和图1C。
当从存储单元21读出数据时，首先通过接口23、由行译码器24a、列译码器26a、选择器26c选择存储单元21。具体地，将规定的电压Vy通过行译码器24a施加到与存储单元21相连接的字线Wy上。将与存储单元21相连接的位线Bx通过列译码器26a和选择器26c连接到读出电路26b的端子P上。因此端子P的电势Vp是通过由电阻46(电阻值：Rr)和存储单元21(电阻值：R0或R1)对Vy与V0进行分压所确定的值。这样，当存储单元21具有数据“0”时，方程式Vp0＝Vy+(V0-Vy)＊R0/(R0+Rr)成立。而当存储单元21具有数据“1”时，方程式Vp1＝Vy+(V0-Vy)＊R1/(R1+Rr)成立。其结果，通过选择Vref以使其在图1B所示的Vp0与Vp1之间，或通过在图1C所示的Vp0与Vp1之间选择时钟控制反相器的变化点，Lo/Hi(或Hi/Lo)的输出电势Vout根据数据“0”/“1”而被输出，据此进行读出。
例如，假设差动放大器工作在Vdd＝3V，Vy、V0和Vref分别为0V、3V和1.5V。在R0/Rr＝Rr/R1＝9的条件下，当存储单元具有数据“0”时，根据Vp0＝2.7V输出Hi作为Vout，或当存储单元具有数据“1”时，根据Vp1＝0.3V输出Lo作为Vout。如此，可以进行对存储单元的读出。
根据上述方法，在利用电阻值差与电阻分压的电压值下，读出有机存储元件的电阻状态。当然，读出方法并不限于此。例如，可以利用电流值的差而不是电阻值的差而进行读出。当存储单元的电特性在数据“0”和数据“1”的情况下的阈值电压之间具有不同的二极管特性时，可以利用阈值电压之间的差进行读出。
如上所述，在上述实施方式中示出的有机存储器具有将有机化合物层设置在一对导电层之间的简单的结构，因此能够提供制造工序简单、且便宜的半导体器件。另外，根据本实施方式所示的有机存储器为非易失性的存储器，因此无需用于存储数据的电池，并能提供小型的、薄的、重量轻的半导体器件。另外，通过对有机化合物层29使用不可逆的材料，虽然可以(另外地)写入数据，但数据不能重写。因此，通过使用这种有机存储器，能够防止伪造，并能够提供保证安全性的半导体器件。
第2实施方式
在本实施方式中，对具有不同于第1实施方式的结构的半导体器件进行说明。具体地，对具有有源矩阵结构的存储电路进行说明。
图4A示出本实施方式的有机存储器的结构例子。存储电路包括：以矩阵状排列着存储单元221的存储单元阵列222；包含列译码器226a、读出电路226b、和选择器226c的位线驱动器电路226；包含行译码器224a和电平移动器224b的字线驱动器电路224；具有写入电路、用于与外部通信的接口223。注意，这里所示的结构仅为一个例子，因此存储电路216可以包含如读出放大器、输出电路、缓冲器等其他的电路，且写入电路可以设在位线驱动器电路上。
存储单元221包括构成位线Bx(1≤x≤m)的第一布线、构成字线Wy(1≤y≤n)的第二布线、晶体管240、和存储单元241。另外，存储单元241具有有机化合物层插在一对导电层之间的结构。
接下来，参照图5A～5C，对具有上述结构的存储单元阵列222的俯视图和剖面图进行说明。具体地，图5A示出俯视图的例子。图5B示出沿图5A的线a-b的剖面图，以及包含在位线驱动器电路226中的COMS电路的剖面结构。
存储单元阵列222包含在具有绝缘表面的衬底230上的作为开关元件的多个晶体管240和分别与每个晶体管240相连接的多个存储元件241(以下也称为有机存储元件241)(图5A和5B)。每个存储元件241包含第一导电层243、第二导电层245和有机化合物层244；并且有机化合物层244夹在第一导电层243与第二导电层245之间。这里，绝缘层249设置在每个相邻的存储单元221之间，有机化合物层244与第二导电层245层积在第一导电层和绝缘层249上(图5B)。
另外，在图5B中，第一导电层243也作为设置在元件形成层251中的每个晶体管240的源电极和漏电极；但是、第一导电层243可以与源电极或漏电极分开地形成(图5C)。在以不同的材料形成源极或漏极和第一导电层243的情况下，该结构是有效的；例如在利用如ITO等透光材料设置第一导电层243的情况下。注意，在上述结构中，有机化合物层244在整个表面上形成；但有机化合物层244也可以有选择地仅设置在每个存储单元上。此时，例如，能够通过使用液滴释放法、凹版印刷法、丝网印刷法等有选择地设置有机化合物层244而提高材料使用效率。
设置绝缘层250作为保护膜，使其覆盖每个晶体管240的源电极和漏电极，第一导电层243可以设置在绝缘层250上(图11A～11C)。此时，有机化合物层244可以在整个表面上形成，以覆盖第一导电层243(图11B)。出于对有机化合物层244的断开或在每个相邻的存储单元的横向上的电场的影响的担心，可以设置绝缘层249以隔离设置在每个存储单元中的有机存储元件中的有机化合物层(图11C)。此外，在图11C中，有机化合物层244有选择地设置在每个存储单元中，但是有机化合物层244也可以如图5C所示设置在整个表面上。
在这种结构中，设置绝缘层250以构成存储元件部分，而第一导电层可以自由设置。在图5A～5C的结构中，存储元件241必须设置在除了每个晶体管240的源电极或漏电极之外的区域上，但是利用上述结构，例如，存储元件241可以形成在设置于元件形成层251中的晶体管240上。因此，可以获得存储电路216的高集成度(图11A)。
另外，作为与上述结构不同的结构，第一导电层与第二导电层可以设置在与形成存储元件部分的相同的层上。此情况的结构例子，将参照图20A～20C进行阐述。
在图5A～5C或图11A～11C中，存储元件部分以将有机化合物层夹在设置于该有机化合物层的上面或下面的第一导电层与第二导电层之间的层积结构构成。这里，第一导电层243与第二导电层245设置在相同的层上并在横向上夹着有机化合物层244，从而形成存储元件部分(图20A和20B)。此时、第一导电层具有每个晶体管240的源电极或漏电极的功能，第二导电层也与作为源极或漏极的层形成在相同的层上。如果第一导电层243与第二导电层245可以使用相同的材料构成，则第一导电层243与第二导电层245能够同时形成；因此制造的步骤能够减少。
可选地，绝缘层250可以作为保护膜而设置，使其覆盖每个晶体管240的源电极和漏电极，而第一导电层243与第二导电层245可以设置在绝缘层250上(图20C)。当以不同的材料形成源电极和漏电极和第一导电层243时，例如当以透光材料如ITO构成第一导电层243时，该结构是有效的。另外，由于第一导电层与第二导电层可以通过形成设置了绝缘层250的存储元件部分而自由地设置，因此可以设置更高集成度的存储元件部分。同样，在此情况下，如果第一导电层243与第二导电层245以相同的材料同时形成，制造步骤的数量也能减少。
注意，在图20A～20C的结构中，第一导电层243与第二导电层245不必设置在相同的层上。例如，在图20C的结构中，第二导电层245可以形成在有机化合物层244上，以使第一导电层243与第二导电层245以有机化合物层244设置在第一导电层243上且设置在第二导电层245下的方式而倾斜地配置。利用这种结构，即使在第一电极上存在如灰尘等杂质，也能够防止该杂质影响存储元件部分。
在上述结构中，晶体管可以具有任意结构，只要它们能作为开关元件使用即可。例如，可以将晶体管直接设置在如Si衬底等半导体衬底上；薄膜晶体管可以设置在玻璃衬底或柔性衬底上；或者也可以使用半导体层由有机化合物层构成的有机晶体管。设置有机晶体管作为晶体管240的情况的例子将在图21A中示出。形成包含有机材料的层270以覆盖衬底上的作为源电极或漏电极的导电层，并在该包含有机材料的层270上形成栅极271，它们之间夹着栅绝缘膜272。该包含有机材料的层270作为每个晶体管240的沟道区和将要成为源电极或漏电极的作为第一导电层243的一个导电层。
在本实施方式中，说明了在绝缘衬底上设置平面薄膜晶体管的例子，但是晶体管可以具有交错结构或反交错结构等(图21B)。此外，薄膜晶体管的结构并不仅限于上述结构，也可以使用形成有一个沟道区的单栅极结构，或形成有2个沟道区的双栅极结构、或形成有3个沟道区的三栅极结构等多栅极结构。另外，还可以具有将2个栅极分别夹着绝缘层设置在沟道区上面和下面的双重栅极型。
任何结构可以用作包含在晶体管中的半导体层。例如，可以形成杂质区(包含源区、漏区、LDD区)，并可以使用P沟道型或N沟道型。可以设置绝缘层(侧壁)来接触栅电极的侧面，或可以设置构成源区、漏区和栅极的硅化物层。作为该硅化物层的材料，可以使用镍、钨、钼、钴、铂等。
第一导电层243和第二导电层245可以使用如第1实施方式所示的材料和方法而类似地设置。
当以光学作用写入数据时，第一导电层243或/和第二导电层245以上述实施方式中的透光导电材料构成，或形成为足够薄以透光。当数据利用电学作用写入时，对第一导电层243和第二导电层245的材料没有限制。
有机化合物层244可以使用与第1实施方式中的有机化合物层相似的材料以使用相似的方法形成。
另外，整流元件可以设置在第一导电层243与第二导电层244之间，或设置在第二导电层245与有机化合物层244之间。该整流元件典型地是肖特基二极管、具有PN结的二极管、具有PIN结的二极管、或栅极与漏极相连接的晶体管。当然，整流元件也可以是具有其他结构的二极管。因此通过设置整流元件，可以提升存储单元的选择性与读出和写入的余量。
接下来，对存储电路216写入数据的操作将进行说明(图4A～4C)。
首先，将对利用电学作用写入数据的操作进行说明。在本实施方式中，通过改变存储单元的电学特性而进行写入，存储单元的初始状态(没有电学作用的状态)为数据“0”，已经改变了电学特性的状态为数据“1”。
这里，对将写入数据到第n行和第m列的存储单元222中的情况进行说明。当写入数据“1”到存储单元221中时，首先，存储单元221通过接口223由行译码器224a、列译码器226a、选择器226c所选中。具体地，通过行译码器224a，将规定的电压V22施加到与存储单元221相连接的字线Wn。此外，将与存储单元221相连接的位线Bm通过列译码器226a、选择器226c连接到读出电路226b上。然后，写入电压V21从读出电路226b输出到位线B3上。
据此，包含在存储单元中的晶体管240导通，有机存储元件241与公共电极相电连接，并且位线上施加近似Vw＝Vcom-V21的电势。通过适当选择电势Vw，将设置在导电层之间的有机化合物层29物理地或电学地改变，从而写入数据“1”。具体地，在读出操作电压下，在数据“1”的状态下的第一导电层与第二导电层之间的电阻可以被改变以使其与数据“0”的状态下的电阻相比非常小，或简单地使其短路。电压可以适当地从(V21，V22，Vcom)＝(5V～15V，5V～15V，0V)或(-12V～0V，-12V～0V，3V～5V)的范围内选择。电势Vw可以是5V～15V或-5V～-15V。这时，夹着有机化合物层的一对导电层之间的距离有某些情况下会改变。
控制未选中的字线与未选中的位线以使数据“1”不写入到与未选中的字线和未选中的位线相连接的存储单元中。具体地，可以将用于关断在所连接的存储单元中的晶体管的电势(例如，0V)施加到未选中的字线上，而未选中的位线可以为浮空状态或可以将等于Vcom的电势施加到未选中的位线上。
另一方面，当写入数据“0”到存储单元221中时，只需不对存储单元221施加电学作用。在电路操作中，例如，虽然与写入数据“1”的情况相同，存储单元221通过接口223由行译码器224a、列译码器226a和选择器225c选择；但将从读出电路226b到位线B3的输出电势被设置为等于Vcom，或将位线B3设置为浮空状态。其结果，将低电势(例如，-5V～5V)或没有电势施加到有机存储元件241上，因此电特性不改变，从而实现写入数据“0”。
接下来，将对利用光学作用写入数据的操作进行说明。此时，利用激光照射装置从导电层一侧对包含于有机存储元件241中的有机化合物层244进行激光照射，所述导电层从具有透光特性(这里是第二导电层245)。
该有机化合物层244有选择地被激光照射，据此使有机化合物层244氧化或碳化而变为绝缘。这样，在被激光照射了的有机存储元件241中的第一导电层243与第二导电层245之间的电阻值增加，而未被激光照射的有机存储元件241的电阻值不变。
接下来，对利用电学作用的读出数据操作进行说明。数据的读出是利用存储元件241的电特性而进行的，该电特性在具有数据“0”的存储单元与具有数据“1”的存储单元中不同。例如，将对利用电阻差的读出方法进行说明，假设在读出电压下、包含在具有数据“0”的存储单元中的存储元件的电阻为R0，而在读出电压下、包含在具有数据“1”的存储单元中的存储元件的电阻为R1(R1＜＜R0)。对于读出电路226b，例如，如图4B所示、使用电阻器246和差动放大器247的位线驱动器电路226可以作为读出部分的结构。该电阻器具有Rr的电阻值(R1＜Rr＜R0)。可以使用晶体管248代替电阻器246，也可以使用时钟控制反相器249代替差动放大器(图4C)。当然，电路结构并不仅限于图4B～4C所示。
当从第n行、第m列的存储单元221读出数据时，首先通过接口223由行译码器224a、列译码器226a和选择器226c选择存储单元221。具体地，通过行译码器224a将规定的电压V24施加到与存储单元221相连接的字线Wn上以使晶体管240导通。此外，与存储单元221相连接的位线Bm通过列译码器226a和选择器226c与读出电路226b的端子P相连接。因此端子P的电势Vp是以电阻器246(电阻值：Rr)与有机存储元件241(电阻值：R0或R1)对Vcom与V0进行分压所确定的值。因此，方程式Vp0＝Vcom+(V0-Vcom)＊R0/(R0+Rr)在存储单元221具有数据“0”时成立。可选地，方程式Vp1＝Vcom+(V0-Vcom)＊R1/(R1+Rr)在存储单元221具有数据“1”时成立。其结果，通过选择Vref以使其在Vp0与Vp1之间，根据数据“0”/“1”来输出Lo/Hi(或Hi/Lo)的输出电势Vout，从而进行数据读出。
例如，差动放大器在Vdd＝3V下工作，Vcom、V0、Vref分别为0V，3V和1.5V。在等式R0/Rr＝Rr/R1＝9成立并且晶体管240的导通电阻可以被忽略的条件下，当存储单元具有数据“0”时、在Vp0＝2.7V时输出Hi作为Vout；或当存储单元具有数据“1”时、在Vp1＝0.3V时输出Lo作为Vout。如此，可以进行从存储单元的读出。
根据上述方法，通过利用在有机存储元件241中的电阻值差与电阻分压的电压值而进行读出操作。当然，读出方法并不仅限于此。例如，读出可以通过利用电流差的方法、而不是电阻差的方法而进行。当存储单元的电特性在数据“0”与数据“1”的情况下的阈值电压上有不同的二极管特性时，可以通过使用不同的阈值电压而进行读出。
接下来，将参照图18A和18B对利用电学作用读出存储元件部分的数据的例子进行说明。
图18A示出当数据[0]写入到存储元件中时的存储元件的电流-电压特性951、当数据[1]写入到存储元件中时的存储元件的电流-电压特性952、以及电阻器246的电流-电压特性953。这里，对使用晶体管作为图18B所示的电阻器246的情况进行说明。此外，对在第一导电层243与第二导电层245之间施加3V作为读出数据时的操作电压的情况进行说明。
在图18A和图18B中，对具有写入了数据[0]的存储元件部分的存储单元而言，存储元件的电流-电压特性951与晶体管的电流-电压特性953的交叉点954为工作点，此时节点α的电势为V1(V)。节点α的电势施加到差动放大器247上。存储于存储单元中的数据在差动放大器247中被识别为[0]。
同时，对具有写入了数据[1]的存储元件部分的存储单元而言，存储元件的电流-电压特性952与晶体管的电流-电压特性953的交叉点955为工作点，而此时节点α的电势为V2(V)(V1＞V2)。将节点α的电势施加到差动放大器247上。存储于存储单元中的数据在差动放大器247中被识别为[1]。
这样，根据存储元件241的电阻值，通过读出由电阻所分压的电势来辨别存储于存储单元中的数据。
在本实施方式中，通过形成使用混合了有机化合物与无机化合物的层的有机化合物层，可以抑制有机化合物层的结晶化；从而能够不增加电阻地形成厚的有机化合物层。因此即使在由于在衬底上的灰尘或杂质而引起了不规则性时，不规则性对如此厚的有机化合物层几乎没有影响。因而，能够防止由于如不规则性引起的短路等的缺陷。另外，即使在有机存储器设置在柔性衬底上的情况下，通过形成厚的存储元件的层，有机存储器能够抵抗如弯曲等的物理应力。
注意，本实施方式可以与任意上述实施方式自由地组合。
第3实施方式
在本实施方式中，将参照附图对不同于上述实施方式的半导体器件的例子进行说明。
本实施方式中的半导体器件是能够不接触地读出、写入数据的器件。数据传输方法大致分为3种：利用以相对设置的一对线圈的互感的电磁耦合通信法，利用感应电磁场的电磁感应通信方法，以及利用使用电波的电波通信法等；而这些方法中的任意一个均可使用。用于传输数据的天线可以以2种方式设置。一种方式是将该天线设置在具有多个元件、有机存储元件等的衬底上；而另一种方式是将一个端子部分设置在具有多个元件、有机存储元件等的衬底上，并将设置在另一个衬底上的天线与该端子部分相连接。
首先，参照图6A和6B，对将天线设置在一个具有多个元件、有机存储元件等的衬底上的半导体器件的一个例子进行说明。
图6A示出包含无源矩阵有机存储元件的半导体器件。包含晶体管451的元件形成层351设置在衬底350上，存储元件部分352和天线部分353设置在该元件形成层351上。在此处示出了将存储元件部分352或天线部分353设置在元件形成层351上的情况；但是该结构并不仅限于此。可以将存储元件部分352或天线部分353设置在元件形成层351之下，或设置在相同的层上。
包含在存储元件部分352的多个有机存储元件的每个具有第一导电层361、有机化合物层362、第二导电层363、以及作为保护膜以覆盖第二导电层363的绝缘层366的层积结构。有机化合物层362可以形成在整个表面上以覆盖第一导电层361，但是当在每个相邻的存储单元之间的横向的电场影响很大时，可以将绝缘层364设置在每个存储单元之间，以隔离有机化合物层。注意，存储元件部分352可以使用上述实施方式中示出的材料与方法来形成。
在存储元件部分352中，可以将整流元件设置在上述实施方式中的第一导电层361与有机化合物层362之间，或有机化合物层362与第二导电层363之间。该整流元件可以是上述的任何一种。
在天线部分353中，设置作为天线的导电层355。这里，该导电层355设置在与第一导电层361相同的层上，而且可以用相同的材料来形成导电层355和第一导电层361。该导电层355可以在绝缘层364或绝缘层366上形成。当将导电层355设置在绝缘层264上时，也可以用与第二导电层363相同的材料来形成。
作为导电层355的材料，可以使用从金(Au)、铂(Pt)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、铜(Cu)、铝(Al)、锰(Mn)、或钛(Ti)中选择的元素，或包含多个上述元素的合金。另外，气相淀积法、溅射法、CVD法、以及如凹版印刷法或丝网印刷法等任何的印刷法、或液滴释放法可以用于形成导电层355。
包含在元件形成层351中的晶体管451的每个可以是p沟道TFT或n沟道TFT，或组合了p沟道晶体管与n沟道晶体管的COMS电路。另外，任意结构可以用于包含在晶体管451中的半导体层。例如，可以形成杂质区(包含源区、漏区、LDD区)，且既可以使用P沟道型，也可以使用N沟道型。可以设置绝缘层(侧壁)来与栅极的侧面相接触，或可以形成用于源区、漏区、和栅电极的硅化物层。对于硅化物层的材料，可以使用镍、钨、钼、钴、铂等。
包含在元件形成层351中的晶体管451的每个可以是其半导体层是由有机化合物所构成的有机晶体管。此时，包含有机晶体管的元件形成层351可以利用印刷法或液滴释放法直接在塑料衬底等柔性衬底350上形成。另外，此时，通过也利用印刷法或液滴释放法等上述的方法形成存储元件部分352，可以低成本地制造半导体器件。
图6B示出具有有源矩阵有机存储器的半导体器件的例子。注意，将对图6B中不同于图6A的部分进行说明。
对于图6B中所示的半导体器件而言，包含晶体管451和354的元件形成层351设置在衬底350上，存储元件部分356和天线部分353设置在元件形成层351上。这里，作为存储元件部分356的开关元件的晶体管354设置在与晶体管451相同的层中，而存储元件部分与天线部分353形成于元件形成层351之上。但该结构并不仅限于此，晶体管354也可以设置在元件形成层351的上面或下面；或者可以将元件形成部分356与天线部分353设置在元件形成层351下面或设置在与元件形成层351相同的层中。
存储元件部分356具有第一导电层371、有机化合物层372、第二导电层373、和作为保护膜以覆盖第二导电层373的绝缘层376的层积结构。这里，形成绝缘层374来覆盖第一导电层371的端部，而有机化合物层372有选择地形成在每个存储单元上；但有机化合物层372也可以设置在整个表面上以覆盖第一导电层371和绝缘层374。存储元件部分356可以使用在上述实施方式中示出的材料与方法来形成。另外，如上所述，在存储元件部分356中，也可以将整流元件设置在第一导电层371与有机化合物层372之间，或设置在第二导电层373与有机化合物层372之间。
设置在天线部分353中的导电层355可以在与第一导电层371相同的层中，或形成在绝缘层374或绝缘层376上形成。此时，当导电层355设置在与第一导电层371或第二导电层373相同的层中时，导电层355可以由与第一导电层371或第二导电层373相同的材料以相同的工艺步骤形成。
设置在元件形成层351中的晶体管354的每个用作将数据写入或读出存储元件部分356的开关元件。因此，晶体管354优选地具有P沟道型或N沟道型的结构。另外，包含在晶体管354中的半导体层可以具有任意的结构。例如，可以形成杂质区(包含源区、漏区、LDD区)，且既可使用P沟道型也可使用N沟道型。可以设置绝缘层(侧壁)以与栅极的侧面相接触，或者可以设置作为源区、漏区和栅极的硅化物层。而作为硅化物层的材料，则可以使用镍、钨、钼、钴、铂等。
另外，元件形成层351、存储元件部分356、以及天线部分353可以利用气相淀积法、溅射法、CVD法、印刷法、液滴释放法等形成。此外，不同的方法可以用于形成不同的部分。例如，通过将如硅等在衬底上形成的半导体层结晶化而设置要求高速操作的晶体管451，然后通过使用印刷或液滴释放法，在元件形成层351上设置每个作为开关元件的晶体管354作为有机晶体管。
在图6B中示出的存储元件356具有如图11B和11C所示的、第一导电层371与元件形成层351的晶体管的源电极或漏电极相连接且绝缘层设置在该第一导电层与该元件形成层之间的结构。然而，第一导电层371可以如图5B和5C所示那样设置在与晶体管的源电极或漏电极相同的层上。
接下来，将参照图7A和7B，对将端子部分设置在具有多个元件和存储元件的衬底上、而设置在另一个衬底上的天线与端子部分相连接的半导体器件的例子进行说明。注意，与图6A和6B的不同部分将参照图7A和7B进行说明。
图7A示出包含无源矩阵有机存储器的半导体器件的例子。元件形成层351设置在衬底350上，存储元件部分352设置在元件形成层351上，配置了设置在衬底356上的天线357以使其与元件形成层连接。这里，存储元件部分352或天线部分353设置在元件形成层351上，但该结构并不仅限于此。存储元件部分352可以设置在元件形成层351的下面，或设置在与元件形成层351相同的层中，或者天线部分353可以设置在元件形成层351的上面或下面。
存储元件部分352具有第一导电层261、有机化合物层362、和第二导电层363的层积结构。当担心有机化合物层362的断开、或在每个相邻的存储单元之间的横向电场的影响时，如图6A所示，可以在每个存储单元之间设置绝缘层，以隔离有机化合物层。注意，存储元件部分352可以使用上述实施方式中示出的材料和方法来构成。
将包含元件形成层351和存储元件部分352的衬底利用粘合树脂375粘合到具有天线部分的衬底365上。元件形成层351和导电层358通过包含在树脂375中的导电微粒359而电连接。可选地，可以使用如银膏、铜膏、或钴膏等导电粘合剂或通过焊料焊接，将包含元件形成层351和存储元件部分352的衬底贴合到具有天线部分357的衬底365上。
图7B示出具有第2实施方式所示的有机存储元件的半导体器件。包含晶体管451和354的元件形成层351设置在衬底350上，存储元件部分352设置在元件形成层351上，配置了设置在衬底365上的天线部分357以与元件形成层相连。这里，将晶体管354设置在与元件形成层351中的晶体管451相同的层中；但该结构并不仅限于此。存储元件部分352可以设置在元件形成层351的下面、或设置在与元件形成层351相同的层中，或者天线部分353可以设置在元件形成层351下面。
存储元件部分356具有第一导电层371、有机化合物层372和第二导电层373的层积结构。当担心每个相邻的存储单元之间的横向电场的影响时，如图6B所示，可以将绝缘层设置在每个存储单元之间以隔离有机化合物层。注意，存储元件部分356可以使用在上述实施方式中示出的材料和方法来形成。
另外，如图7B所示，使用包含导电微粒359的树脂375将包含元件形成层351和存储元件部分356的衬底粘合到具有天线部分357的衬底上。
据此，能够构成具有有机存储器和天线的半导体器件。另外，在本实施方式中，可以通过在衬底350上形成薄膜晶体管来设置元件形成层。可选地，可以使用如Si衬底等半导体衬底作为衬底350，且元件形成层可以通过在衬底上形成场效应晶体管(EFT)而设置。另外，可以使用SOI衬底作为衬底350，元件形成层可以设置在该衬底上。此时，SOI衬底可以通过贴合晶片、或通过使用将氧离子注入到Si衬底中而在衬底内部形成绝缘层的方法的所谓SIMOX法而形成。
在本实施方式中的包含有机存储器半导体器件中，使用混合了有机化合物和无机化合物的混合层形成有机存储器的存储元件部分，因此可以形成厚的层而不需增加电阻。因而，半导体器件可以抵抗如弯曲等的物理应力，即使在半导体器件设置在柔性衬底上的情况下。另外，即使由于灰尘或污染在衬底上而引起的不规则性，这样的厚的有机化合物层也几乎不受该不规则性的影响。因此能够防止由于不规则形而在存储单元内的如短路等的缺陷。
本实施方式能够与上述实施方式自由组合。
第4实施方式
在本实施方式中，将对根据本发明的包含薄膜晶体管、存储元件、天线的半导体器件进行说明。
首先，在衬底701上形成释放层702(图12A)。衬底701可以是玻璃衬底、石英衬底、在金属衬底表面形成有绝缘层的衬底、或不锈钢衬底、或可以抵抗制造过程的加工温度的塑料衬底。在这样的衬底的情况下，该衬底的面积和形状没有特别的限制，因此例如通过使用至少具有一米边长的矩形衬底，能够极大促进生产率。其优点是与使用圆型硅衬底的情况相比具有很大的优势。此外，在本工艺中，释放层702在衬底702的整个表面上形成，但可以在释放层形成在衬底701的整个表面之后利用光刻法通过选择性刻蚀来根据需要有选择地设置释放层702。注意，形成该释放层702使其接触衬底701，但是，可以按需要形成绝缘层作为基础膜以接触衬底，释放层702可以形成以接触绝缘层。
该释放层702形成为单层或通过使用已知的方法(溅射、等离子CVD等)使用从钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、铱(Ir)、或硅(Si)中选择的元素、或包含上述元素作为其主要成分的合金材料或化合物材料的膜形成层积结构。包含硅的层的结构可以具有任意的非晶、微晶或多晶结构的结晶结构。
当释放层702具有单层结构时，形成钨层、钼层、或包含钨和钼的混合物的层。可选地，可以形成包含钨的氧化物或氧氮化物的层、包含钼的氧化物或氧氮化物的层、包含钨和钼的混合物的氧化物或氧氮化物的层。注意，钨和钼的混合物对应于钨和钼的合金。另外，钨的氧化物可以称为氧化钨。
当释放层702具有层积结构时，形成钨层、钼层，或包含钨和钨的混合物的层作为第一层。形成包含钨的氧化物、氮化物、氧氮化物、或氮氧化物的层，包含钼的氧化物、氮化物、氧氮化物或氮氧化物的层，或包含钨和钼的混合物的氧化物、氮化物、氧氮化物、或氮氧化物的层，作为第二层。
当形成包含钨的层和包含钨的氧化物的层的层积层作为释放层702时，形成包含钨的层和包含氧化硅的层，以在钨层与氧化硅层之间的界面上形成钨的氧化物。这也适用于包含钨的氮化物、氧氮化物、氮氧化物的情况。此时，当形成包含钨的层之后，在它的上面形成氮化硅层、氧氮化硅层、氮氧化硅层。氧化钨记为WOx，X在2～3的范围；这里，当X为2时指WO2，当X为2.5时指W2O5，当X为2.75时指W4O11，当X为3时指WO3等。在形成氧化钨时，上述X值并无具体限制，可以根据刻蚀速率等形成氧化物。优选以溅射法在氧气氛中形成包含氧化钨的层(WOx，0＜X＜3)，以获得最优的刻蚀速率。因此，为了降低制造时间，释放层优选地以在氧气氛中利用溅射法所形成的包含氧化钨的层构成。
接下来，形成作为基底的绝缘层703，以覆盖释放层702。作为基底的绝缘层703，利用已知的方法(溅射、等离子CVD等)、以包含硅的氧化物或硅的氮化物的单层，或包含硅的氧化物或硅的氮化物的层积结构形成。硅的氧化物是包含硅(Si)和氧(O)的材料，如氧化硅、氧氮化硅、或氮氧化硅。硅的氮化物是包含硅和氮(N)的材料，如氮化硅、氧氮化硅或氮氧化硅。当作为基底的绝缘层具有2层结构时，例如，可以形成氧氮化硅层作为第一层，形成氧氮化硅层作为第二层。当作为基底的绝缘层具有3层结构时，可以分别形成氧化硅层、氮氧化硅层、氧氮化硅层作为第一层绝缘层、第二层绝缘层和第三层绝缘层。可选地，氧氮化硅层、氮氧化硅层、氧氮化硅层可以分别作为第一层绝缘层，第二层绝缘层与第三层绝缘层而形成。作为基底的绝缘层用作防止从衬底701进入杂质的阻挡膜。
接下来，在衬底703上形成非晶半导体层704(例如，包含非晶硅的层)。利用已知的方法(溅射法、LPCVD法、等离子CVD法等)形成厚度为25nm～200nm(优选30nm～150nm)的非晶半导体层704。非晶半导体层704利用已知的结晶化方法(激光结晶化法、使用RTA或退火炉的热结晶化法、使用用于促进结晶化的金属元素的热结晶化法、激光结晶化法与使用促进结晶化的金属元素热结晶化法相结合的结晶化法等)进行结晶化，以形成结晶的半导体层。所获得的结晶的半导体层然后被刻蚀为期望的形状，由此形成结晶的半导体层706～710(图12B)。
结晶的半导体层706～710的形成步骤的例子，将在下面进行详细描述。首先，以等离子CVD法形成厚度为66nm的非晶半导体层。接下来，将用于促进结晶化的、包含金属元素镍的溶液，施加于该非晶半导体层上；然后，在该非结晶半导体层上进行脱氢作用处理(500℃，1小时)和热结晶化处理(550℃，4小时)，据此形成结晶的半导体层。之后，按需要对结晶的半导体层用激光进行照射，并进行光刻以形成结晶的半导体层706～710。当使用激光结晶化法来形成结晶的半导体层时，使用连续波或脉冲的气体激光器或固体激光器。作为气体激光器，使用受激准分子激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、Ti：蓝宝石激光器等。作为固态激光器，使用如以Cr、Nd、Er、Ho、Ce、Co、Ti或Tm掺杂的YAG、YVO4、YLF和YAlO3等晶体的激光器。
此外，通过使用用于促进结晶化的金属元素来使非晶半导体层结晶化是有利的，其原因在于：结晶化能够在低温下短时间进行，而且其结晶的方向也变得一致。另外，其问题在于：由于因在结晶半导体层中的金属元素的残留物而使截止电流增加，所以特性不稳定。因此，优选在结晶的半导体层上形成作为吸杂部位的非晶半导体层。该作为吸杂部位的非结晶半导体层需要包含诸如磷或氩等的杂质元素，因此，优选使用能够包含高浓度的氩的溅射法形成。接下来，进行热处理(RTA、使用退火炉的热退火等)，以将金属元素扩散到非晶半导体层内，并将包含该金属元素的非晶半导体层去除。据此，能够减少或除去结晶的半导体层中的金属元素的含量。
然后，形成栅绝缘膜705以覆盖结晶半导体层706～710。利用已知的方法(等离子CVD法或溅射法)，以单层结构或包含氧化硅或氮化硅的层积结构形成栅绝缘膜705。具体地，形成包含氧化硅的层、包含氧氮化硅的层、或包含氮氧化硅的层的单层结构或层积结构。
接下来，在栅绝缘层705上层积第一导电层与第二导电层。利用已知的方法(等离子CVD法或溅射法)，形成厚度为20～100nm的第一导电层。利用已知的方法，形成厚度为100～400nm的第二导电层。第一导电层与第二导电层通过使用从钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nr)等中选择的元素、或包含上述元素作为其主要成分的合金材料或化合物材料构成。可选地，可以使用半导体材料，典型的是以如磷等掺杂的多晶硅。作为第一导电层与第二导电层的组合，可以使用例如氮化钽(TaN)层和钨(W)层、氮化钨(WN)层和钨层、氮化钼(MoN)层和钼层等。由于钨、氮化钽等具有高的热阻，因此用于热活化的热处理可以在形成第一导电层与第二导电层之后进行。可选地，当使用三层结构代替两层结构时，可以使用钼层、铝层、与钼层的层积结构。
然后，利用光刻法形成抗蚀剂掩模，并进行用于形成栅电极与栅线的刻蚀处理，以形成作为栅电极的每个导电层(也称为栅电极)716～725。
接下来，利用光刻法形成另一个抗蚀剂掩模。然后以低浓度利用离子掺杂或离子注入法，将赋予N型导电性的杂质元素加入结晶的半导体层706、708～710中，以形成N型杂质区711、713～715以及沟道区780、782～784。属于元素周期表的15组的元素可以用作赋予N型电导性的杂质。例如，使用磷(P)或砷(As)等。
接下来，利用光刻法形成另一个抗蚀剂掩模。然后，将赋予P型导电性的杂质元素加入结晶的半导体层707中，以形成P型杂质区712和沟道区781。例如，硼(B)等可以用作赋予P型电导性的杂质元素。
然后，形成绝缘层以覆盖栅绝缘膜705和导电层716～725。利用已知的方法(等离子CVD法或溅射法)形成具有单层结构或包含如硅、硅的氧化物、或硅的氮化物的无机化合物层与包含如有机树脂等的有机材料的层的层积层结构的绝缘层。然后，利用主要在垂直方向上的各向异性刻蚀法，有选择地对绝缘层进行刻蚀，从而形成与导电层716～725的侧面相接触的绝缘层(也称为侧壁)739～743(图12C)。在形成绝缘层739～743的同时，通过刻蚀绝缘层705形成绝缘层734～738。绝缘层739～743用作对LDD(轻掺杂漏区)区域掺杂的掩模。
然后，使用利用光刻法形成的抗蚀剂构成的掩模、和绝缘层739～743作为掩模，将赋予N型导电性的杂质元素添加到结晶的半导体层706、708～710中，从而形成第一N型杂质区(也称为LDD区)727、729、731、733，和第二N型杂质区726、728、730、732。第一N型杂质区727、729、731和733中的杂质元素的浓度比第二N型杂质区726、728、730和732的中的杂质元素的浓度低。通过上述步骤，形成N型薄膜晶体管744、746～748与P型薄膜晶体管745。
注意，为了形成LDD区，优选使用侧壁绝缘层作为掩模。使用侧壁绝缘层作为掩模的方法易于控制LDD区的宽度，LDD区可以确定地形成。
然后，形成单层结构或层积结构的绝缘层，使其覆盖该薄膜晶体管744～748(图13A)。利用已知的方法(SOG法、液滴释放法等)将覆盖薄膜晶体管744～748的绝缘层形成为单层结构或使用如硅的氧化物或硅的氮化物的无机材料与如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸、环氧树脂和硅氧烷等有机材料的层积结构。硅氧烷材料包含Si-O-Si键。硅氧烷包含由硅(Si)和氧(O)的键构成的骨架，其中含有至少包含氢(如烷基团或芳烃)的有机团作为取代基。可选地，氟基团可以用作取代基。另外，可选地，氟基团和至少包含氢的有机团可以用作取代基。例如，当覆盖薄膜晶体管744～748的绝缘层具有三层结构时，优选地，包含氧化硅的层可以作为第一层绝缘层749而形成，包含树脂的层可以作为第二层绝缘层750而形成，包含氮化硅的层可以作为第三绝缘层751而形成。
注意，在绝缘层749～751形成之前或在一个或多个绝缘层749～751的薄膜层形成之后，优选地进行用于重新覆盖半导体层的晶体、用于活化加入到半导体层中的杂质元素、或用于氢化半导体层的热处理。对于该热处理，优选使用热退火、激光退火、RTA等。
然后，利用光刻法对绝缘层749～751进行刻蚀以形成接触孔，从而暴露N型杂质区726、728～732和P型杂质区785。接下来，形成导电层以填充该接触孔，并形成图形来形成每个作为源极或漏极布线的导电层752～761。
利用已知的方法(等离子CVD或溅射法)形成导电层752～761，其具有单层结构，或具有使用从钛(Ti)、铝(Al)、或钕(Nd)中选择的元素、或包含上述元素作为其主要成分的合金材料或化合物材料的层积结构。包含铝作为其主要成分的合金材料，对应于其主要成分为铝的含镍的合金材料，或其主要成分为铝的含镍和碳以及硅中的一种或两种的合金材料。导电层752～761的每个优选使用例如阻挡层、铝-硅(Al-Si)层、阻挡层的层积结构，或阻挡层、铝-硅(Al-Si)层、氮化钛(TiN)层、和阻挡层的层积结构。注意，阻挡层对应于使用钛、镍的氮化物、钼、或钼的氮化物而形成的薄膜。铝和硅铝具有低的电阻并很便宜，因此它们适合用于形成导电层752～761。此外，当设置上部阻挡层与下部阻挡层时，可以防止产生铝或硅铝的小丘。另外，当使用高还原性元素的钛形成阻挡层时，即使在结晶半导体层上形成薄的自然氧化层时，自然氧化薄膜可以被还原，从而能够得到与结晶半导体层的良好接触。
接下来，形成绝缘层762，使其覆盖导电层752～761(图13B)。利用已知的方法(SOG法、液滴释放法等)形成绝缘层762，其具有单层结构，或使用无机材料或有机材料的层积结构。绝缘层762优选形成为厚度为0.75～3μm的层。
然后，利用光刻法刻蚀绝缘层762，以形成暴露导电层757、759和761的接触孔。之后，形成导电层使其填充接触孔。利用已知的方法(等离子CVD法或溅射法)，使用导电材料形成导电层。导电层被图形化，以形成导电层763～765。注意，导电层763～765对应于包含在存储元件中的一对导电层中的一个。因此导电层763～765优选地形成为具有单层结构，或使用钛、包含钛的合金材料或包括钛作为主要成分的化合物材料的层积结构。钛具有低电阻，能够减小存储元件尺寸，从而能够实现高集成度。此外，在用于形成导电层763～765的光刻步骤中，优选进行湿法刻蚀以防止作为较低的层的薄膜晶体管744～748的损坏，并优选以氟化氢(HF)或氨水和双氧水(NH3和H2O2)的混合溶液作为刻蚀剂。
然后，形成绝缘层766，以覆盖绝缘层763～765。利用已知的方法(SOG法、液滴释放法等)形成具有单层结构、或使用无机材料与有机材料的层积结构的绝缘层766。此外，绝缘层762优选形成厚度为0.75μm～3μm。之后，利用光刻法对绝缘层766进行刻蚀，以形成分别暴露导电层763～765的接触孔767～769。
接下来，形成作为天线的、与导电层765相接触的导电层786(图14A)。导电层786利用已知的方法(等离子CVD、溅射法、印刷法、或液滴释放法)使用导电材料来形成。优选地，形成的导电层786具有单层结构；或使用从铝(Al)、钛(Ti)、银(Ag)或铜(Cu)中选择的元素、或包含上述元素作为其主要成分的合金材料或化合物材料的层积结构。具体地，导电层786通过利用丝网印刷法，使用包含银的膏，在50℃～350℃下进行热处理而形成。可选地，利用溅射法形成铝层，并构成图形以形成导电层786。铝层的图形化优选由湿法刻蚀进行，优选在湿法刻蚀之后，在200℃～300℃下进行热处理。
接下来，形成与导电层763和764相接触的有机化合物层787(图14B)。有机化合物层787利用已知的方法(液滴释放法、气相淀积法等)形成。然后，形成与导电层787相接触的导电层771。导电层771利用已知的方法(溅射法或气相淀积法)形成。
通过上述步骤，完成包含导电层763、有机化合物层787和导电层771的存储元件部分789，和包含导电层764、有机化合物层787和导电层771的存储元件部分790。
注意，根据上述的制造步骤，由于有机化合物层787的热阻不高，因此形成有机化合物层787的步骤在形成作为天线的导电层786的步骤之后进行。
然后，利用已知的方法(SOG法、液滴释放法等)形成作为保护膜的绝缘层772，使其覆盖存储元件部分789和790以及作为天线的导电层786。形成的绝缘层772具有如DLC(类金刚石碳)的包含碳的层、包含氮化硅的层、包含氮氧化硅的层、或有机材料，优选由环氧树脂构成。
然后，利用光刻法或激光照射，对绝缘层进行刻蚀，以形成开口773和774以暴露释放层702(图15A)。
接下来，利用将刻蚀剂注入到开口区773和774中来将释放层702去除(图15B)。作为刻蚀剂，可以使用包含氟化卤素或卤素互化物的气体或液体，例如、三氟化氯(ClF3)用作含氟化卤素的气体。因此，薄膜集成电路791与衬底701相分离。注意，薄膜集成电路791包含含有薄膜晶体管744～748和存储元件部分789和790、以及作为天线的导电层786的元素组。释放层702可以部分留下而不需全部去除。通过留下释放层702的部分，可以缩短制造的时间。
优选地，当薄膜集成电路791分离之后重复利用衬底701从而降低成本。此外，在去除释放层702之后，形成绝缘层772以防止薄膜集成电路791的散落。由于没有牢固地粘合在衬底701上，小、轻、而薄的薄膜集成电路791在释放层702去除后易于散开。然而，通过在薄膜集成电路791上形成绝缘层772，能够加重薄膜集成电路791以免从衬底701散开。另外，通过形成绝缘层772，薄而轻的薄膜集成电路791在衬底701分离后没有被碾压，能够保证强度。
接下来，薄膜集成电路791的一个表面被粘合到第一支架776上，薄膜集成电路791完全从衬底701上剥离(图16)。然后，将第二支架775设置在该薄膜集成电路791的另一个表面上。第一支架776和第二支架775的每一个为由聚丙烯、聚酯、乙烯基、聚氟乙烯、聚氯乙烯等构成的膜，或由纤维性的材料的纸，或由基底膜(聚酯、聚酰胺、无机气相淀积膜、纸等)与粘性合成树脂膜(丙烯酸基的合成树脂，环氧基的合成树脂等)的层积膜构成的膜。使用热压结合法、对该薄膜进行热处理与压力处理。设置在该粘合剂层最外层表面的粘合层，或设置在其最外层的层(不是粘合剂层)，由热处理进行熔化，然后压缩，由此将该薄膜粘合。粘合剂层可以设置在第一支架776或第二支架775的表面上，或者也可以不设置。粘合剂层是包含如热固化树脂、紫外线固化树脂、环氧树脂基粘合剂、或树脂添加剂的层。
通过上述步骤，可以制造柔性的半导体器件。
本实施方式可以自由与上述实施方式相结合。
第5实施方式
在本实施方式中，将参照图8A～8C，对使用本发明的半导体器件作为能够非接触地进行数据通信的无线芯片的情况进行说明。
无线芯片20具有不需接触地进行通信数据的功能，包括电源电路11、时钟产生电路12、数据解调/调制电路13、控制其他电路的控制电路14、接口电路15、存储电路16、数据总线17、以及天线(天线线圈)18(图8A)。电源电路11、根据从天线18所输入的AC电信号产生提供给半导体器件内的每个电路的各种电源。时钟产生电路12根据从天线18所输入的AC电信号产生提供给每个在半导体器件内的电路的各种时钟信号。数据解调/调制电路13具有解调/调制与读出/写入器19通信的数据的功能。控制电路14具有控制存储电路16的功能。天线18具有传输与接收电场或电磁波的功能。读出/写入器19对半导体器件的通信过程、和半导体器件以及其中的数据的控制进行控制。
存储电路16具有上述实施方式中示出的各个有机存储器中的一个的结构。无线芯片并不仅限于上述结构，并可以具有其他元件，如电源电压的限幅电路与解码硬件等。
至于本实施方式中的无线芯片，可以使用利用电波、而不需安装电源(电池)为每个电路提供电压的类型；通过安装电源(电池)代替天线、对每个电路提供电压的另一类型；或利用电波和电源来提供电压的又一类型。
由于可以不接触地进行通信，因此使用本发明的半导体器件的优点在于：能够多次读出；能够写入数据；能够加工为各种形状；方向性很广，而且能够根据选择的频率提供宽的识别范围。该无线芯片可以应用于能够在不接触的无线通信中识别人或物的个体信息的IC标签、能够利用贴标工序粘合到商品上的标签、用于活动或娱乐中的腕带等。此外，无线芯片可以用树脂材料制造，并可以直接安装到阻碍无线通信的金属上。另外，无线芯片可以用于***的操作，如出入管理***或检测***。
接下来，将对作为无线芯片的本发明半导体器件的实际应用的一种实施方式进行描述。读出/写入器320设置在包含显示区域321的便携终端一侧，无线芯片323设置在物品322一侧(图8B)。当读出/写入器320靠着包含物品320的无线芯片时，诸如原料和物品原产地、各制造工艺的测试结果、配送过程的历史、或产品的描述之类的有关产品的信息显示在显示区域321上。此外，当产品326使用传送带传送时，产品326可以通过使用读出/写入器324和设置在产品326上的无线芯片325进行检查(图8C)。如此，信息能够容易地得到，并且通过对***使用无线芯片能够实现高性能与高附加价值。
本实施方式能够自由地与上述实施方式组合。
第6实施方式
本发明的半导体器件的应用范围很广。例如，半导体器件可以用于存储并显示信息的电子设备。例如，半导体器件可以用于如电视接收机、计算机、包含蜂窝电话的便携信息终端、数字照相机、摄像机、导航***等的电子设备。将参照图9，对把本发明的半导体器件的用于蜂窝电话的情况进行说明。
蜂窝电话包含底盘2700和2706，面板2701，机架2702，印刷电路板2703，操作按钮2704，电池2705等。面板2701与机架2702合成一体，使其可以自由地分离/附着，机架2702安装在印刷电路板2703上。机架2702的形状与尺寸可以根据面板2701所合成一体的电子设备而适当地改变。将多个封装的半导体器件安装到印刷电路板2703上，根据本发明的半导体器件可以用作多个半导体器件中的一个。各个安装到印刷电路板2703上的多个半导体器件用作控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路、发送/接收电路等。
面板2701通过连接膜2708与印刷电路板2703相连接。将上述的面板2701、机架2702和印刷电路板2703与操作按钮2704和电池2705一起配置在底盘2700和2706内。配置包含在面板2701内的像素区2709以使其可通过设置在底盘2700上的开口而被观察。
根据本发明的半导体器件具有尺寸小、薄、轻的特点。根据这些特点，可以有效地利用电子设备内的底盘2700和2706的有限的空间。根据本发明的半导体器件具有包含具有简单结构的存储电路的特点，根据上述特点，可以提供使用具有便宜和高集成度的存储电路的半导体器件的电子设备。另外，根据本发明的半导体器件具有包含非易失性并能够一次写入、多次读出的存储电路的特点；由于上述特点，可以提供能够实现高性能和高附加价值的电子设备。
本发明的半导体器件可以用作无线芯片。例如，半导体器件可以用在纸币、硬币、证券、证书、无记名债券、包装容器、文献、记录媒体、日用品、交通工具、食品、服装、健康产品、生活物品、药品、电子设备等上。这些例子将参照图10A～10H进行说明。
纸币与硬币是在市场中流通的钱币，包含类似于钱币的、在特定区域内使用的通货(现金支票)，以及纪念币。证券指支票、股票证明、本票等(图10A)。证书指驾驶执照、居住证明等(图10B)。无记名债券指邮票、米券、各种商品券等(图10C)。包装容器指盒饭的包装纸、塑料瓶等(图10D)。文献指合订本、书本等(图10E)。记录媒体指DVD软件、录音带等(图10F)。交通工具指有轮的交通工具，如自行车、船等(图10G)。日用品指书包、眼镜等(图10H)。食品指食物、饮料等。服装指衣服、鞋等。健康产品指医疗器械，健康器械等。生活物品指家具、照明家具等。药品指药物产品、杀虫剂等。电子设备指液晶显示设备、EL显示设备、电视设备(TV电视或平面电视)、蜂窝电话等。
通过在纸币、硬币、证券、证书、无记名债券等上设置无线芯片，能够防止伪造。可以通过在包装箱、文献、记录媒体、日用品、食品、生活物品、电子设备等上设置无线芯片而提高检查***或用于租赁店中的***的有效性。通过在交通工具、健康产品、药品等上设置无线芯片，能够防止伪造或盗窃，而且还能够防止药品被错取。可以通过粘合在产品的表面或嵌入产品的内部而在物品上设置无线芯片。例如，在书本的情况下，可以将无线芯片嵌入到纸张中；在由有机树脂构成封装的情况下，可以将无线芯片嵌入到有机树脂中。当利用后续的光学操作写入(多次写入)时，优选使用透明材料以使设置在芯片上的存储元件暴露在光线下。另外，通过使用一旦写入数据则不能改变的存储元件，能够防止伪造。在用户购买了产品后的隐私等问题能够通过提供用于擦除在无线芯片上的存储元件的数据的***而得到解决。
可以通过在例如包装容器、记录媒体、日用品、食品、服装、生活物品、电子设备等上设置无线芯片而提高检查***、用于租赁店的***等的有效性。可以通过在交通工具上设置无线芯片而防止伪造和偷窃。而通过将无线芯片植入到生物如动物体内，能够轻易地辨别生物个体。例如，可以通过将无线芯片植入生物如家畜体内而轻易地辨别年龄、性别等。
如上所述，根据本发明的半导体器件可以设置在任何物体上，只要它们是存储数据的产品即可。本实施方式可以于上述实施方式自由组合。
实施例1
在本实施例中，将对在衬底上制造的存储元件部分，以及利用电学作用来读出在存储元件部分中的数据的结果进行说明。
存储元件部分是在衬底上具有按第一导电层、有机化合物层(具有由机化合物与无机化合物构成的混合层，和有机化合物材料的层)、第二导电层的顺序的层积结构的存储元件(该结构以下称为元件结构1)。包含氧化硅的氧化铟锡用作第一导电层。包含有机化合物与无机化合物的混合层与由有机化合物材料构成的层的层积结构用作有机化合物层。有机化合物与无机化合物的混合层由共同蒸镀4，4’-二[N-(1-萘基)-N-苯基胺]联苯(该材料缩写为：α-NPD)与MoO3形成。而4，4’-二[N-(3-甲基苯基)-N-苯基胺]联苯(该材料缩写为：TPD)用作构成有机化合物层的材料。铝作为第二导电层。
另外，与具有上述结构的存储元件部分相比，在衬底上按由有机化合物材料构成第一导电层、和第二导电层的顺序层积的结构构成的元件(该结构以下称为元件结构2)。第一导电层使用含氧化硅的氧化铟锡化合物构成，由有机化合物材料构成的层为使用TPD形成的层，第二导电层使用铝来形成。因此在该结构中，把有机化合物与无机化合物的混合层从上述结构中排除。
图17示出在存储元件部分利用电学作用被短路之前与存储元件部分利用电学作用被短路之后，元件结构1与元件结构2的电流-电压特性测试结果。注意，在图17中，横轴代表电压值(V)，而纵轴代表电流密度(mA/cm2)。在图17中，曲线261a示出在存储元件部分利用电学作用被短路之前，元件结构1的电流-电压特性；曲线261b示出了在存储元件部分利用电学作用被短路之后，元件结构1的电流-电压特性；曲线262a示出了在存储元件部分利用电学作用被短路之前，元件结构2的电流-电压特性；曲线262b示出了在存储元件部分利用电学作用被短路之后，元件结构2的电流-电压特性。
从图17可知在短路存储元件部分之前和之后的元件结构1与元件结构2的电流-电压特性上的实质改变。例如，元件结构1与元件结构2的电流密度在短路存储元件部分之前，在施加1V的电压下分别为1.6×10-4mA/cm2和2.4×10-4mA/cm2；而在元件结构1与元件结构2的电流密度在短路存储元件部分之后，在施加1V的电压下分别为2.5×102mA/cm2和4.3×102mA/cm2。因此电流密度在短路存储元件部分之前与之后，改变了6个数量级。即元件结构1与元件结构2的电阻在短路存储元件部分之后，比短路存储元件部分之前急剧减小。
如上所述，存储元件部分的电阻在短路存储元件部分之前与之后发生改变。存储元件部分可以作为利用电压值或电流密度值读出在元件结构1与元件结构2中的变化的存储电路。
另外，如图17所示，在元件结构1与元件结构2中，利用电学作用施加的用于短路存储元件部分的电压分别为9.6V和18.2V；元件结构1的存储元件部分可以在较低的电压下进行短路。因此当以由有机化合物材料构成的层与有机化合物与无机化合物的混合层构成的层积层作为有机化合物层时，可以利用短路存储元件部分而降低写入数据的驱动电压。因而，通过除了设置由有机化合物材料构成的层之外、设置由有机化合物材料与无机化合物材料的混合层，存储元件层的厚度可以增加，同时功耗能够减小。
实施例2
在本实施例中，对有机化合物层的厚度与写电压、写电流值、以及有机存储元件的电流密度的相关性进行描述。这里，将电压施加到有机存储元件上，通过短路有机存储器而进行写入。
作为第一导电层，利用溅射法在玻璃衬底上形成包含氧化硅的ITO。作为通过混合有机化合物与无机化合物而设置在第一导电层上的层，是以2∶4的比例共同蒸镀氧化钼和DNTPD(4，4’-二(N-{4-[N，N-二(3-甲基苯基)胺]苯基}-N-苯胺)联苯)的层。作为有机化合物层，将NPB气相淀积在由混合有机化合物与无机化合物而设置的层上。作为第二导电层，将铝层气相淀积在有机化合物层上。在有机存储元件的水平表面上形成有机存储元件，并具有100μm×100μm的尺寸。
注意，形成有机存储元件以使由混合有机化合物与无机化合物而设置的层具有80nm的厚度，而每个有机化合物层的厚度为10nm、20nm、30nm、40nm和50nm。另外，具有10nm厚度的有机化合物层的有机存储元件用于样品1，具有20nm厚度的有机化合物层的有机存储元件用于样品2，具有30nm厚度的有机化合物层的有机存储元件用于样品3，具有40nm厚度的有机化合物层的有机存储元件用于样品4，具有50nm厚度的有机化合物层的有机存储元件用于样品5。写电压、电流值、电流密度如表1所示。
表1
  样品   有机化合物层的厚度(nm)   写入电压(V)   电流值(A)   电流密度(A/μm<sup>2</sup>)
  1   10   8.4   25×10<sup>-3</sup>   2.52×10<sup>-6</sup>
  2   20   11.3   67×10<sup>-3</sup>   6.7×10<sup>-6</sup>
  3   30   12.3   48×10<sup>-3</sup>   4.7×10<sup>-6</sup>
  4   40   12.0   2.5×10<sup>-3</sup>   2.5×10<sup>-6</sup>
  5   50   19.2   2.0×10<sup>-3</sup>   0.20×10<sup>-6</sup>
由混合无机化合物和有机化合物设置的层的厚度：80nm。
如表1所示，使有机化合物层的厚度变薄能够减小写电压。
接下来，示出对具有在水平表面上具有不同尺寸并具有通过混合具有不同厚度的有机化合物与无机化合物而设置的层的有机存储元件进行写入时的电压与电流值。这里，将电压施加到有机存储元件上，写入是通过短路有机存储器而相似地进行的。
利用溅射法在玻璃衬底上形成作为第一导电层的钛层。氧化钼与NPB在第一导电层上共同蒸镀，作为由混合有机化合物与无机化合物而设置的层。将NPB气相淀积在由混合有机化合物与无机化合物而设置的层上作为有机化合物层。将铝层气相淀积在有机化合物层上作为第二导电层。如此，形成有机存储元件。
注意，有机存储元件，其中每个的由混合有机化合物与无机化合物而设置的层具有20nm的厚度；氧化钼与NPB的混合比例为1∶4；有机存储元件的侧面为3μm与5μm，分别作为样品6与样品7。在这些样品中的写入时的电压与电流值如表2所示。
表2
  样品   有机存储元件的侧面(μm)   写入电压   电流值(A)
  6   3   2.7   385×10<sup>-6</sup>
  7   5   39.3   23×10<sup>-12</sup>
通过混合无机化合物与有机化合物而设置的层的厚度：20nm
注意，有机存储元件，其中每个的通过混合有机化合物与无机化合物而设置的层具有40nm的厚度；而且氧化钼与NPB的混合比例为1∶4；的有机存储元件的侧面为2μm、5μm、10μm，分别作为样品8和样品9与样品10。在这些样品中的电压和电流值，如表3所示。
表3
  样品   有机存储元件的侧面(μm)  写入电压(V)   电流值(A)
  8   2   22.9   0.1×10<sup>-6</sup>
  9   5   11.3   1374×10<sup>-6</sup>
  10   10   9.4   1910×10<sup>-6</sup>
通过混合无机化合物与有机化合物而设置的层的厚度：30nm
如表1～3所示，每个包含通过混合有机化合物与无机化合物而设置的层的有机存储元件，可以利用电学作用而进行写入。

Claims (31)

1.一种半导体器件，包括：
在第一方向上延伸的多个位线；
在不同于所述第一方向的第二方向上延伸的多个字线，其与所述位线相交叉，以形成所述位线与所述字线的多个交叉点；
包含多个存储单元的存储单元阵列，每个所述的存储单元与一个所述交叉点相连接；
设置在所述存储单元中的存储元件；和
覆盖所述存储元件的绝缘层，
其中：
所述存储元件包含所述位线、有机化合物层、和所述字线，
所述存储元件中的所述位线与所述有机化合物层相互接触，
所述存储元件中的所述有机化合物层与所述字线相互接触，以及
所述有机化合物层包含混合了无机化合物与有机化合物的层。
2.一种半导体器件，包括：
在第一方向上延伸的多个位线；
在不同于所述第一方向的第二方向上延伸的多个字线，其与所述位线相交叉，以形成所述位线与所述字线的多个交叉点；
包含多个存储单元的存储单元阵列，每个所述的存储单元与一个所述交叉点相连接；
设置在所述存储单元中的存储元件；和
覆盖所述存储元件的绝缘层；
其中：
所述存储元件包含所述位线、有机化合物层、和所述字线，
所述存储元件中所述位线与所述有机化合物层相互接触，
所述存储元件中的所述有机化合物层与所述字线相互接触，
所述有机化合物层具有包含混合了无机化合物与第一有机化合物的层与包含第二有机化合物的层的层积结构。
3.一种半导体器件，包含：
至少包含在衬底上所形成的第一晶体管与第二晶体管的多个晶体管；
在第一方向上延伸的多个位线；
在不同于所述第一方向的第二方向上延伸的多个字线，其与所述位线相交叉以形成所述位线与所述字线的多个交叉点；
包含多个存储单元的存储单元阵列，每个所述的存储单元与一个所述交叉点相连接；
设置在所述存储单元中的存储元件；和
作为天线的与所述第一晶体管电连接的导电层；
其中：
所述存储元件包含所述位线、有机化合物层、和所述字线，
所述存储元件中的所述位线与所述有机化合物层相互接触，
所述存储元件中的所述有机化合物层与所述字线相互接触，
所述位线或所述字线与所述第二晶体管电连接，以及
所述有机化合物层包含混合了无机化合物与有机化合物的层。
4.一种半导体器件，包含：
至少包含在衬底上所形成的第一晶体管与第二晶体管的多个晶体管；
在第一方向上延伸的多个位线；
在不同于所述第一方向的第二方向上延伸的多个字线，其与所述位线相交叉以形成所述位线与所述字线的多个交叉点；
包含多个存储单元的存储单元阵列，每个所述的存储单元与一个所述交叉点相连接；
设置在所述存储单元中的存储元件；和
作为天线的、与所述第一晶体管电连接的导电层；
其中：
所述存储元件包含所述位线、有机化合物层、和所述字线，
所述存储元件中的所述位线与所述有机化合物层相互接触，
所述存储元件中的所述有机化合物层与所述字线相互接触，
所述位线或所述字线与所述第二晶体管电连接，
所述有机化合物层具有包含混合了无机化合物与第一有机化合物的层、和包含第二有机化合物的层的层积结构。
5.根据权利要求3或4所述的半导体器件，其中：作为天线的所述导电层设置在与所述位线或所述字线相同的层上。
6.根据权利要求1～4的任一项所述的半导体器件，其中：所述位线、所述有机化合物层与所述字线相层积。
7.根据权利要求1～4的任一项所述的半导体器件，其中：所述位线与所述字线被设置在一个平面上，而所述有机化合物层被设置在所述位线与所述字线之间。
8.根据权利要求1～4所述的半导体器件，其中：所述位线和/或所述字线具有透光特性。
9.根据权利要求1～4的任一项所述的半导体器件，其中：具有整流特性的元件设置在所述位线与所述有机化合物层之间，或设置在所述有机化合物层与所述字线之间。
10.一种半导体器件，包括：
在第一方向上延伸的多个位线；
在不同于所述第一方向的第二方向上延伸的多个字线；
包含由所述位线与所述字线所包围的多个存储单元的存储单元阵列；
其中：
每个所述存储单元包含晶体管和与所述晶体管电连接的存储元件，
所述存储元件包含第一导电层、有机化合物层、和第二导电层，
所述第一导电层与所述有机化合物层相互接触，
所述有机化合物层与所述第二导电层相互接触，以及
所述有机化合物层包含混合了无机化合物与有机化合物的层。
11.一种半导体器件，包括：
在第一方向上延伸的多个位线；
在不同于所述第一方向的第二方向上延伸的多个字线；
包含由所述位线与所述字线所包围的多个存储单元的存储单元阵列；
其中：
每个所述存储单元包含晶体管和与所述晶体管电连接的存储元件，
所述存储元件包含第一导电层、有机化合物层和第二导电层，
所述第一导电层与所述有机化合物层相互接触，
所述有机化合物层与所述第二导电层相互接触，以及
所述有机化合物层具有包含混合了无机化合物与第一有机化合物的层、和包含第二有机化合物的层的层积结构。
12.一种半导体器件，包括：
至少包含在衬底上形成的第一晶体管与第二晶体管的多个晶体管；
在第一方向上延伸的多个位线；
在不同于所述第一方向的第二方向上延伸的多个字线；
包含由所述位线与所述字线所包围的多个存储单元的存储单元阵列；
作为天线的、与所述第一晶体管电连接的导电层；
其中：
每个所述存储单元包含所述第二晶体管和与所述第二晶体管电连接的存储元件，
所述存储元件包含第一导电层、有机化合物层和第二导电层，
所述第一导电层与所述有机化合物层相互接触，
所述有机化合物层与所述第二导电层相互接触，
所述位线与所述字线中的至少一个与所述第二晶体管电连接，以及
所述有机化合物层包含混合了无机化合物与有机化合物的层。
13.一种半导体器件，包括：
至少包含在衬底上形成的第一晶体管与第二晶体管的多个晶体管；
在第一方向上延伸的多个位线；
在不同于所述第一方向的第二方向上延伸的多个字线；
包含由所述位线与所述字线所包围的多个存储单元的存储单元阵列；和
作为天线的、与所述第一晶体管电连接的导电层；
其中：
每个所述存储单元包含所述第二晶体管和与所述第二晶体管电连接的存储元件，
所述存储元件包含第一导电层、有机化合物层和第二导电层，
所述第一导电层与所述有机化合物层相互接触，
所述有机化合物层与所述第二导电层相互接触，
所述位线与所述字线中的至少一个与所述第二晶体管电连接，以及
所述有机化合物层具有包含混合了无机化合物与有机化合物的层、和包含第二有机化合物的层的层积结构。
14.根据权利要求12或13所述的半导体器件，其中：作为天线的所述导电层被设置在与所述第一导电层或所述第二导电层相同的层上。
15.根据权利要求10～13的任一项所述的半导体器件，其中：所述第一导电层、所述有机化合物层和所述第二导电层层积。
16.根据权利要求10～13的任一项所述的半导体器件，其中：所述第一导电层和所述第二导电层被设置在一个平面上，所述有机化合物层被设置在所述第一导电层与所述第二导电层之间。
17.根据权利要求10～13的任一项所述的半导体器件，其中：所述第一导电层和所述第二导电层中的一个或两个具有透光特性。
18.根据权利要求10～13的任一项所述的半导体器件，其中：具有整流特性的元件被设置在所述第一导电层与所述有机化合物层之间，或所述有机化合物层与所述第二导电层之间。
19.根据权利要求3，4和10～13的任一项所述的半导体器件，其中：所述晶体管为有机晶体管。
20.根据权利要求3，4和10～13的任一项所述的半导体器件，其中：所述晶体管设置在玻璃衬底上。
21.根据权利要求10～13的任一项所述的半导体器件，其中：所述晶体管设置在柔性衬底上。
22.根据权利要求1～4和10～13的任一项所述的半导体器件，其中：所述无机化合物为金属氧化物膜或金属氮化物膜。
23.根据权利要求1～4和10～13的任一项所述的半导体器件，其中：所述有机化合物层包含电子传输材料或空穴传输材料。
24.一种制造半导体器件的方法，包括以下步骤：
在衬底上形成至少包含第一晶体管与第二晶体管的多个晶体管；
形成与所述第一晶体管电连接的第一导电层，和与所述第二晶体管电连接的第二导电层；
有选择地形成绝缘层以覆盖所述第一导电层与所述第二导电层的端部；
形成作为天线的导电层以使其与所述第一导电层电连接；
在形成作为天线的导电层之后，形成有机化合物层以使其覆盖所述第二导电层；以及
形成第三导电层以覆盖所述有机化合物层。
25.根据权利要求24所述的半导体器件的制造方法，其中：通过加热利用丝网印刷法或液滴释放法设置的导电膏来形成作为天线的所述导电层。
26.一种半导体器件的制造方法，包含以下步骤：
在衬底上形成至少包含第一晶体管与第二晶体管的多个晶体管；
形成作为天线的、与所述第一晶体管电连接的第一导电层，和与所述第二晶体管电连接的第二导电层；
有选择地形成绝缘层以覆盖所述第一导电层，并覆盖所述第二导电层的端部；
形成有机化合物层以覆盖所述第二导电层；以及
形成第三导电层以覆盖所述有机化合物层。
27.根据权利要求26所述的半导体器件的制造方法，其中：利用溅射法或CVD法形成作为天线的所述第一导电层、和所述第二导电层。
28.根据权利要求24或26所述的半导体器件的制造方法，其中：利用具有混合了无机化合物与有机化合物的层来形成所述有机化合物层。
29.根据权利要求1～4和10～13的任一项所述的半导体器件，其中：所述无机化合物包括金属。
30.根据权利要求1～4和10～13的任一项所述的半导体器件，其中：所述无机化合物是金属氧化物。
31.根据权利要求30所述的半导体器件，其中：所述金属氧化物是氧化钼。
CN200580040575A 2004-11-26 2005-11-22 半导体器件及其制造方法 Expired - Fee Related CN100576557C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004343177 2004-11-26
JP343177/2004 2004-11-26

Publications (2)

Publication Number Publication Date
CN101128935A CN101128935A (zh) 2008-02-20
CN100576557C true CN100576557C (zh) 2009-12-30

Family

ID=36498151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580040575A Expired - Fee Related CN100576557C (zh) 2004-11-26 2005-11-22 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US7688624B2 (zh)
KR (1) KR101187400B1 (zh)
CN (1) CN100576557C (zh)
WO (1) WO2006057417A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101201698B1 (ko) 2004-10-18 2012-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2006043687A1 (en) * 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7781758B2 (en) 2004-10-22 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI467702B (zh) 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
US7926726B2 (en) * 2005-03-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Survey method and survey system
US7700984B2 (en) 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
US7868320B2 (en) * 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101369864B1 (ko) 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
KR100699875B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 센스앰프 구조를 개선한 반도체 메모리 장치
US7912439B2 (en) 2005-11-25 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operating method thereof
US7684781B2 (en) 2005-11-25 2010-03-23 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
JP4973504B2 (ja) * 2006-02-07 2012-07-11 富士通株式会社 半導体装置とその製造方法
CN102222765B (zh) * 2006-03-10 2012-12-12 株式会社半导体能源研究所 存储元件以及半导体器件
EP1850378A3 (en) 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
US7742351B2 (en) * 2006-06-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
EP1883109B1 (en) 2006-07-28 2013-05-15 Semiconductor Energy Laboratory Co., Ltd. Memory element and method of manufacturing thereof
EP2064732A4 (en) * 2006-10-19 2012-07-25 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
US7916544B2 (en) 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
JP5346477B2 (ja) * 2008-02-29 2013-11-20 株式会社ジャパンディスプレイ 表示装置およびその製造方法
EP2107571B1 (en) * 2008-04-03 2012-04-25 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
WO2009145062A1 (en) * 2008-05-16 2009-12-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and electronic device
CN101908547B (zh) * 2009-06-04 2012-07-25 北京兆易创新科技有限公司 一次性可编程存储器、制造及编程读取方法
EP2513966B1 (en) 2009-12-18 2020-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP3550604A1 (en) * 2009-12-25 2019-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256821A (ja) * 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
CN102467277A (zh) * 2010-11-09 2012-05-23 智盛全球股份有限公司 扩散阻碍结构、透明导电结构及其制作方法
EP2466426A1 (en) * 2010-12-16 2012-06-20 Innovation & Infinity Global Corp. Diffusion barrier structure, transparent conductive structure and method for making the same
US9781783B2 (en) * 2011-04-15 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, light-emitting system, and display system
JP6056126B2 (ja) 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
CN102569337B (zh) * 2012-03-15 2014-11-05 北京大学 一种防串扰的柔性透明存储阵列及其制备方法
KR20170068511A (ko) * 2014-10-06 2017-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6797042B2 (ja) * 2017-02-02 2020-12-09 株式会社ジャパンディスプレイ 表示装置
JP7181525B2 (ja) * 2018-11-05 2022-12-01 地方独立行政法人大阪産業技術研究所 電子部品保護膜用アリルフェノール－マレイミド共重合体を生成するための樹脂組成物、およびその共重合体からなる電子部品保護膜
CN110389685A (zh) * 2019-07-23 2019-10-29 京东方科技集团股份有限公司 触控显示面板及其制作方法、和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543652A (zh) * 2001-08-13 2004-11-03 �Ƚ�΢װ�ù�˾ 存储器单元

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833894A (en) * 1973-06-20 1974-09-03 Ibm Organic memory device
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5375250A (en) * 1992-07-13 1994-12-20 Van Den Heuvel; Raymond C. Method of intelligent computing and neural-like processing of time and space functions
US6340588B1 (en) * 1995-04-25 2002-01-22 Discovery Partners International, Inc. Matrices with memories
EP0821826B1 (en) * 1996-02-16 2003-07-23 Koninklijke Philips Electronics N.V. Write-once read-many electrical memory element of a conjugated polymer or oligomer
JP3607032B2 (ja) * 1996-06-03 2005-01-05 東芝マイクロエレクトロニクス株式会社 不揮発性強誘電体メモリ及びその駆動方法
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
WO2001073845A1 (en) 2000-03-28 2001-10-04 Koninklijke Philips Electronics N.V. Integrated circuit with programmable memory element
JP2001345431A (ja) 2000-05-31 2001-12-14 Japan Science & Technology Corp 有機強誘電体薄膜及び半導体デバイス
AU2001265068A1 (en) 2000-10-31 2002-05-15 The Regents Of The University Of California Organic bistable device and organic memory cells
JP2003007982A (ja) * 2001-06-22 2003-01-10 Nec Corp 磁気記憶装置及び磁気記憶装置の設計方法
US6806526B2 (en) * 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
US6858481B2 (en) * 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6768157B2 (en) * 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
US6864118B2 (en) * 2002-01-28 2005-03-08 Hewlett-Packard Development Company, L.P. Electronic devices containing organic semiconductor materials
JP2003229538A (ja) 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd 不揮発メモリとその製造方法
US6683322B2 (en) 2002-03-01 2004-01-27 Hewlett-Packard Development Company, L.P. Flexible hybrid memory element
JP3940014B2 (ja) * 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
JP4539007B2 (ja) * 2002-05-09 2010-09-08 日本電気株式会社 半導体記憶装置
JP2004047791A (ja) 2002-07-12 2004-02-12 Pioneer Electronic Corp 有機薄膜スイッチングメモリ素子及びメモリ装置
JP2004128471A (ja) 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
JP2004111856A (ja) * 2002-09-20 2004-04-08 Ricoh Co Ltd 不揮発性有機半導体記憶素子、その製造方法、及び非接触情報管理表示装置
US6847047B2 (en) * 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
US7220985B2 (en) * 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline
US6922323B1 (en) * 2002-12-17 2005-07-26 Alcatel Protection circuitry for a subscriber line interface circuit (SLIC) arrangement
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US6977389B2 (en) * 2003-06-02 2005-12-20 Advanced Micro Devices, Inc. Planar polymer memory device
US7274035B2 (en) 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
US7050326B2 (en) * 2003-10-07 2006-05-23 Hewlett-Packard Development Company, L.P. Magnetic memory device with current carrying reference layer
DE10355561A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Halbleiteranordnung mit nichtflüchtigen Speichern
JP2005183619A (ja) * 2003-12-18 2005-07-07 Canon Inc 不揮発メモリ装置
US7035140B2 (en) * 2004-01-16 2006-04-25 Hewlett-Packard Development Company, L.P. Organic-polymer memory element
WO2005096380A1 (en) * 2004-04-02 2005-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
KR101201698B1 (ko) * 2004-10-18 2012-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101176027B1 (ko) * 2004-10-19 2012-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 안테나를 구비한 반도체장치 및 그 제조 방법
WO2006043687A1 (en) * 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7781758B2 (en) * 2004-10-22 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2381476B1 (en) * 2004-11-11 2017-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for the manufacture of a semiconductor device
CN102682837B (zh) * 2004-12-07 2015-08-19 株式会社半导体能源研究所 半导体器件
US8188461B2 (en) * 2005-05-31 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Organic memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543652A (zh) * 2001-08-13 2004-11-03 �Ƚ�΢װ�ù�˾ 存储器单元

Also Published As

Publication number Publication date
KR20070088714A (ko) 2007-08-29
KR101187400B1 (ko) 2012-10-02
CN101128935A (zh) 2008-02-20
US8295104B2 (en) 2012-10-23
WO2006057417A1 (en) 2006-06-01
US20070230235A1 (en) 2007-10-04
US20100055896A1 (en) 2010-03-04
US7688624B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
CN100576557C (zh) 半导体器件及其制造方法
CN101073125B (zh) 半导体器件
KR101150994B1 (ko) 반도체장치
CN102148229B (zh) 存储元件及半导体装置
CN101676931B (zh) 半导体器件以及防止用户伪造物体的方法
JP5268197B2 (ja) 半導体装置
CN100565900C (zh) 半导体器件
CN100576593C (zh) 存储设备和半导体器件
CN102163546B (zh) 半导体器件及其制造方法
CN101026163B (zh) 半导体装置以及其制造方法
CN1866568B (zh) 半导体装置
CN101111938B (zh) 半导体器件和制造它的方法
US20070254455A1 (en) Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
TW200947461A (en) Semiconductor device
CN100593250C (zh) 存储装置及半导体装置
KR20080048423A (ko) 기억장치 및 반도체 장치
CN100541803C (zh) 半导体器件
CN101064361B (zh) 存储元件以及半导体装置
CN101237029B (zh) 存储装置
JP4954540B2 (ja) 半導体装置
JP4912671B2 (ja) 半導体装置
JP5052055B2 (ja) 記憶装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20171122

CF01 Termination of patent right due to non-payment of annual fee