CN100557822C - 半导体器件制造方法及半导体器件 - Google Patents
半导体器件制造方法及半导体器件 Download PDFInfo
- Publication number
- CN100557822C CN100557822C CN200580045283.0A CN200580045283A CN100557822C CN 100557822 C CN100557822 C CN 100557822C CN 200580045283 A CN200580045283 A CN 200580045283A CN 100557822 C CN100557822 C CN 100557822C
- Authority
- CN
- China
- Prior art keywords
- silicon
- grid electrode
- semiconductor body
- ion
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 51
- 239000010703 silicon Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000002347 injection Methods 0.000 claims abstract description 11
- 239000007924 injection Substances 0.000 claims abstract description 11
- 230000005669 field effect Effects 0.000 claims abstract description 8
- 230000008859 change Effects 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 24
- 238000009413 insulation Methods 0.000 claims description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000003795 chemical substances by application Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 238000002425 crystallisation Methods 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- 230000008014 freezing Effects 0.000 claims description 2
- 238000007710 freezing Methods 0.000 claims description 2
- 235000019994 cava Nutrition 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 108091006146 Channels Proteins 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 241000212978 Amorpha <angiosperm> Species 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 208000002925 dental caries Diseases 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Weting (AREA)
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
具有衬底和硅半导体本体(2)的半导体器件(10)，包括场效应管，在沟道区(5)位置处的第一表面上形成第一栅极电介质(6A)，并且在第一表面上形成第一栅极(7)，从本体(2)的第一侧面通过第一栅极并且在第一栅极两侧上执行凹陷离子注入(20)，注入导致与在远离第一栅极(6A)的沟道区的截面中的第一栅极两侧上的硅相比、第一栅极下面的硅性质的变化，并且通过使用硅性质变化的选择性刻蚀在本体(2)的第二表面上设置了腔体(30)。将第二栅极电介质(6B、8)沉积在的腔体中。在离子注入前，将掩模(M1)按一定距离形成于在栅电极的两侧上，在离子注入之后在掩模(M1)位置处获得硅性质的变化。
Description
技术领域
本发明涉及一种用于制造具有衬底和硅半导体本体的半导体器件的方法，所述硅半导体本体具有第一表面和第二表面，第二表面的朝向背离第一表面的朝向，半导体器件还包括具有源极区、漏极区和中间沟道区的场效应晶体管，在沟道区位置处的第一表面上形成第一栅极电介质，并且在所述第一表面上形成第一栅电极，在所述第一栅电极的两侧上形成源极区和漏极区，从半导体本体的第一表面通过第一栅电极并且在第一栅电极旁边执行凹陷的离子注入，所述注入导致与在远离第一栅电极的沟道区的截面中的第一栅电极两侧上的硅相比、第一栅电极下面的硅性质的变化，并且通过使用硅性质变化的选择性刻蚀在半导体本体的第二表面上设置了腔体(cavity)，随后将第二栅极电介质沉积在因此形成的腔体中，并且在所述腔体的顶部上形成第二栅电极。
背景技术
这种方法显著地适用于制造场效应晶体管，更具体地适用于(亚)32nm范围的CMOS(互补金属氧化物半导体)技术中。作为在这种晶体管中存在附加的栅电极的结果，沟道负载载流子的静电控制已经显著地改善，使得减小了所谓的短路效应的风险。这种类型的效应对于各种相关晶体管性质具有相当不利的效应。
这种类型的方法根据2003年9月16日公开的美国专利US6,621,124B2是公知的。该专利描述了如何通过在半导体本体的硅表面上形成栅电极、执行通过该栅电极的掺杂原子的凹陷离子注入来制造场效应晶体管。注入离子的性状(profile)是这样的：他们位于相距半导体本体的表面较小距离处的栅电极下面，使得待形成晶体管的沟道区的适当操作仍然是可能的。在栅电极的两侧上，将注入性状完全地处于位于硅半导体本体下面的电绝缘二氧化硅层中，所述层位于(临时)衬底上。在衬底转移工艺之后，去除该衬底就象去除电绝缘层一样。随后，通过热氧化对半导体本体进行氧化。在该操作期间，在存在注入性状的位置处，半导体本体中的掺杂浓度比半导体本体旁边高得多，使得因为较高的掺杂浓度伴随着较高的氧化速率，这些点处形成了较厚的氧化区。然后通过刻蚀去除在(热)氧化期间形成的氧化物，使得将腔体设置在半导体本体的相对表面中。将栅极电介质和第二栅电极沉积在该腔体中。由于根据本发明的方法，该第二栅电极按照自动记录方式相对于第一栅电极进行对齐。
公知方法的缺点在于其高度地适合于制造IC(集成电路)，因为利用这种方法获得的晶体管不具有相互地电绝缘。除此之外，同样当提供这种绝缘时，本发明应该保持简单，并且与相当小尺寸范围中的所述CMOS技术非常好的兼容。
发明内容
本发明的目的是提供一种不存在所述缺点、或者仅存在较少程度缺点的方法，并且通过所述方法可以获得相互绝缘、相对简单、并且很好地应用于具有相对小尺寸的CMOS领域的场效应晶体管。
为此目的，在开始段落中根据本发明限定类型的方法的特征在于：在第一表面上执行离子注入之前，将掩模按照一定距离设置在栅电极的两侧上，作为其结果还在离子注入之后在半导体本体中的掩模位置处获得硅性质的变化。通过在穿过第一栅电极的离子注入之前的阶段引入附加的掩模，还实现了改变相距第一栅电极一定距离处的硅性质。有利地，可以将因此位于源极区和漏极区的两侧上的这些区域用于形成所需的绝缘区。掩模厚度的合适选择提供了：可以制造所述掩模，使得半导体本体的整个厚度局部地具有改进的性质。随后，可以在这些地点处容易地并且选择性地形成绝缘区，所述区形成了用于单个晶体管的电绝缘体。这可以利用腔体的形成同时地并且相等地生效。如果通过热氧化形成腔体，可以在通过刻蚀形成腔体之前由附加的掩模来覆盖相距待形成的腔体一定距离处已经形成的氧化区。也可以将该附加掩模用于形成腔体中的栅电极，如在下文中所清楚的。
在优选实施例中，在将腔体设置在第二(相对)表面中之前，将另外的掩模沉积在掩模地点(位置)处的该第二表面上，在已经将第二栅电极形成于腔体中之后再次去除所述另外的掩模，随后在与掩模的位置相对地，通过选择性刻蚀将另外的腔体设置在半导体本体中，用于实现硅性质的变化。如果腔体布置通过热氧化、而是专门地通过刻蚀步骤形成，该实施例是特别有利的。这是如果将硅的结晶性选择作为通过注入修改硅性质的情况。那么所述识别起重要的作用：例如，与多晶硅相比，可以选择性地对无定形硅进行刻蚀。在该变体中，优选地，在形成另外的腔体之后将所述另外的腔体用电绝缘层填充。在这种方式中，按照简单的方式获得了所需的电绝缘区。
在有利的实施例中，形成第一和第二栅电极，使得沿纵向投影观看他们每一个均具有不重叠部分。这可以从该实施例的一侧到达两个栅电极，无需为此目的经过另一侧。应该观察到的是在这方面，这里将纵向理解为意味着几何纵向。对于晶体管，这是沟道区的横向。
在有利的变体中，形成掩模使得在第一和第二栅电极的不重叠部分的位置处及其旁边，可以在半导体本体中获得硅性质的变化。有利地，可以将该现象用于去除栅电极的不重叠部分处的半导体本体。然后将所述部分容易地包封在电绝缘层中。然后优选地，将另外的掩模用于在已经沉积了第二栅电极之前去除在第一和第二栅极的不重叠其余的位置处及其旁边的半导体本体部分，并且在已经沉积了第二栅电极之后去除半导体本体的剩余部分。
优选地，选择结晶度作为硅的性质，并且利用可以相对于具有较高结晶度的硅选择性地刻蚀的相对较低结晶度的硅的刻蚀剂来执行刻蚀。按照这种方式，可以将无定形硅或多晶硅相对于单晶硅选择性地进行刻蚀。为了相对于单晶硅对无定形硅进行刻蚀，例如基于添加了氧的磷酸或氢氟酸的湿法刻蚀剂表现的是合适的，例如可以从其中释放氧的气体或化合物，例如过氧化氢。
优选地，将非掺杂离子选择用于离子注入。他们可以使得：一方面，利用合适的剂量和/或注入能量以按照简单的模式来使单晶硅称为无定形的；另一方面，在无定形区域外部结束的情况下，这些原子不会影响或者不会实质上影响单晶硅的电学和半导体性质。例如，已经证明合适的离子是氩离子。
如以上已经观察到的，使硅(局部地)无定形高度地适合于根据本发明的方法。在有利的变体中，在离子注入之后，将用于刻蚀的无定形硅通过退火步骤部分地进行再结晶。结果，可以将另外的腔体具体地设置为具有较小的尺寸，具体地如果从注入二氧化硅层之类的电绝缘层形成无定形区将另外的腔体设置为具有极小的侧向维度。归根结底，这种无定形硅开始于无定形硅和硅半导体本体的边界单晶部分之间的边界表面。这使得可以将无定形硅的尺寸(具体地侧向尺寸)设置得较小，并且因而将相应尺寸的腔体/另外的腔体设置在这些地方。
在根据本发明的方法中，优选地，将半导体本体形成于在另外的衬底上沉积的电绝缘层上，并且在形成第一栅电极之后以及已经在第一栅电极的侧面上执行了凹陷离子注入之后，对衬底进行沉积，其后去除另外的衬底。这种衬底转移的工艺高度地适合于获得所需结果。然后将该起始点通过SOI(绝缘体上硅)结构来形成。优选地，在器件的相同一侧上，栅电极的不重叠部分配置有电连接器。
本发明还包括通过实施根据本发明的方法而获得的半导体器件。
附图说明
现在将参考实施例的示例和附图说明本发明，其中：
图1在平面图中示意性地示出了通过实施根据本发明的方法而获得的半导体器件的实施例；以及
图2至图12在与图1器件的厚度方向垂直的剖面视图中示意性地示出了通过实施根据本发明的方法制造的连续阶段。
这些图没有按比例绘制，并且为了清楚起见将一些尺寸按照放大的方式进行表示。相应的区域或部件部分尽可能地具有相同的阴影和相同的附图标记。
具体实施方式
图1在平面图中示意性地示出了通过根据本发明的方法获得的半导体器件的实施例。该示例的器件10包括(参见图1)衬底1，在这种情况下是p型硅，所述硅由电绝缘层14覆盖，在这种情况下是二氧化硅并且在二氧化硅顶部上是半导体本体2。在这种情况下，该本体2包括具有连接区3A的n型源极区3、具有连接区4A的n型漏极区4、以及其间的p型沟道区5。P型沟道区位于两个栅电极7、8之间，其中栅电极8位于该区域上面，而栅电极7位于该区域下面。这两个栅电极7、8沿其纵向末端区(即，晶体管的横向)包括具有另外的连接区7A、8A的不重叠部分。全部连接区3A、4A、7A、8A在器件10的一侧上(图1中的上侧)与导体图案相连(图中未示出)，所述导体图案位于器件10的表面上并且通过电绝缘层与场效应晶体管(的一部分)分离。由于两个栅电极7、8的存在，可以对于场效应晶体管的沟道中的负载载流子具有非常好的静电控制，使得避免了所谓的短沟道效应，并且即使沟道区5的侧向尺寸相当小(例如，在几十nm的量级)晶体管也可以具有优良的性质。该示例器件10的进一步的详情将在下文中在讨论通过根据本发明方法的实施例制造器件10的讨论期间进行讨论。
图2至图12在与图1器件的厚度方向垂直的剖面视图中示意性地示出了通过根据本发明的方法是实施例制造的连续阶段。图a总是示出了沿图1的线条AA得到的剖面图，而图b和图c示出了在图1中分别沿BB线和CC线得到的剖面图。P型硅衬底11(参见图2)开始于其顶部上的电绝缘二氧化硅层14和其顶部上的p型硅半导体区15。在该示例中，该结构是通过在p型衬底中执行氧注入使得SOI(绝缘体上硅)结构如上所述出现来实现的。然而，该结构也可以按照不同的方式获得，利用基于氧化硅的衬底转移工艺的帮助，在所述氧化物衬底上沉积的另外的硅衬底，随后减小所述另外硅衬底的厚度。
然后(图3)在，在p型半导体区15上形成第一栅极电介质6A和第一栅电极7。这是通过半导体区15的热氧化、将导电或半导电层沉积到半导体区15上、以及通过光刻和刻蚀形成第一栅电极7的条形图案来实现的。随后，例如通过离子注入形成两个n导电体类型的源极区3和漏极区4。这些区域3、4不但可以包括相对的低掺杂的部分，而且可以包括相对的高掺杂的部分。然后将所谓的隔板用于栅电极7的两侧上，这里所述隔板是5至100nm宽(几何地)，并且是该值的5至10倍长(几何地)。
然后(参见图4)，将例如光致抗蚀剂的并且具有合适厚度的第一掩模M1从第一栅电极7按照5至150nm的距离进行涂敷。
随后，将器件10利用具有3×1014原子/cm2的通量、150keV的能量级别的氩离子的注入I进行轰击。这些条件使得将凹陷离子注入性状(profile)20形成于器件10中。在掩模M1的位置处，已经使得半导体区15在其整个厚度上是无定形的，并且在栅电极7的位置处这适用于位于与栅极电介质6A相距较小距离处的区域。在栅电极7、8的末端区域，对掩模M1进行定位使得在那里也形成无定形硅部分20D、20E。然后选择M1的位置使得利用将在下文中讨论的第二栅电极8的形成来形成两个栅电极7、8的末端区，使得他们不具有重叠部分。这使得易于从器件10的两侧实现与两个栅电极7、8的接触，参见图4b和图4c。
图5示出了器件10在去除掩模M1之后的阶段。这里将相关的无定形区称作20A、20B和20C。这里已经省略了位于衬底11和绝缘层14中的注入/无定形化性状20的部分，因为他们是不相关的。
然后，这里通过CVD(化学气相沉积)经由栅电极7(参见图6)形成二氧化硅电绝缘层。然后将另外的p型硅衬底1沉积到所述层上，为衬底转移工艺作打算。例如，该结果也可以通过热氧化并且将该区域应用于第一栅电极7来将绝缘层16形成于硅衬底1上来实现。在图7中示出了已经将器件10沿附图平面转动180°角度的情况。
随后(参见图8)，例如通过CMP、刻蚀或其二者的组合去除衬底11。类似地适用于可以例如通过HF水溶液进行刻蚀的绝缘层14。
随后(参见图9)，例如形成通过光刻进行构图的光致抗蚀剂的第二掩模层M2。掩模层M2配置有(矩形)腔体，所述腔体与条形栅电极7对齐，并且腔体宽度还包括源极区和漏极区3、4的一部分。然后，通过刻蚀从半导体本体2上去除第一无定形部分20A，使得在半导体本体2中形成腔体30。利用相对于单晶硅15是选择性的刻蚀剂来进行刻蚀，例如，可以利用基于已经添加了氧的磷酸或氢氟酸的刻蚀剂来进行刻蚀。在栅极电极7、8的末端区域对掩模M2进行定位，使得还部分地去除了无定形部分20D、20E，参见图9b和图9c。
随后(参见图10)，一旦已经去除了第二掩模图案M2，半导体本体2的表面配置有均位于因此形成的腔体30中的第二栅极电介质6B和第二栅电极8。例如，这可以通过对表面进行热氧化、通过CVD沉积注入金属或多晶硅之类的导电或半导电层、然后通过CMD对器件10进行平面化来实现。在该阶段，形成两个栅电极7、8的末端区域中的第二栅电极、并且对其进行定位，使得两个栅电极7、8具有不重叠的部分，参见图10b和图10c。
随后(参见图11)，通过与在前的无定形硅部分20A类似的方式的刻蚀工艺来去除无定形硅部分20B、20C。在该工艺期间，将另外的腔体31形成于半导体本体2的表面中。同时从栅电极7、8的末端区域去除无定形部分20D、20E(的剩余部分)，而在这些地方形成其他的腔体41，参见图11b和图11c。
随后(参见图12)，将电介质层(例如通过CVD沉积的二氧化硅层17)应用为覆盖器件10，而对另外的腔体31和其他腔体41进行填充，并且局部地形成电绝缘区。紧接着是平面化步骤，例如CMP步骤。然后通过光刻和刻蚀将接触开口4A、3A设置在因此平面化的电介质层17中。然后将注入铝之类的导体沉积在这些腔体中，所述导体形成于通过其电连接源极区和漏极区3、4的表面镀层导体图案。同时(参见图12b和图12c)形成其他接触腔体，并且用导体图案、用于两个栅电极7、8的电连接的集成电路来填充。可以利用诸如切割或刻蚀之类的分离技术来获得单独的器件10。
本发明不局限于给出实施例的示例，因为对于本领域的普通技术人员，在本发明的范围内的许多变体和修改是可以的。例如，不但可以将本发明应用于CMOS，而且可以应用于Bi(C)MOS(双极型(互补)金属氧化物半导体)IC(集成电路)。可以将本发明应用于PMOS和NMOS晶体管。
可以看出的是器件的结构可以沿一个或更多方向是周期性的，并且可以一般地使用布图工具。
同样对于根据本发明的方法，所述许多变体和修改是可能的。例如，可以使用其他沉积技术，并且可以选择除了示例那些的不同材料。
Claims (15)
1.一种用于制造具有第一衬底和硅半导体本体(2)的半导体器件(10)的方法，所述硅半导体本体(2)具有第一表面和第二表面，第二表面的朝向背离第一表面的朝向，所述半导体器件(10)还包括具有源极区(3)、漏极区(4)和中间沟道区(5)的场效应晶体管，在沟道区(5)位置处的第一表面上形成第一栅极电介质(6A)，并且在其上形成第一栅电极(7)，在所述第一栅电极(7)的两侧形成源极区(3)和漏极区(4)，从硅半导体本体(2)的第一表面通过第一栅电极(7)并且在第一栅电极(7)旁边执行凹陷的离子注入(I、20)，所述注入导致与在沟道区(5)的部分、远离第一栅电极(6A)的、第一栅电极(7)两侧的硅相比，第一栅电极(7)下面的硅的性质的变化，并且通过使用硅性质变化的选择性刻蚀在硅半导体本体(2)的第二表面上设置了腔体(30)，随后将第二栅极电介质沉积在因此形成的腔体(30)中，并且在其形成第二栅电极(8)，其特征在于，在第一表面上执行离子注入(20)之前，将第一掩模(M1)按照一定距离设置在第一栅电极(7)的两侧上，作为其结果，在离子注入(20)之后在硅半导体本体(2)中的第一掩模(M1)位置处也获得硅性质的变化。
2.根据权利要求1所述的方法，其特征在于，在将腔体(30)设置在第二表面中之前，将第二掩模(M2)沉积在第一掩模(M1)的位置处的第二表面上，在已经将第二栅电极(8)形成于腔体(30)中之后，再去除所述第二掩模，随后在与第一掩模(M1)的位置相对的位置，通过体现硅性质变化的选择性刻蚀将另外的腔体(31、41)设置在硅半导体本体(2)中。
3.根据权利要求2所述的方法，其特征在于，将所述另外的腔体(31、41)用电绝缘层(17)填充。
4.根据权利要求1、2、3之任一所述的方法，其特征在于：形成所述第一栅电极和第二栅电极，使得沿纵向投影观看所述第一栅电极和第二栅电极每一个均具有不重叠部分。
5.根据权利要求4所述的方法，其特征在于：在第一栅电极(7)和第二栅电极(8)的不重叠部分的位置处以及超出它们的位置，在硅半导体本体(2)中获得硅性质的变化。
6.根据权利要求5所述的方法，其特征在于：在沉积第二栅电极(8)之前，将第二掩模(M2)用于去除硅半导体本体(2)位于第一栅电极(7)和第二栅电极(8)的不重叠部分处和超出它们处的那部分，然后在已经沉积了第二栅电极(8)之后，去除硅半导体本体的剩余部分。
7.根据权利要求6所述的方法，其特征在于，选择结晶度作为硅的性质，并且执行刻蚀时采用刻蚀剂的依据是：相对于具有较高结晶度的硅，相对较低结晶度的硅被选择性地刻蚀。
8.根据权利要求7所述的方法，其特征在于，基于添加了氧的磷酸或氢氟酸的湿法化学刻蚀剂被选作为刻蚀剂。
9.根据权利要求8所述的方法，其特征在于：将非掺杂离子选择用于离子注入(I、20)。
10.根据权利要求9所述的方法，其特征在于：选择氩离子作为离子。
11.根据权利要求10所述的方法，其特征在于：通过离子注入(I、20)使硅局部地无定形。
12.根据权利要求11所述的方法，其特征在于：在离子注入(I)之后，通过退火步骤对无定形硅进行部分地再结晶。
13.根据权利要求12所述的方法，其特征在于：将硅半导体本体(2)形成于在第二衬底(11)上沉积的电绝缘层(14)上，并且在形成第一栅电极(7)之后并且已经在第一栅电极(7)的侧面上执行了凹陷离子注入(I、20)之后，对第一衬底(1)进行沉积，其后去除第二衬底(11)。
14.根据权利要求13所述的方法，其特征在于：在第一栅电极(7)和第二栅电极(8)的不重叠部分的相同一侧上配置有电连接器。
15.一种半导体本体(10)，通过实施任一前述权利要求来获得。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04107021 | 2004-12-28 | ||
| EP04107021.0 | 2004-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101095237A CN101095237A (zh) | 2007-12-26 |
| CN100557822C true CN100557822C (zh) | 2009-11-04 |
Family
ID=36204357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200580045283.0A Expired - Fee Related CN100557822C (zh) | 2004-12-28 | 2005-12-19 | 半导体器件制造方法及半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7838367B2 (zh) |
| JP (1) | JP2008526041A (zh) |
| CN (1) | CN100557822C (zh) |
| WO (1) | WO2006070310A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7498211B2 (en) * | 2005-12-28 | 2009-03-03 | Intel Corporation | Independently controlled, double gate nanowire memory cell with self-aligned contacts |
| TWI401864B (zh) * | 2009-07-29 | 2013-07-11 | Joy Ride Tech Co Ltd | A motor with internal thermal glue |
| US9362397B2 (en) | 2013-09-24 | 2016-06-07 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| US9515181B2 (en) * | 2014-08-06 | 2016-12-06 | Qualcomm Incorporated | Semiconductor device with self-aligned back side features |
| US9397179B1 (en) | 2015-02-17 | 2016-07-19 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US9466729B1 (en) * | 2015-05-08 | 2016-10-11 | Qualcomm Incorporated | Etch stop region based fabrication of bonded semiconductor structures |
| US10483392B2 (en) * | 2017-12-15 | 2019-11-19 | Qualcomm Incorporated | Capacitive tuning using backside gate |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04307972A (ja) * | 1991-04-05 | 1992-10-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6043535A (en) * | 1997-08-29 | 2000-03-28 | Texas Instruments Incorporated | Self-aligned implant under transistor gate |
| US6346446B1 (en) * | 1998-06-01 | 2002-02-12 | Massachusetts Institute Of Technology | Methods of forming features of integrated circuits using modified buried layers |
| DE60131334T2 (de) * | 2000-02-29 | 2008-09-11 | Nxp B.V. | Halbleiterbauelement mit zweifachem gate und dessen herstellungsverfahren |
| US20020090758A1 (en) * | 2000-09-19 | 2002-07-11 | Silicon Genesis Corporation | Method and resulting device for manufacturing for double gated transistors |
| US6335214B1 (en) * | 2000-09-20 | 2002-01-01 | International Business Machines Corporation | SOI circuit with dual-gate transistors |
| US6413802B1 (en) * | 2000-10-23 | 2002-07-02 | The Regents Of The University Of California | Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture |
| JP3982218B2 (ja) * | 2001-02-07 | 2007-09-26 | ソニー株式会社 | 半導体装置およびその製造方法 |
| US6610576B2 (en) * | 2001-12-13 | 2003-08-26 | International Business Machines Corporation | Method for forming asymmetric dual gate transistor |
| JP3764401B2 (ja) * | 2002-04-18 | 2006-04-05 | 株式会社東芝 | 半導体装置の製造方法 |
| US6642090B1 (en) * | 2002-06-03 | 2003-11-04 | International Business Machines Corporation | Fin FET devices from bulk semiconductor and method for forming |
| DE10250902B4 (de) * | 2002-10-31 | 2009-06-18 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Entfernung von Strukturelementen unter Verwendung eines verbesserten Abtragungsprozess bei der Herstellung eines Halbleiterbauteils |
| US6838329B2 (en) * | 2003-03-31 | 2005-01-04 | Intel Corporation | High concentration indium fluorine retrograde wells |
| KR100471173B1 (ko) * | 2003-05-15 | 2005-03-10 | 삼성전자주식회사 | 다층채널을 갖는 트랜지스터 및 그 제조방법 |
| EP1665386A1 (en) | 2003-09-03 | 2006-06-07 | Koninklijke Philips Electronics N.V. | Method of fabricating a double gate field effect transistor device, and such a double gate field effect transistor device |
| US7205185B2 (en) * | 2003-09-15 | 2007-04-17 | International Busniess Machines Corporation | Self-aligned planar double-gate process by self-aligned oxidation |
| GB0411621D0 (en) * | 2004-05-25 | 2004-06-30 | Koninkl Philips Electronics Nv | Dual gate semiconductor device |
| KR100618831B1 (ko) * | 2004-06-08 | 2006-09-08 | 삼성전자주식회사 | 게이트 올 어라운드형 반도체소자 및 그 제조방법 |
| DE102004033148B4 (de) * | 2004-07-08 | 2007-02-01 | Infineon Technologies Ag | Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung zur Verwendung als Doppelgate-Feldeffekttransistor |
| DE102004033147B4 (de) * | 2004-07-08 | 2007-05-03 | Infineon Technologies Ag | Planarer Doppel-Gate-Transistor und Verfahren zum Herstellen eines planaren Doppel-Gate-Transistors |
| US20060022264A1 (en) * | 2004-07-30 | 2006-02-02 | Leo Mathew | Method of making a double gate semiconductor device with self-aligned gates and structure thereof |
| ATE389948T1 (de) * | 2004-09-02 | 2008-04-15 | Nxp Bv | Verfahren zur herstellung einer halbleitervorrichtung |
| KR100699839B1 (ko) * | 2005-04-21 | 2007-03-27 | 삼성전자주식회사 | 다중채널을 갖는 반도체 장치 및 그의 제조방법. |
| FR2894069B1 (fr) * | 2005-11-28 | 2008-02-22 | St Microelectronics Crolles 2 | Fabrication de transistors mos |
| KR100650901B1 (ko) * | 2005-12-29 | 2006-11-28 | 동부일렉트로닉스 주식회사 | 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터 |
| FR2899381B1 (fr) * | 2006-03-28 | 2008-07-18 | Commissariat Energie Atomique | Procede de realisation d'un transistor a effet de champ a grilles auto-alignees |
| US7485510B2 (en) * | 2006-10-03 | 2009-02-03 | International Business Machines Corporation | Field effect device including inverted V shaped channel region and method for fabrication thereof |
| US7671418B2 (en) * | 2007-09-14 | 2010-03-02 | Advanced Micro Devices, Inc. | Double layer stress for multiple gate transistors |
-
2005
- 2005-12-19 CN CN200580045283.0A patent/CN100557822C/zh not_active Expired - Fee Related
- 2005-12-19 JP JP2007548933A patent/JP2008526041A/ja not_active Withdrawn
- 2005-12-19 US US11/722,988 patent/US7838367B2/en active Active
- 2005-12-19 WO PCT/IB2005/054307 patent/WO2006070310A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006070310A1 (en) | 2006-07-06 |
| US7838367B2 (en) | 2010-11-23 |
| US20080093668A1 (en) | 2008-04-24 |
| CN101095237A (zh) | 2007-12-26 |
| JP2008526041A (ja) | 2008-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI515904B (zh) | 半導體裝置、鰭式場效電晶體裝置及其製造方法 | |
| US6429477B1 (en) | Shared body and diffusion contact structure and method for fabricating same | |
| JP4430669B2 (ja) | 非対称導電スペーサを設けるトランジスタの製造方法 | |
| US9245975B2 (en) | Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length | |
| TWI402984B (zh) | 藉由自我對齊氧化之自我對齊平面雙閘極程序 | |
| KR100703027B1 (ko) | 리세스 게이트 형성 방법 | |
| CN100557822C (zh) | 半导体器件制造方法及半导体器件 | |
| TWI588902B (zh) | 形成包含矽化及非矽化電路元件之半導體結構的方法 | |
| US6911695B2 (en) | Transistor having insulating spacers on gate sidewalls to reduce overlap between the gate and doped extension regions of the source and drain | |
| US7638845B2 (en) | Semiconductor device with buried conductive layer | |
| US11264479B2 (en) | Process for producing FET transistors | |
| KR100809601B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100470832B1 (ko) | 두께가 얇은 ｓｏｉ층을 이용한 쇼트키 장벽 관통트랜지스터 및 그 제조방법 | |
| JP2010177690A (ja) | 電気的にプログラムされたソース／ドレイン直列抵抗を有するｍｏｓトランジスタ | |
| US6197668B1 (en) | Ferroelectric-enhanced tantalum pentoxide for dielectric material applications in CMOS devices | |
| JP2005537641A (ja) | 金属珪化物ゲート及び埋込みチャネルを有するトランジスタ構造体及びその製造方法 | |
| KR20040077284A (ko) | 상부면적이 확장된 확장형 게이트 및 이를 구비하는반도체 소자의 제조방법 | |
| KR100770012B1 (ko) | 쇼트키 장벽 관통 트랜지스터 및 그 제조방법 | |
| KR101129835B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP5158197B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002026309A (ja) | 電界効果型トランジスタの製造方法 | |
| KR19990018279A (ko) | 살리사이드에 의한 게이트-소스-드레인 쇼트를 방지하는 모스펫 소자 및 그 제조방법 | |
| JP4065797B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003046086A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002368211A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20080404 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20080404 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091104 Termination date: 20121219 |