CN100556229C - 传输线及布线形成方法 - Google Patents
传输线及布线形成方法 Download PDFInfo
- Publication number
- CN100556229C CN100556229C CNB200610059708XA CN200610059708A CN100556229C CN 100556229 C CN100556229 C CN 100556229C CN B200610059708X A CNB200610059708X A CN B200610059708XA CN 200610059708 A CN200610059708 A CN 200610059708A CN 100556229 C CN100556229 C CN 100556229C
- Authority
- CN
- China
- Prior art keywords
- wiring
- line
- characteristic impedance
- transmission line
- taper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
提供一种能够吸收由于阻抗间的不匹配造成的反射并且抑制信号的衰减值的传输线。以下的布线图形形成于其中安装连接器的连接器安装区域以外:布线图形被设计成布线部(B)的线宽和布线间的间距逐渐增大,并且逐渐减小布线部(B)的特性阻抗;以及布线图形被设计成布线部(B’)的线宽和布线间的间距逐渐减小,并且逐渐增大布线部(B’)的特性阻抗。
Description
技术领域
本发明涉及一种可应用于高速背板传输的传输线,以及一种用于形成所述传输线的布线的布线形成方法。
背景技术
由于互联网的快速普及,流过IP网的数据量逐年增大。为了处理巨大的数据量,高速信号处理在IP交换路由器中被执行。该IP交换路由器的示意性的结构通过参考图1进行描述。
如图1所示,电路卡(1)和交换卡(2)被容纳在IP交换机的机壳中,并且它们通过背板(3)电连接。
外部的电路信号以光或电的形式进入电路卡(1),路线通过交换卡(2)被改变,并且电路信号从另外的电路卡被传送到外面。
由于在IP交换路由器中信号通过背板(3)在电路卡(1)和交换卡(2)之间传送,当电路速度提高时,有必要进行高速背板传输。
使用通信单元或服务器的背板传输正变得更快更集中,并且用于连接背板的连接器端子的密度也日益提高。为了将布线连接到高密度的连接器端子上,应该降低布线宽度,由此出现了所述布线宽度无法被增大的问题。图2描述基于布线宽度间不同的信号衰减值。横坐标表示频率而纵座标表示衰减值。
如图2中的测量结果所阐明的那样,其显示出0.24mm的布线宽度具有的信号衰减值比0.12mm布线宽度情形下的要小。因此,如图2所示,当布线宽度减小时,信号的衰减值增大,由此执行远距离的传输变得困难。
在超过千兆赫兹的高速传输情况下,通常所知的问题是信号由于布线图形的介电损耗和导体发热损耗而衰减。通过减少印刷电路板的损耗有可能改善介电损耗并且通过增大构成传输线的布线图形的布线宽度有可能改善导体发热损耗。因此,为了执行远距离的传输,布线宽度被设计得尽可能地宽,以抑制信号的衰减值。
作为相关的技术,日本专利申请未审查公开No.2003-163510(专利文件1)披露了一种传输线,其中锥形的中心导体以及两根地线越过缝隙形成在中心导体的两端,并且其中中心导体的锥形部分的边缘形成为差分曲线,在锥形部分高频信号的反射被减少,并且特性阻抗保持恒定。
日本专利申请未审查公开No.4-367258(专利文件2)披露了一种半导体芯片和传输线。该传输线包括:与芯片电连接的第一部分;用于向外输出信号的比第一部分大的第二部分;以及形成于第一和第二部分之间的锥形部分,以使由半导体封装的特性阻抗的不匹配引起的反射被降低。
再者,“IP交换路由器的高速传输技术”(Kazuhiro Kashiwakura etal.,NEC Gihou Vol.55,No.10,pp.55-58)(非专利文件1)披露了用于高速传输的印刷电路板的传输线设计。
在专利文件1中的发明中,假定阻抗在整个传输线上是固定的。这种发明既不处理阻抗不匹配也不涉及使阻抗的变化平稳。
所述专利文件2的这种发明吸收阻抗梯度处的特性阻抗间的不匹配,但是没有考虑传输线中的信号的衰减特性。
发明内容
本发明鉴于上述的情况而产生,并且其目的在于提供一种能够吸收由阻抗间的不匹配引起的反射以及抑制信号的衰减值的传输线和布线形成方法。
为了达到上述目的,本发明具有如下特征:
本发明的传输线包括多个锥形线,所述多个锥形线被设计成位于用于布线的间距难以确保的布线区域的外面,从而线宽和线间隔逐渐增大并且线的特性阻抗逐渐降低,并且这些线同样被设计成线宽和线间隔逐渐减小且这些线的特性阻抗逐渐增大。
传输线的宽度可以减小,并且其特性阻抗在用于布线的间距难以确保的布线区域中可以被调节到预定值。
传输线的宽度在用于布线的间距容易确保的布线区域中可以被加宽。
传输线的特性阻抗可以从用于布线的间距难以确保的区域内的布线到用于布线的间距容易确保的布线区域内的布线逐渐减小,并且特性阻抗可以从用于布线的间距容易确保的布线区域内的布线到用于布线的间距难以确保的布线区域内的布线逐渐减增大。
传输线的特性阻抗可以在输入端子侧逐渐减小,并且该特性阻抗可以在输出端子侧逐渐增大。
传输线可以被设计成线之间的电磁连接变弱。
连接器可以设置在用于布线的间距难以确保的布线区域中。
通过这样的布线设计可以形成差分信号线。
传输线可以为微带线,包括GND层、形成于GND层上的绝缘层、以及布线层,在该布线层上,布线形成于布线层形成在绝缘层上的位置处。
传输线可以为带线,包括GND层、形成于GND层上的绝缘层、以及布线层,在该布线层上,布线形成于布线层嵌入绝缘层内的位置处。
传输线的特性阻抗可以根据线宽、线间隔、布线层的厚度、绝缘层的厚度、以及绝缘层的相对介电常数而被最优化。
在本发明的布线形成方法中,布线被设计成在用于布线的间距难以确保的区域以外的区域中,线宽和线间隔逐渐增大并且线的特性阻抗逐渐减小,并且该布线被设计成在印刷电路板上线宽和线间隔逐渐减小并且布线的特性阻抗逐渐增大。
根据该布线形成方法,在印刷电路板上,布线宽度在用于布线的间距难以确保的布线区域内可以被减小,并且线的特性阻抗可以被调节到预定值。
根据该布线形成方法,线宽在印刷电路板上在用于布线的间距容易被确保的布线区域内可以被增大。
根据该布线形成方法,特性阻抗可以从用于布线的间距难以确保的布线区域向着用于布线的间距容易确保的布线区域逐渐减小,并且特性阻抗可以从用于布线的间距容易确保的布线区域向着用于布线的间距难以确保的布线区域逐渐增大。
根据该布线形成方法,特性阻抗在印刷电路板的输入端子侧可以被逐渐减小,并且该特性阻抗在印刷电路板的输出端子侧可以被逐渐增大。
根据该布线形成方法,布线可以被设计在印刷电路板上,从而线与线之间的电磁连接变弱。
根据该布线形成方法,通过这样的布线设计,可以在印刷电路板上形成差分信号线。
根据该布线形成方法,微带线形成在印刷电路板上,并且包括GND层、形成在GND层上的绝缘层、以及布线层,在该布线层上,布线形成在布线层形成于绝缘层上的位置处。
根据该布线形成方法,带线形成于印刷电路板上,并且包括GND层、形成在GND层上的绝缘层、以及布线层,在该布线层上,布线形成于布线层嵌入绝缘层中的位置处。
根据该布线形成方法,特性阻抗可以根据线宽、线间隔、布线层的厚度、绝缘层的厚度、以及印刷电路板上的绝缘层的相对介电常数而被最优化。
在本发明的传输线和布线形成方法的情况下,设计布线以便在用于布线的间距难以确保的布线区域以外逐渐增大线宽和线间隔并且逐渐减小特性阻抗,并且同样设计布线以便逐渐减小线宽和线间隔且逐渐增大布线的特性阻抗。因此,有可能吸收由阻抗不匹配造成的反射并且抑制信号的衰减值。
附图说明
从对下面结合附图的详细说明中,本发明的目的和特征将变得明显,其中:
图1为示出了使用传输线的IP交换路由器的示意性结构的视图;
图2为示出了由于布线宽度之间的不同导致的信号衰减值;
图3为示出了本发明的传输线的印刷电路板的结构的视图;
图4为示出了传统不同型式的布线连接中当阻抗不匹配时的脉冲响应曲线图;
图5为示出了本实施例的布线连接中当阻抗不匹配时的脉冲响应曲线图;
图6为示出了本实施例的传输线的印刷电路板的结构的视图;
图7为示出了本实施例的传输线的局部形状以及描述图3中的布线图形被应用到微带线时的结构的视图;
图8为示出了本实施例的传输线的局部形状以及描述图3中的布线图形被应用到带线时的结构的视图;
图9为示出了通过保持差分线常数(100Ω)的特性阻抗Zdiff并且改变两个布线之间的耦合程度模拟衰减特性的测试结果;
图10为示出了根据一定条件模拟具有布线图形的传输线的衰减特性的测试结果的视图。
具体实施方式
本实施例的传输线首先参考图3予以描述。图3描述本实施例的传输线的结构。
如图3所示,在印刷电路板上,传输线具有布线部B,该布线部B具有在连接器安装区域以外逐渐增大线宽和线间隔以逐渐消除线路的特性阻抗的形状且,在所述接器安装区域中,安装有连接器并且用于布线的间距难以确保。
如图3所示,形成于连接器安装孔10集中的连接器安装区域中的布线部A被设计成具有小的布线宽度。在这种情况下,设计布线宽度以便布线的特性阻抗变成期望的值(通常,单端线为50Ω,差分线为100Ω)。
再者,在没有连接器安装孔10的区域中形成的布线部C被设计成具有大的布线宽度,从而信号的衰减值被减小。如图2所示,有可能通过加宽线宽来减小衰减值。然而,当线宽增大时,线路的特性阻抗被减小并且信号的波形由于反射而恶化。
在用于连接诸如布线部A和布线部B的具有不同特性阻抗的两个部分的所谓的向异性连接方法(hetero connection method)的情况下,接收端的波形呈现出图4的曲线图中所示的形状。图4中的曲线图为当具有两个不同特性阻抗的布线部Z0和Zt被连接时的脉冲响应。
当具有两个不同特性阻抗的布线部被连接时,例如,当具有特性阻抗Z1和Z2的两个布线部彼此相邻并且脉冲从Z1到Z2行进时,反射系数由下面的表达式给出:
r=(Z2-Z1)/(Z2+Z1).(1)
如表达式(1)中所示,当Z1的值非常接近Z2的值时,没有出现反射,而是能够传输几乎所有的脉冲的振幅。即,通过具有特性阻抗梯度的布线部B连接布线部A和布线部C从而如图3所示布线部A和布线部C之间的特性阻抗逐渐变化,传输几乎所有的脉冲是可能的。
因此,在本实施例的传输线的情况下,通过被设计成具有特性阻抗梯度的布线部B将布线部A和布线部B相连接,将几乎所有的脉冲的振幅从布线部A经由布线部B传播到布线部C是可能的。图5示出了当根据图3中所示的布线部的形状形成的传输线形成为简单模式并且被模拟时的波形。作为对比图4和图5中所示的曲线图的波形的结果,可以发现图5中的波形在位于接收端的脉冲的上升沿获得了脉冲的最大振幅。
在本实施例的传输线的情况下,来自连接器端子的信号通过印刷电路板被发送到另一连接器端子。图3中所示的差分传输线的布线图形示出了仅一个连接器端子的布线图形。本实施例的传输线具有如图6所示的布线图形,其中与图3中布线图形轴对称的布线图形被连接到图3中的布线图形的右端,以形成图6中所示的布线图形的差分传输线。
因此,如图6所示,本实施例的传输线是布线部B和B’的宽度逐渐变化的传输线。在其中安装连接器的连接器安装区域外,布线部B的线宽以及线间隔逐渐变宽且布线部B的特性阻抗逐渐变小,并且布线部B’的线宽以及线之间的间隔逐渐变小且布线部B’的特性阻抗逐渐增大。
因而,本实施例的传输线被设计成逐渐增大布线部B的线宽以及线与线之间的间隔,该布线部B设置在形成于设有连接器但布线间距难以确保的连接器安装区域中的布线部A和形成在布线间距容易确保的连接器安装区域以外的布线部C之间。所述传输线形成逐渐减小布线部B的特性阻抗的布线图形。同样地,在形成于布线间距容易确保的连接器安装区域以外的布线部C’与形成于布线间距难以确保的连接器安装区域中的布线部A’之间,布线部B’被设计成逐渐减小线宽和线与线之间的间距,这样,布线部B’的特性阻抗逐渐增大。因此,构造出能够吸收由阻抗不匹配引起的信号的反射、抑制信号衰减值、并且执行最优的波形传输的传输线是可能的。本实施例的传输线通过参考附图予以描述。本实施例的传输线实现了高速的背板传输。
传输线的结构
首先,下面参考图3描述本实施例的传输线的结构。图3描述了差分传输线的布线图形。
如图3所示,本实施例的传输线包括其中的铜箔完全覆盖包括印刷电路板的层的GND层20以及其上形成有线性铜图形的布线层30。
本实施例的传输线为具有GND层20和布线层30的微带线形式或带线形式。如图3所示,布线层30形成差分布线图形并且提供差分信号线。
再者,在本实施例的传输线的情况下,用于安装连接器的孔10形成于印刷电路板上且其上形成有圆形铜图形的焊接区(land)12围绕每个孔10形成。与GND层绝缘的空隙(反焊盘(antipad))11形成在焊接区12的周围。由于本实施例的传输线构成微带线或带线,因此布线层30无法形成在空隙(反焊盘)11上。
本实施例的传输线通过印刷电路板将信号从连接器端子连接到另一连接器端子。然而,图3中示出的差分传输线的布线图形示出了用于一些连接器端子的布线图形。整个的布线图形在图6中能够被看到。在这种图形中,左侧为输入侧且右侧为输出侧。
图3和图6中示出的差分传输线的布线图形由三个部分组成,布线部A和A’、布线部B和B’以及布线部C和C’。图3和图6中示出的布线图形通过连接到其中安装有连接器的连接器安装区域中的孔(10)的邻近的两个布线构成差分信号线。图6中示出的差分传输线的结构通过将图3中示出的差分传输线与和图3轴对称的图形相连接而得到。因此,本实施例的差分传输线的结构以下通过结合图3予以描述。
布线部A为形成于连接器安装区域中的布线图形,该布线图形的形成考虑了连接器之间的间隔以及空隙(反焊盘)11的形状。线的宽度必须较窄。假定两条线之间的电磁连接弱,并且理想地,布线部A的特性阻抗等于期望的阻抗值。(例如,当单端的特性阻抗被假定为Z0时,则差分传输线的特性阻抗预料为2·Z0。通常地,对于单端线特性阻抗为50Ω且对于差分线特性阻抗为100Ω。)
为了得到满足上述条件的期望阻抗,可以在两条线的布线宽度、两条线之间的间距、绝缘体的厚度的条件下计算出阻抗。这将在以后再次做出说明。因此,线宽和线与线之间的间距需要在有限的区域中尽可能多地扩展。
布线部C为形成于连接器安装区域以外的布线图形,并且在这个区域中任意地决定线宽是可能的。因此,对于布线部C,线宽被设计得更宽,导体电阻更小,并且信号的衰减值更小。因而,传播距离能够被延长。
当将图3中所示的差分传输线的布线图形应用到微带线时,如图7所示,在与形成在布线部A的GND层20和布线层30之间的绝缘层40的厚度同样的条件下,在GND层20和布线部C的布线层30之间形成的绝缘层40的厚度被构成,并且,布线部C的特性阻抗变得比布线部A的特性阻抗更小。这可以根据用于微带线的特性阻抗计算表达式计算出来。图7为描述图3中所示的差分传输线的布线图形被应用到微带线时的局部构造的视图。
如图7所示,微带线包括GND层20、绝缘层40以及布线层30。布线层30构成其中形成多条线的操作信号线。假定布线层30上的线宽为w,线厚度为t,线之间的间隔为s,绝缘层40的厚度为h,并且绝缘层40的相对介电常数为εr。
表达式(2)给出图7中所示的微带线的特性阻抗Z0,并且表达式(3)给出差分阻抗Zdiff。
Z0=60/√(0.457εr+0.67)·ln{4h/0.67(0.8w+t)}(2)
Zdiff=2·Z0·{1-0.48·exp(-0.96·s/h)} (3)
当图3中所示的差分传输线的布线图形被应用到如图8中所示的带线时,在布线部C的第一GND层20和第GND层50之间形成的绝缘层40的厚度在与在布线部A的第一GND层20和第二GND层50之间形成的绝缘层40的厚度相同的条件下被形成,并且布线部C的特性阻抗变得比布线部A的特性阻抗更小。这可以根据带线的特性阻抗的计算表达式计算出来。图8为当图3中所示的差分传输线的布线图形被应用到带线上时的局部结构的视图。
如图8所示,带线包括第一GND层20、绝缘层40、布线层30以及第二GND层50。布线层30构成具有多条线的操作信号线。假定布线层30上的线宽为w,线厚度为t,线之间的间隔为s,绝缘层40的厚度为b,并且绝缘层40的相对介电常数为εr。
公式(4)给出图8中所示的带线的特性阻抗Z0,并且公式(5)给出差分阻抗Zdiff:
Z0=60/√(εr)·ln{4b/0.67(0.8w+t)}; (4)
Zdiff=2·Z0·{1-0.374·exp(-0.29·s/b)}. (5)
布线部B为形成于用于连接布线部A和布线部C的区域中的布线图形,该布线部B被设计成线宽从布线部A向着布线部C逐渐增大,并且线与线之间的间隔逐渐增大。
如图3所示,通过在被设计成逐渐增大线与线之间的间隔的布线图形中形成布线部B,布线部B具有特性阻抗的梯度,并且使布线部A和布线部C之间边界处的布线部A和C的特性阻抗相等是可能的。
接着,位于图3中所示的布线部A、B和C处的电磁连接通过参考图9予以描述。图9为通过保持差分线常数(100Ω)的特性阻抗Zdiff并且改变两个线之间的耦合程度的衰减特性的模拟结果。横坐标表示频率,纵坐标表示衰减值。
作为布线条件,线宽w固定,调节线间隔s,并且同样调节绝缘层厚度h或b,从而差分阻抗被固定。两条线的耦合程度越高,则间隔s越窄,并且厚度h或b越厚。
如由图9中的测试结果所示,可以发现,当两条线之间的电磁连接变强时(强连接)衰减值变大,并且当两条线之间的电磁连接变弱时(弱连接)衰减值变小。因此,为了减小衰减值,优选地减小两条线之间的电磁连接。
本实施例的差分传输线的布线图形通过参考附图4和5予以描述。图4示出了当特性阻抗的传输线按传统方式连接时的脉冲响应。图5示出了本实施例的典型(model)传输线的脉冲响应。在图4和图5中,虚线示出了位于发送端的波形且实线示出了位于接收端的波形。
在图4中,传输线由三部分组成,并且特性阻抗按Z0、Zt和Z0的次序被连接。在这种情况下,假定Z0大于Zt。
在图5中,假定特性阻抗按照Z0、Z1、Z2…、Zn、Zt、Zn…、Z2、Z1的次序连接,其中Z0>Z1>Z2…>Zn>Zt。由于接收端的波形对于正常的信号传输很重要,在这种情况下可以忽略发送端。
当脉冲从特性阻抗为Z1的传输线传输到特性阻抗为Z2的传输线时,在传输线之间的边缘发生信号反射,并且波形恶化。图4示出了出现在接收端的波形,并且这与衰减相对应。除此之外,由于在信号的上升处具有许多高频元件,可以预期的是脉冲的振幅被进一步减小。然而,在图5中,在信号的上升处获得最大振幅是可能的。在图5中,反射的影响在信号上升之后继续保持,但是与图4所示的情况相比,振幅减小被改善。
接下来,本实施例的传输线的衰减特性通过参考附图10加以描述。图10示出了由多种布线图形组成的传输线的衰减特性的模拟结果:所述多种布线图形包括图3所示的连接布线部A、B和C的布线图形;仅由图3中所示的布线部A的布线图形组成的传输线;以及仅由图3中所示的布线部C的布线图形组成的传输线。横坐标轴表示频率,纵坐标轴表示衰减值。
如图10中的测量结果所示,由于仅由布线部A的布线图形组成的传输线具有小的线宽和大的导体电阻,因此衰减值被最大化。再者,仅由布线部C的布线图形组成的传输线具有大的线宽和小的导体电阻。然而,由于特性阻抗不匹配,因此衰减值轻微增大。由图3中所示的连接布线部A、B和C的布线图形组成的传输线缓和了由具有阻抗梯度的布线部B造成的阻抗不匹配所引起的反射,并且抑制信号的衰减值。因此,衰减值被最小化。
这样,在本实施例的传输线的情况下,线宽在其中安装有连接器并且布线区域难以确保的区域(布线部A)中被设计得窄,并且调节特性阻抗使其与电路相适合。线宽在能够容易地确保布线区域的区域(布线部C)中被设计得宽,并且信号的衰减值被设计为最小化。再者,布线部A和布线部C之间的区域(布线部B)由具有阻抗梯度的布线图形形成。由此,构造出能够抑制信号衰减值并且能够吸收由阻抗不匹配引起的反射的传输线是可能的。
由此,本实施例的传输线使得即使是在连接器端子密集的情况下,增大线宽和减小信号的衰减值也是可能的。这意味着长的布线设计,并且示出在产品开发中可以灵活设计布线。并且,即使线宽增大,抑制衬底的厚度也是可能的。由此,灵活制造衬底是可能的。
(第二实施例)
接下来,对第二实施例进行描述。
第一实施例的传输线被设计为像图3中所示的布线部B一样逐步增大线宽,以便保持特性阻抗梯度。然而,对于第二实施例的传输线,针对布线部B的线宽的特性阻抗梯度通过使用在图7所示的微带线的情况下的表达式(2)和(3),并且通过使用在图8所示的带线的情况下的表达式(4)和(5)得到最大化。
这样,第二实施例的传输线根据图7中所示微带线的情况下的线宽w、线间隔s,布线层的厚度t、绝缘层的厚度h以及绝缘层的相对介电常数εr使布线的特性阻抗最优化,并且根据图8中所示带线的情况下的线宽w、线间隔s,布线层的厚度t、绝缘层的厚度b以及绝缘层的相对介电常数εr,使布线的特性阻抗最优化。由此,构造能够抑制信号衰减值和能够吸收由阻抗不匹配引起的反射的传输线是可能的。
上述实施例为适合于本发明的实施例,但是本发明并不仅局限于上述实施例。只要不偏离本发明的要旨,可以制作本发明的各种变体。
本发明的传输线和布线形成方法能够被应用于诸如交换***和路由器的高速传输通信单元。
Claims (15)
1、一种传输线,包括多条锥形线,其中:
从用于布线的间距难以确保的区域朝着用于布线的间距容易确保的布线区域所述锥形线被设计成线宽和线间隔逐渐增大且所述锥形线的特性阻抗逐渐降低,并且从用于布线的间距容易确保的区域朝着用于布线的间距难于确保的布线区域所述锥形线也被设计成线宽和线间隔逐渐减小且所述锥形线的特性阻抗逐渐增大。
2、如权利要求1所述的传输线,其中,宽度被减小并且特性阻抗被调节到预定值的锥形线形成在其中用于布线的间距难以确保布线区域中。
3、如权利要求1所述的传输线,其中:
特性阻抗逐渐减小的锥形线形成于输入端子侧,并且特性阻抗逐渐增大的锥形线形成于输出端子侧。
4、如权利要求1所述的传输线,其中:
连接器设置在其中用于布线的间距难以确保的布线区域中。
5、如权利要求1所述的传输线,其中:
差分信号线通过所述锥形线形成。
6、如权利要求1所述的传输线,其中:
所述传输线为微带线,
所述传输线具有GND层、形成于所述GND层上的绝缘层,以及其上形成有布线的布线层,以及
所述布线层形成于所述绝缘层上。
7、如权利要求1所述的传输线,其中:
所述传输线为带线,
所述传输线包括GND层、形成于所述GND层上的绝缘层、以及锥形线形成于其上的布线层,以及
所述布线层嵌入在所述绝缘层中。
8、如权利要求6或7所述的传输线,其中:
形成布线,其中所述布线根据线宽、线间隔、布线层的厚度、绝缘层的厚度、以及所述绝缘层的相对介电常数最优化所述布线的所述特性阻抗。
9、一种布线形成方法,用于在印刷电路板上形成锥形线,其中:
从用于布线的间距难以确保的区域朝着用于布线的间距容易确保的布线区域线宽和线间隔逐渐增大且所述锥形线的所述特性阻抗逐渐减小,并且从用于布线的间距容易确保的区域朝着用于布线的间距难于确保的布线区域布线被设计成在所述印刷电路板上所述线宽和所述锥形线间隔逐渐减小并且所述布线的所述特性阻抗逐渐增大。
10、如权利要求9所述的布线形成方法,其中:
在印刷电路板上,形成布线,其中所述布线宽度在其中用于布线的间距难以确保的布线区域中被减小,并且所述锥形线的所述特性阻抗被调节到预定值。
11、如权利要求9所述的布线形成方法,其中:
其特性阻抗逐渐减小的所述锥形线形成于所述印刷电路板的输入端子侧,并且其特性阻抗逐渐增大的所述锥形线形成于所述印刷电路板的输出端子侧。
12、如权利要求9所述的布线形成方法,其中:
差分信号线通过所述锥形线形成于所述印刷电路板上。
13、如权利要求9所述的布线形成方法,其中:
微带线通过在所述印刷电路板上形成布线而形成,以及
所述微带线包括GND层、形成在所述GND层上的绝缘层以及其上形成有所述布线的布线层,以及
所述布线层形成在所述绝缘层上。
14、如权利要求9所述的布线形成方法,其中:
带线通过在所述印刷电路板上形成布线而形成,以及
所述带线包括GND层、形成在所述GND层上的绝缘层、其上形成有所述布线的布线层,以及
所述布线层嵌入所述绝缘层中。
15、如权利要求13或14所述的布线形成方法,其中:
根据线宽、线间隔、所述布线层的厚度、所述绝缘层的厚度以及绝缘层的相对介电常数使所述锥形线的特性阻抗优化的布线形成于所述印刷电路板上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005059017A JP4371065B2 (ja) | 2005-03-03 | 2005-03-03 | 伝送線路、通信装置及び配線形成方法 |
JP2005059017 | 2005-03-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1829414A CN1829414A (zh) | 2006-09-06 |
CN100556229C true CN100556229C (zh) | 2009-10-28 |
Family
ID=36943594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200610059708XA Expired - Fee Related CN100556229C (zh) | 2005-03-03 | 2006-03-03 | 传输线及布线形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7446624B2 (zh) |
JP (1) | JP4371065B2 (zh) |
CN (1) | CN100556229C (zh) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007102597A1 (en) | 2006-03-03 | 2007-09-13 | Nec Corporation | Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate |
US7414492B2 (en) * | 2006-06-06 | 2008-08-19 | Keragis Corporation | Flexible microwave transmission line |
WO2008050181A1 (en) * | 2006-10-23 | 2008-05-02 | Fci | Interconnection system |
CN100561487C (zh) * | 2006-11-17 | 2009-11-18 | 鸿富锦精密工业(深圳)有限公司 | 具有多重负载拓扑布线架构的印刷电路板 |
JP4812107B2 (ja) * | 2006-12-14 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
GB0709792D0 (en) * | 2007-05-22 | 2007-06-27 | Texas Instruments Ltd | Optimization of organic packaging interconnect for gigabit signalling |
US8274307B1 (en) * | 2007-06-18 | 2012-09-25 | Marvell Israel (M.I.S.L.) Ltd. | Impedance discontinuity compensator for electronic packages |
US7564695B2 (en) * | 2007-07-09 | 2009-07-21 | Canon Kabushiki Kaisha | Circuit connection structure and printed circuit board |
JP5004871B2 (ja) * | 2007-07-09 | 2012-08-22 | キヤノン株式会社 | プリント配線板 |
JP2009054957A (ja) * | 2007-08-29 | 2009-03-12 | Toshiba Corp | 配線基板、この配線基板の設計方法、および電子装置 |
WO2009028108A1 (en) * | 2007-08-31 | 2009-03-05 | Nec Corporation | Multi-layer substrate |
CN101419580B (zh) * | 2007-10-26 | 2012-03-28 | 鸿富锦精密工业(深圳)有限公司 | 多负载拓扑硬件架构 |
JP2009147058A (ja) * | 2007-12-13 | 2009-07-02 | Panasonic Corp | インピーダンス整合フィルタ、および、実装基板 |
US8866563B1 (en) | 2008-06-17 | 2014-10-21 | Marvell Israel (M.I.S.L.) Ltd. | Connector based compensation of via stub effects |
GB0904387D0 (en) * | 2009-03-13 | 2009-04-29 | Texas Instruments Ltd | Improved package traces with reduced impedance to compensate for capacitance at output nodes of IC transceivers |
JP5487779B2 (ja) * | 2009-07-30 | 2014-05-07 | 日本電気株式会社 | プリント配線基板及びプリント配線方法 |
US8325459B2 (en) * | 2009-12-08 | 2012-12-04 | International Business Machines Corporation | Channel performance of electrical lines |
US8542494B2 (en) | 2010-04-29 | 2013-09-24 | International Business Machines Corporation | Circuit board having holes to increase resonant frequency of via stubs |
JP2011239040A (ja) * | 2010-05-06 | 2011-11-24 | Canon Inc | 撮像装置 |
JP5919873B2 (ja) * | 2012-02-21 | 2016-05-18 | 富士通株式会社 | 多層配線基板及び電子機器 |
CN103428985A (zh) * | 2012-05-21 | 2013-12-04 | 鸿富锦精密工业(武汉)有限公司 | 电路板 |
CN102821575B (zh) * | 2012-09-05 | 2014-12-24 | 无锡江南计算技术研究所 | 芯片互连背板及其分段阶梯阻抗设计方法 |
JP2014067755A (ja) * | 2012-09-24 | 2014-04-17 | Renesas Electronics Corp | 半導体装置、半導体装置の設計方法、及び半導体装置の製造方法 |
WO2014109010A1 (ja) | 2013-01-09 | 2014-07-17 | 株式会社 日立製作所 | ストレージ装置及び基板 |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
CN104167618B (zh) * | 2013-05-16 | 2017-07-25 | 美国惠智科技(香港)有限公司 | 差分布线结构 |
CN104981087B (zh) * | 2014-04-03 | 2018-04-13 | 瑞昱半导体股份有限公司 | 信号传输线结构及其应用的电子装置 |
JP6476654B2 (ja) * | 2014-08-26 | 2019-03-06 | 株式会社デンソー | 微少電流検出装置 |
CN104244598B (zh) * | 2014-09-24 | 2017-04-12 | 浪潮(北京)电子信息产业有限公司 | 一种控制pcb上传输线的阻抗连续性的方法和装置 |
KR102256854B1 (ko) * | 2015-01-29 | 2021-05-27 | 엘지디스플레이 주식회사 | 인쇄 회로 기판 및 이를 포함한 표시 장치 |
JP6438792B2 (ja) * | 2015-02-17 | 2018-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN105025668A (zh) * | 2015-07-02 | 2015-11-04 | 浪潮电子信息产业股份有限公司 | 一种通过添加过孔来实现走线阻抗匹配的方法 |
US9936572B2 (en) * | 2015-07-07 | 2018-04-03 | Dell Products L.P. | Differential trace pair system |
CN105045985A (zh) * | 2015-07-08 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种实现走线阻抗匹配的设计方法 |
CN106550531A (zh) * | 2015-09-17 | 2017-03-29 | 鸿富锦精密工业(武汉)有限公司 | 电路板 |
KR102520393B1 (ko) * | 2015-11-11 | 2023-04-12 | 삼성전자주식회사 | 디지털 신호의 분기에 따른 반사 손실을 감소시키는 임피던스 매칭 소자 및 이를 포함하는 테스트 시스템 |
CN106535470B (zh) * | 2016-12-26 | 2018-09-25 | 郑州云海信息技术有限公司 | 一种基于sma接口的pcb布线方法、线宽确定装置及pcb |
JP6697508B2 (ja) * | 2018-05-29 | 2020-05-20 | 株式会社フジクラ | 回路基板 |
CN108880577B (zh) * | 2018-07-27 | 2020-06-30 | Oppo(重庆)智能科技有限公司 | 阻抗匹配结构、无线模块及终端 |
US11227532B2 (en) * | 2018-07-27 | 2022-01-18 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Panel, manufacturing method thereof, and terminal |
US11335238B2 (en) | 2018-07-27 | 2022-05-17 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Signal transmission method and apparatus, and display device |
CN209248493U (zh) * | 2018-07-27 | 2019-08-13 | 京东方科技集团股份有限公司 | 功能面板及终端 |
CN110958759B (zh) * | 2018-09-27 | 2021-03-09 | 创意电子股份有限公司 | 电路板结构以及其传输导线结构 |
WO2020129827A1 (ja) * | 2018-12-17 | 2020-06-25 | 株式会社村田製作所 | 多層基板 |
FR3093240B1 (fr) | 2019-02-21 | 2022-03-25 | Alessandro Manneschi | Antenne Large Bande, notamment pour système d’imagerie à microondes. |
CN114205995A (zh) * | 2021-12-16 | 2022-03-18 | 锐捷网络股份有限公司 | 一种用于传输高速信号的pcb |
CN115455703B (zh) * | 2022-09-16 | 2024-01-12 | 苏州浪潮智能科技有限公司 | 高速线缆的设计方法、fpc排线、线缆排线、服务器 |
DE102023112513B3 (de) | 2023-05-11 | 2024-07-11 | Metz Connect Tech Gmbh | Elektrischer Verbinder für ein Daten- oder Kommunikationskabel |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0340482A (ja) * | 1989-07-06 | 1991-02-21 | Fujitsu Ltd | プリント配線基板 |
JP3157547B2 (ja) | 1991-06-13 | 2001-04-16 | 日本電気株式会社 | 半導体パッケージ |
EP1081989B1 (en) * | 1999-08-11 | 2007-07-18 | Kyocera Corporation | High frequency wiring board and its connecting structure |
US6518663B1 (en) * | 1999-08-30 | 2003-02-11 | Texas Instruments Incorporated | Constant impedance routing for high performance integrated circuit packaging |
JP2001127192A (ja) * | 1999-10-27 | 2001-05-11 | Kyocera Corp | 半導体素子搭載用基板 |
JP4316786B2 (ja) * | 2000-11-21 | 2009-08-19 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
US6677831B1 (en) * | 2001-01-31 | 2004-01-13 | 3Pardata, Inc. | Differential impedance control on printed circuit |
JP3729256B2 (ja) | 2001-11-27 | 2005-12-21 | 横河電機株式会社 | コプレーナ線路 |
JP2003218481A (ja) * | 2002-01-24 | 2003-07-31 | Mitsubishi Electric Corp | プリント基板および多ピンコネクタ実装用プリント基板 |
US7091802B2 (en) * | 2003-07-23 | 2006-08-15 | President And Fellows Of Harvard College | Methods and apparatus based on coplanar striplines |
-
2005
- 2005-03-03 JP JP2005059017A patent/JP4371065B2/ja active Active
-
2006
- 2006-03-02 US US11/365,921 patent/US7446624B2/en not_active Expired - Fee Related
- 2006-03-03 CN CNB200610059708XA patent/CN100556229C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7446624B2 (en) | 2008-11-04 |
CN1829414A (zh) | 2006-09-06 |
JP4371065B2 (ja) | 2009-11-25 |
JP2006245291A (ja) | 2006-09-14 |
US20060197625A1 (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100556229C (zh) | 传输线及布线形成方法 | |
US7288723B2 (en) | Circuit board including isolated signal transmission channels | |
JP6526069B2 (ja) | 多層基板における信号結合 | |
US6420778B1 (en) | Differential electrical transmission line structures employing crosstalk compensation and related methods | |
US20100182105A1 (en) | Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals | |
US10524351B2 (en) | Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material | |
JP6871944B2 (ja) | 電磁波信号伝送のための導波管 | |
CN101176389A (zh) | 阻抗受控过孔结构 | |
CN106233634A (zh) | 用于对差分数据信号进行信号传递的设备和方法 | |
US20050224912A1 (en) | Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice | |
CN101309547A (zh) | 印刷电路板 | |
US7667980B2 (en) | Printed circuit boards for countering signal distortion | |
JP5392131B2 (ja) | 配線基板 | |
CN211297148U (zh) | 一种pcb板结构及信号测试设备 | |
US7504587B2 (en) | Parallel wiring and integrated circuit | |
TWI226763B (en) | Signal transmission structure | |
US6710255B2 (en) | Printed circuit board having buried intersignal capacitance and method of making | |
US10952313B1 (en) | Via impedance matching | |
Kayano et al. | Weak-coupled cross-sectional differential-paired lines with bend discontinuities for SI and EMI performances | |
JP2016207834A (ja) | 印刷配線板 | |
CN205921814U (zh) | 一种电路板装置及电子设备 | |
Lin et al. | A broadband filter design for common-mode noise suppression with multilayer mushroom structure in differential transmission line | |
Scogna et al. | Signal integrity analysis of single-ended and differential signaling in PCBs with EBG structure | |
CN101272153A (zh) | 用以传送高速信号的改进的信号接收电路 | |
US20240120633A1 (en) | Ultra-wideband electromagnetic band gap (ebg) structure and circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091028 Termination date: 20200303 |