CN100538673C - 嵌入式***及其接口装置与非易失性存储器的更新方法 - Google Patents
嵌入式***及其接口装置与非易失性存储器的更新方法 Download PDFInfo
- Publication number
- CN100538673C CN100538673C CNB2006101702469A CN200610170246A CN100538673C CN 100538673 C CN100538673 C CN 100538673C CN B2006101702469 A CNB2006101702469 A CN B2006101702469A CN 200610170246 A CN200610170246 A CN 200610170246A CN 100538673 C CN100538673 C CN 100538673C
- Authority
- CN
- China
- Prior art keywords
- nonvolatile memory
- embedded system
- universal serial
- serial bus
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
一种接口装置与非易失性存储器的更新方法,本发明的接口装置可以适用子具有通用串行总线接口与非易失性存储器的嵌入式***中,因为此接口装置是通过指令解释器以直接解释通用串行总线物理层所转换过后的外部装置的特定格式指令,故不需再通过嵌入式***微处理器的处理,即可达到直接对嵌入式***的非易失性存储器执行初始化或读写数据的动作。
Description
技术领域
本发明涉及嵌入式***,特别涉及对嵌入式***的非易失性存储器进行初始化或读写数据操作的装置和方法。
背景技术
在一个具有非易失性存储器(non-volatile memory),例如为快闪存储器(flash memory)的嵌入式***(embedded system)中,在其***正常的工作状态下,此非易失性存储器需要有一个正确的初始值,以便于使用者可以正确地读写此非易失性存储器内的数据。其中,此正确的初始值是在量产过程中就已写入于非易失性存储器内的一初始化程序代码。
一般而言,当非易失性存储器不具有正确的初始化程序代码,并于此时需读写数据到此非易失性存储器时,以现今所提供的技术而言,大致可分为两种技术手段用于跟嵌入式***内的存储器控制模块沟通,然后才能对此非易失性存储器执行读写数据的操作。其中,第一种技术手段是使用主动通讯方式,例如利用仿真器(In-Circuit Emulation,ICE)来实行,而第二种技术手段为使用被动通讯方式,例如利用串行接口RS-232来实行。
图1所示为已知的在非易失性存储器不具有正确的初始化程序代码时,使用主动通讯方式来读写数据到非易失性存储器的嵌入式***的框图。请参照图1,对于此第一种技术手段而言,其是利用仿真器(ICE)101来完全控制嵌入式***100内的微处理器103,并由存储器控制模块105提供一固定程序代码(也就是非易失性存储器所需的初始化程序代码)以供微处理器103执行,接着再通过总线107传输数据至非易失性存储器控制器109转换后,才能对非易失性存储器111执行读写数据的操作。
图2所示为已知的在非易失性存储器不具有正确的初始化程序代码时,通过使用被动通讯方式来读写数据到非易失性存储器的嵌入式***的框图。请参照图2,对于此第二种技术手段而言,其是通过将存储器控制模块207内的一初始化程序代码通过非易失性存储器控制器203的转换后,利用总线205传输并储存于非易失性存储器控制器203中,接着再由微处理器209执行此初始化程序代码后,以处理外部电脑主机211通过串行接口213对非易失性存储器201下达读写数据的操作指令。
然而,值得一提的是,在第一种技术手段所使用的仿真器(ICE)并不是每一个嵌入式***都会具备,所以如果使用者要利用此技术手段时,就必需增设仿真器及其仿真器接口(也就是ICE的硬件控制模块),因此对某些设计理念而言,其并不符合设计成本的需求。此外,假若使用者要使用第二种技术手段时,则需要在嵌入式***的微处理器执行初始化程序代码后,使用者才能对非易失性存储器执行读写数据的操作,但在量产非易失性存储器的过程中,如生产过程中机板上的非易失存储器尚未写入数据时,其内部的初始化程序代码是不存在的,所以此时运用此技术手段,无法达成预期的效果。
发明内容
有鉴于此,本发明的目的就是提供了一种接口装置及其所应用的嵌入式***,其通过在具有通用串行总线接口的嵌入式***加入指令解释器,以达到不需通过嵌入式***的微处理器,即能直接对嵌入式***的非易失性存储器执行初始化及读写数据的操作。
本发明的另一目的就是提供一种非易失性存储器的更新方法,其通过直接解释外部装置所下达的特定格式指令,以对嵌入式***的非易失性存储器执行初始化或读写数据的操作。
基于上述及其他目的,本发明所提供的接口装置适用于嵌入式***,且此嵌入式***具有一非易失性存储器,而本发明的接口装置包括通用串行总线物理层、指令解释器,以及总线主控制器。其中,通用串行总线物理层是用于接收外部装置所提供的通用串行总线时序信号,并将其转换后输出特定格式指令。指令解释器是用于直接解释通用串行总线物理层所输出的特定格式指令,并产生操作信号。总线主控制器是用于依据指令解释器所输出的操作信号,并通过总线控制非易失性存储器控制器以对嵌入式***的非易失性存储器进行初始化或读写数据的操作。
从另一观点来看,本发明提供一种嵌入式***,其包括非易失性存储器与接口装置,其中此接口装置是用于接收解释外部装置所下达的特定格式指令,并据以对非易失性存储器进行初始化或读写数据的操作。
在本发明一实施例中,上述嵌入式***的接口装置包括通用串行总线物理层、指令解释器,以及总线主控制器。其中,通用串行总线物理层是用于接收外部装置所提供的通用串行总线时序信号,并将其转换后输出特定格式指令。指令解释器是用于直接解释通用串行总线物理层所输出的特定格式指令,并据以产生操作信号。总线主控制器是用于依据指令解释器所输出的操作信号,并通过总线控制非易失性存储器控制器以对非易失性存储器进行初始化或读写数据的操作。
再从另一观点来看,本发明提供一种非易失性存储器的更新方法,其适用于具有通用串行总线功能的嵌入式***,而此更新方法包括下列步骤:首先,a.通用串行总线物理层接收外部装置提供的通用串行总线时序信号,产生上述特定格式指令。接着,b.指令解释器直接解释上述特定格式指令产生一操作信号,而总线主控制器依该操作信号将信号内容提供至非易失性存储器控制器,该非易失性存储器控制器对非易失性存储器进行初始化或读写数据的操作。
本发明所提供的接口装置,其可以适用于具有通用串行总线接口与非易失性存储器的嵌入式***中,因为此接口装置是通过指令解释器以直接解释通用串行总线物理层所转换过后的外部装置的特定格式指令,故不需再通过嵌入式***的微处理器的处理,即可以达到直接对嵌入式***的非易失性存储器进行初始化或读写数据的操作。除此之外,本发明所提供的非易失性存储器的更新方法,其是通过直接解释外部装置所下达的特定格式指令后,并据以对非易失性存储器进行初始化或读写数据的操作,由此以达到直接对非易失性存储器做更新的操作。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举本发明较佳实施例,并配合附图,作详细说明如下。
附图说明
图1为已知的在非易失性存储器不具有正确的初始化程序代码时,使用主动通讯方式来读写数据到非易失性存储器的嵌入式***的框图;
图2为已知的在非易失性存储器不具有正确的初始化程序代码时,使用被动通讯方式来读写数据到非易失性存储器的嵌入式***的框图;
图3为依照本发明较佳实施例的嵌入式***框图;
图4为依照本发明较佳实施例的非易失性存储器的更新方法的流程图。
具体实施方式
图3所示为依照本发明较佳实施例的嵌入式***300的框图。请参照图3,本实施例的嵌入式***300包括外部装置301、接口装置303、总线305、微处理器(micro-controller)307、非易失性存储器控制器(non-volatile memorycontroller)309,以及非易失性存储器(non-volatile memory)311。其中,接口装置303包括通用串行总线物理层(USB device/PHY)303a、指令解释器303b,以及总线主控制器(bus master)303c。
于本实施例中,外部装置301例如可以为电脑主机(PC host)或通用串行总线控制器(USB controller),而非易失性存储器311例如可以为快闪存储器(flash memory),故非易失性存储器控制器309即为快闪存储器控制器(flashmemory controller),但并不限制其为此,使用者可视实际需求,以不同非易失性存储器来实行。
于本实施例中,当接口装置303的通用串行总线物理层303a接收外部装置301所提供的通用串行总线时序信号USBCS后,会将其转换以输出特定格式指令SFC。接着,由指令解释器303b解释此特定格式指令SFC,并据以产生一操作信号OS。之后,总线主控制器303c再依据此操作信号OS而主导总线305的行为,并通过总线305将其信号内容提供至非易失性存储器控制器309转换,根据信号内容,进而对非易失性存储器311执行初始化(initialize)或读写数据的操作(执行初始化之后,就可以执行正常的读写操作)。
故依据上述内容可知,本实施例的接口装置303在运作时,并不需要通过微处理器307的管理,即可直接对非易失性存储器311执行初始化或读写数据的操作,其是因为接口装置303内的指令解释器303b已代替原先微处理器307所需执行的工作,故此时仅需由外部装置301通过通用串行总线物理层303a下达指令(也就是特定格式指令SFC)至指令解释器303b解释,再据以控制总线主控制器303c以主导总线305的行为后,即可直接控制非易失性存储器控制器309,而对非易失性存储器311初始化或读写数据。
此外,值得一提的是,当接口装置303运作完毕后,嵌入式***300将会回到正常的工作模式,也就是由微处理器307接续管理嵌入式***300的整体运作方式,而此时通用串行总线物理层303a就可以提供对其他通用串行总线主控制器或通用串行总线装置的存取操作。
图4所示为依照本发明较佳实施例的非易失性存储器的更新方法。请参照图4,本实施例的非易失性存储器(例如可以为快闪存储器)的更新方法适用于具有通用串行总线功能的嵌入式***,而此更新方法包括下列步骤:首先,于步骤S401中,接收外部装置(例如可以为电脑主机或通用串行总线主控制器)所下达的特定格式指令,其中上述的特定格式指令是通过转换外部装置所提供的通用串行总线时序信号所产生的。
接着,在步骤S403中,直接解释上述特定格式指令后,而据以对非易失性存储器进行初始化或读写数据的操作。于此步骤中,解释特定格式指令后会产生一操作信号,而此操作信号是用于对非易失性存储器进行初始化或读写数据的操作。
在本实施例中,当上述步骤S403执行完毕后,也就是对非易失性存储器进行初始化或读写数据的操作结束后,嵌入式***的微处理器会接续管理嵌入式***的整体运作方式。
综上所述,本发明是提供一种接口装置,其适用于具有通用串行总线(USB)接口与非易失性存储器的嵌入式***中。本发明的接口装置因为通过指令解释器解释外部装置所下达的指令,故不需再通过嵌入式***的微处理器的处理,即可直接对非易失性存储器执行初始化或读写数据的操作,由此得以解决先前技术所碰到的技术瓶颈。除此之外,本发明所提供的非易失性存储器的更新方法是通过直接解释外部装置所下达的特定格式指令后,据以对非易失性存储器进行初始化或读写数据的操作,由此以达到直接对非易失性存储器做更新的动作。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许更动与润饰,因此本发明的保护范围当视后附权利要求所界定者为准。
Claims (9)
1、一种接口装置,其适于一嵌入式***,该嵌入式***具有一非易失性存储器,而该接口装置包括:
一通用串行总线物理层,用以接收一外部装置所提供的一通用串行总线时序信号,并将前述通用串行总线时序信号转换后产生一特定格式指令;
一指令解释器,耦接该通用串行总线物理层,用以直接解释该特定格式指令,并据以产生一操作信号;以及
一总线主控制器,耦接该指令解释器,用以依据该操作信号,并通过一总线将信号内容提供至非易失性存储器控制器;
耦接于该总线与该非易失性存储器之间的非易失性存储器控制器,用以转换该总线上的数据,并据以初始化或读写数据于该非易失性存储器。
2、如权利要求1所述的接口装置,其中该外部装置为电脑主机或通用串行总线主控制器。
3、如权利要求1所述的接口装置,其中该非易失性存储器为一快闪存储器。
4、一种嵌入式***,包括:
一非易失性存储器;
一外部装置;以及
一接口装置,耦接该非易失性存储器,用以直接解释该外部装置所下达的一特定格式指令,并据以对该非易失性存储器进行初始化或读写数据的操作;该接口装置包括:
一通用串行总线物理层,用以接收该外部装置所提供的一通用串行总线时序信号,并将前述通用串行总线时序信号转换后产生该特定格式指令;
一指令解释器,耦接该通用串行总线物理层,用以直接解释该特定格式指令,并据以产生一操作信号;以及
一总线主控制器,耦接该指令解释器,用以依据该操作信号,并通过一总线将信号内容提供至非易失性存储器控制器;
所述的嵌入式***还包括一非易失性存储器控制器,耦接于该总线与该非易失性存储器之间,用以转换该总线上的数据,并据以初始化或读写数据于该非易失性存储器。
5、如权利要求4所述的嵌入式***,还包括一微处理器,其是用以当该接口装置运作完毕后,以接续管理该嵌入式***的整体运作方式。
6、如权利要求4所述的嵌入式***,其中该外部装置为电脑主机或通用串行总线主控制器。
7、一种非易失性存储器的更新方法,其适用于具有通用串行总线功能的一嵌入式***,而该更新方法包括下列步骤:
a.通用串行总线物理层接收一外部装置提供的一通用串行总线时序信号,转换该通用串行总线时序信号,产生一特定格式指令;以及
b.指令解释器直接解释该特定格式指令产生一操作信号,总线主控制器依据该操作信号将信号内容提供至非易失性存储器控制器,该非易失性存储器控制器对该非易失性存储器进行初始化或读写数据的操作。
8、如权利要求7所述的非易失性存储器的更新方法,其中在该步骤b执行结束后,该嵌入式***的一微处理器接续管理该嵌入式***的整体运作方式。
9、如权利要求7所述的非易失性存储器的更新方法,其中该外部装置为电脑主机或通用串行总线主控制器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101702469A CN100538673C (zh) | 2006-12-21 | 2006-12-21 | 嵌入式***及其接口装置与非易失性存储器的更新方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101702469A CN100538673C (zh) | 2006-12-21 | 2006-12-21 | 嵌入式***及其接口装置与非易失性存储器的更新方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101206620A CN101206620A (zh) | 2008-06-25 |
CN100538673C true CN100538673C (zh) | 2009-09-09 |
Family
ID=39566843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101702469A Expired - Fee Related CN100538673C (zh) | 2006-12-21 | 2006-12-21 | 嵌入式***及其接口装置与非易失性存储器的更新方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100538673C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3105854B1 (fr) * | 2019-12-31 | 2024-07-19 | Stmicroelectronics Rousset Sas | Système embarqué |
CN116431218B (zh) * | 2023-05-10 | 2024-01-26 | 灵动微电子(苏州)有限公司 | 一种可兼容的芯片存储器控制方法、***和控制器 |
-
2006
- 2006-12-21 CN CNB2006101702469A patent/CN100538673C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101206620A (zh) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101454746B (zh) | 一种以多功能存储卡通讯的方法 | |
US10108373B2 (en) | Host, system, and methods for transmitting commands to non-volatile memory card | |
CN101266829B (zh) | 存储卡、包含存储卡的存储***及存储卡的操作方法 | |
CN101241752B (zh) | 存储卡和包含所述存储卡的存储*** | |
CN101582089B (zh) | 一种嵌入式设备的文件管理方法及*** | |
US20080235410A1 (en) | Usb-Sd Memory Device Having Dma Channels and Method of Storing Data in Usb-Sd Memory Device | |
CN102999452A (zh) | 存储器设备 | |
CN101436171B (zh) | 模块化通信控制*** | |
US8914587B2 (en) | Multi-threaded memory operation using block write interruption after a number or threshold of pages have been written in order to service another request | |
CN109407991B (zh) | 一种非易失性闪存执行命令的暂停及恢复方法、非易失性闪存及电子设备 | |
CN101295255A (zh) | 固件更新***及方法 | |
CN104077166A (zh) | 基于fpga中ip核的epcs与epcq存储器在线升级方法 | |
CN100538673C (zh) | 嵌入式***及其接口装置与非易失性存储器的更新方法 | |
CN103218300B (zh) | 数据处理方法、存储器控制器与存储器储存装置 | |
CN102053937A (zh) | 在lpc总线中调用spi接口的闪存的方法及*** | |
US7644247B2 (en) | System controller for flash memory | |
CN110795373B (zh) | 一种i2c总线到并行总线的转换方法、终端及存储介质 | |
CN103377132B (zh) | 管理存储器空间的方法、存储器控制器与存储器储存装置 | |
CN102193745B (zh) | 快闪存储器储存装置、其控制器与写入管理方法 | |
CN102375698B (zh) | 数据串分派与传送方法、存储器控制器与存储器储存装置 | |
CN102591738A (zh) | 数据管理方法、存储器控制器与嵌入式存储器储存装置 | |
CN105068965A (zh) | 基于I2C总线的NAND Flash存储方法及*** | |
CN102650970B (zh) | 数据存取方法及使用此方法的内存控制器与储存装置 | |
CN101340426B (zh) | 一种整合数据传输接口的***和方法 | |
CN103914408B (zh) | 数据传输方法、存储器控制器、数据传输*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090909 Termination date: 20161221 |
|
CF01 | Termination of patent right due to non-payment of annual fee |