CN100533693C - 用于制造深结绝缘体上硅晶体管的方法 - Google Patents

用于制造深结绝缘体上硅晶体管的方法 Download PDF

Info

Publication number
CN100533693C
CN100533693C CNB2007100963697A CN200710096369A CN100533693C CN 100533693 C CN100533693 C CN 100533693C CN B2007100963697 A CNB2007100963697 A CN B2007100963697A CN 200710096369 A CN200710096369 A CN 200710096369A CN 100533693 C CN100533693 C CN 100533693C
Authority
CN
China
Prior art keywords
implantation step
grid
layer
semiconductor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100963697A
Other languages
English (en)
Other versions
CN101060086A (zh
Inventor
D·奇丹巴尔拉奥
B·J·格林
J·J·埃利斯-莫纳甘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101060086A publication Critical patent/CN101060086A/zh
Application granted granted Critical
Publication of CN100533693C publication Critical patent/CN100533693C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种用于制造晶体管结构的结构和方法。该方法包括如下步骤：(a)提供衬底，所述衬底包括通过掩埋介质层与所述衬底的体区域分离的绝缘体上半导体(“SOI”)层；(b)第一注入所述SOI层，以在所述SOI层与所述掩埋介质层的界面处获得预定掺杂剂浓度；以及(c)第二注入所述SOI层，以在多晶半导体栅极导体(“多晶栅极”)和邻近所述多晶栅极设置的源极和漏极区域中获得预定掺杂剂浓度，其中所述第一注入的最大深度大于所述第二注入的最大深度。

Description

用于制造深结绝缘体上硅晶体管的方法
技术领域
本发明涉及半导体集成电路的制造，更具体地说，涉及在SOI衬底的绝缘体上半导体(“SOI”)层中形成有源半导体器件的结构和方法。
背景技术
场效应晶体管(“FET”)是依靠电场控制状态并且最终控制半导体材料中沟道的传导率的晶体管。FET通常具有三个接线端，公知为栅极，漏极和源极。在栅极和源极接线端之间施加的电压调节源极和漏极接线端之间的电流。FET有两种不同类型，p型FET或“PFET”和n型FET或“NFET”。向FET的栅极施加的电压可以增加从源极流向漏极的电流，或者相应地降低从源极流向漏极的电流。这样，当以给定值向NFET和PFET两者施加栅极电压时，FET的一种类型将截止，即，未导电，并且FET的另一种类型将导通，即，导电。FET的沟道区域不是p型掺杂以制造NFET就是n型掺杂以制造PFET。
可以在体衬底或者优选如绝缘体上硅(SOI)衬底的绝缘体上半导体衬底中提供CMOS电路中的FET。在SOI衬底中，在相对薄单晶半导体层中提供如晶体管和二极管的有源器件，该半导体层通过绝缘层与衬底的体区域分离。当在SOI衬底中形成场效应晶体管(FET)时，经常能获得比其它情况更快的开关操作。这归因于晶体管的漏极结和体衬底之间的结电容明显减小的事实。
当向晶体管的沟道区域施加足够大的应力以在沟道区域中引起应变时，可以大大增加通过导通时的晶体管传导的电流量。可以使用多种材料和技术以引起这样的应力。例如，在衬底中，其中基本由如硅的单晶半导体组成有源半导体区域，通过在沟道区域边缘处的FET的源极和漏极区域的部分中提供硅锗(“SiGe”)应力区域，可以向FET的沟道区域施加有益的应力。
参考图1，提供了一条曲线，该曲线描述了通过这样的SiGe区域向FET沟道区域施加的应力的量与SiGe区域的厚度的函数关系。从曲线很容易看出，应力(“Sxx”)的负值单调减小，即向沟道区域施加的应力的量随着SiGe区域的厚度(“tSiGe”)单调增加。明显地，在图1示出的深度范围内，SiGe区域在衬底的表面下延伸越深，向FET的沟道区域施加的应力的量越大。
不幸的是，在SOI衬底中，SiGe区域的厚度增加了整个SOI层的厚度。为了得到低结电容特性，源极/漏极注入必须设计为邻近掩埋氧化物。当SOI的厚度变大时，不通过不期望地将注入和限定源极/漏极区域的掺杂剂注入到栅极下的沟道区域，很难获得低结电容特性。再参考硅厚度影响短多晶硅栅极的问题，可以使用实例。假设通常多晶硅栅极的高度或Hpoly约100nm厚，并且硅的厚度(Tsi)为70nm。如果Tsi增加到100nm到120nm的范围以获得与SiGe相关的强应力效应，那么用于此增加的厚度的注入设计和掺杂剂还引起多晶硅栅极的渗透以及具有源极/漏极掺杂剂的栅极下的沟道区域的反掺杂(例如，不期望地将n型掺杂剂注入NFET的p型掺杂沟道区域)。
因此，旨在提供一种用于制造晶体管器件的结构和方法，该晶体管器件具有延伸和增加的掺杂剂深度而不影响这些晶体管的沟道区域。
发明内容
根据本发明的一方面，提供用于制造晶体管的结构和方法。该方法包括如下步骤：(a)提供包括通过掩埋介质层与衬底的体区域分离的绝缘体上半导体(“SOI”)层的衬底；(b)第一注入SOI层以在SOI层与掩埋介质层的界面处获得预定掺杂剂浓度；以及(c)第二注入所述SOI层以在多晶半导体栅极导体(“多晶栅极”)和邻近多晶栅极设置的源极和漏极区域中获得预定掺杂剂浓度，其中第一注入的最大深度大于第二注入的最大深度。
根据该方法的优选方面，在制造具有不同极性晶体管的互补金属氧化物(CMOS)结构中可以使用相同的结构。
附图说明
图1是描述在晶体管的沟道边缘获得的应力值与硅锗应力区域的厚度的曲线。
图2是根据本发明的实施例的PFET和NFET的截面图。
图3到6是截面图，示出了根据本发明的一个实施例制造PFET和NFET的流程。
图7到9是截面图，示出了根据本发明的第二实施例制造PFET和NFET的流程。
图10到13是截面图，示出了根据本发明的又一个实施例制造PFET和NFET的流程。
具体实施方式
图2示出了根据本发明的实施例包括PFET和NFET的结构，这样的结构可以使用互补金属氧化物半导体(“CMOS”)技术在电路中提供。在这里提供的各种实例中，描述该技术用于根据本发明的实施例制造PFET和NFET晶体管。然而，应该明白，这里描述的结构和方法可以应用于单个NFET或单个PFET的结构和制造，同样可以应用于仅使用NFET实现的电路，仅使用PFET的电路以及使用NFET和PFET的组合的电路。
图2是截面图，示出了根据本发明的第一实施例的p型场效应晶体管(PFET)210和n型场效应晶体管(NFET)220。如图2中所示，PFET210具有在单晶有源半导体区域204a中提供的一对源极/漏极区域216和217。另外，NFET220具有在单晶有源半导体区域204b中提供的一对源极/漏极区域226和227。衬底206优选是如绝缘体上硅(SOI)衬底的绝缘体上半导体衬底，其中提供单晶半导体的相对薄层作为“SOI”层。该SOI层包括有源半导体区域204a和204b，其通过掩埋绝缘层250或掩埋氧化物(“BOX”)层250与衬底的体区域208分离。如图2所示，有源半导体区域204a和204b通过浅沟槽隔离(“STI”)区域230a横向分离并且互相隔离。类似地，STI区域230b和230c将有源半导体区域204a和204b的每一个，与在STI区域230b的左边提供和在STI区域230c的右边提供的其它有源半导体区域(未示出)横向分离。
PFET的栅极叠层优选包括栅极导体212，其包括如多晶硅的多晶半导体。栅极导体212在有源半导体区域204a中的沟道区域215的上面，栅极导体通过栅极介质层218与沟道区域分离。通过实例，在栅极介质层218上的栅极导体的厚度即其高度275优选约70nm，并且SOI层的厚度285优选约100nm。因此，栅极导体实际上比SOI层的厚度285更短。在此情况下，栅极导体比SOI层的厚度短约30％。在其它实例中，百分比差异可以更大或更小，但始终表现为厚度基本不同。
由介质隔离物横向侧面包围栅极导体，该介质隔离物典型地包括相对薄的第一隔离物213和厚一些的第二隔离物214。通过实例，可以通过沉积介质并且随后通过如反应离子蚀刻的各向异性蚀刻形成第一和第二隔离物的每一个。可选地，可以通过与栅极导体的暴露壁的如氧化，氮化的反应形成第一隔离物。
类似地，NFET的栅极叠层包括栅极导体222，其包括如多晶硅的多晶半导体，栅极导体在沟道区域225上的栅极介质层228上面。由如薄第一隔离物223和厚一些的第二隔离物224的介质隔离物侧面包围NFET的栅极导体。优选用于NFET的栅极导体的高度275与PFET栅极导体的高度相同，因为通常通过相同的工艺同时限定栅极导体的尺寸。
在图2示出的实施例中，PFET和NFET的源极和漏极区域是具有邻近即邻接BOX层250的结的深结构。在与BOX层250的界面252处的深源极和漏极区域中获得预定掺杂剂浓度，掺杂剂浓度足够高以避免源极和漏极区域与SOI-BOX界面252之间存在p-n结。从根据本发明的实施例的工艺的随后描述中可以明白，获得深源极和漏极结构不要求相应地增加多晶栅极212，222的厚度(即，在栅极介质上的多晶栅极的高度)。
图3到7示出了根据本发明的实施例制造图2示出的结构的工艺。在图3到7示出的实施例中，在有源半导体区域深注入的起始步骤期间，用牺牲栅极掩模掩蔽衬底的有源半导体区域204a，204b将变为沟道区域215，225(图2)的部分。随后，除去牺牲栅极掩模并且形成实际栅极，其后进行限定PFET和NFET的源极和漏极区域，晕圈以及延伸区域的注入步骤。
图3是截面图，示出了根据本发明的实施例制造PFET和NFET的初始流程。在此制造流程中，已经在SOI衬底206中限定有源半导体区域204a，204b。有源半导体区域204a，204b已经通过STI区域230a互相横向分离并且通过BOX层250与衬底的体区域208垂直分离。
如图3所示，沉积并构图如光致抗蚀剂材料的掩蔽材料层作为覆盖有源半导体区域204b的掩模300，由此将形成NFET。另外，部分掩蔽材料层构图为覆盖部分有源半导体区域204a的牺牲栅极掩模310，由此将形成PFET。设定牺牲栅极掩模310的尺寸并进行设置以覆盖将变为PFET的沟道区域215(图2)的部分有源半导体区域204a。在限定与沟道区域有关的PFET的源极和漏极区域的边缘的最后注入前，除去牺牲栅极掩模。因此，牺牲栅极掩模没有与沟道区域自对准。为此，期望牺牲栅极掩模大于随后形成的实际栅极。优选，牺牲栅极掩模310具有的栅极长度320在约20nm和约30nm之间，比栅极的栅极导体部分212(图2)的长度长。
下一步，如图4所示，当SOI层包括硅时，用如硼的p型掺杂剂注入有源半导体区域204a。在箭头400所指的方向进行此注入步骤。在注入步骤期间，掩模图形300为NFET阻止掺杂剂注入到有源半导体区域204b中。掩模图形310阻止掺杂剂注入到有源半导体区域204a将要变为PFET的沟道区域的部分中，而注入到没有被覆盖的区域205中。作为深注入进行注入步骤以在BOX层250的界面252处及附近的半导体区域204a的深度处获得预定掺杂剂浓度。优选，在界面252处的掺杂剂浓度为约1×1019cm-3。最好以在有源半导体区域204a位于界面252上的部分中获得掺杂剂浓度的方式进行注入步骤。因此，界面252处的掺杂剂浓度处在掺杂剂的如高斯分布的分布的“尾端”部分中。优选，在界面252处，在分布的尾端部分获得的浓度为约1×1019cm-3。
参考图5，在注入步骤后，除去掩模图形300和310并且形成掩模图形500和510，其为PFET覆盖有源半导体区域204a并且覆盖有源半导体区域204b将要变为NFET的沟道区域225(图2)的部分。然后以与上面参考图4描述的方式相同的方式注入用于NFET的有源半导体区域204b，除了在此情况下，使用如磷的n型掺杂剂进行注入。当用于PFET(图4)情况时，注入用于NFET的有源半导体区域204b，以在与BOX层250的界面252处形成具有约1×1019cm-3的掺杂剂浓度的深注入区域207。
其后，除去掩模图形500和510，以显露如图6中示出的具有深注入区域205的用于PFET的有源半导体区域204a。另外，还显露用于NFET的有源半导体区域204b的深注入区域207。
再参考图2，进行随后的步骤以完成PFET 210和NFET 220。通过已知工艺在有源半导体区域204a和204b上形成栅极叠层，每个栅极叠层包括与各自的有源半导体区域接触的栅极介质层和位于栅极介质层上的栅极导体。其后，进行PFET工艺，例如用光致抗蚀剂材料的构图层，掩蔽用于NFET的有源半导体区域204b和栅极导体222，并且进行在PFET的源极和漏极区域，延伸和/或晕圈区域中限定掺杂剂分布的步骤。在栅极导体的壁上使用栅极导体212和第一隔离物213作为掩模，为PFET注入晕圈和/或延伸区域266，267。其后，在第一隔离物上形成第二隔离物214，其后进行注入步骤以形成PFET的源极和漏极区域216，217，建立与栅极导体212自对准的掺杂剂分布。因为在有源半导体区域204a的深注入前在与BOX层的界面252处形成足够深度的源极和漏极区域，现在进行的注入步骤不需要注入很深。因此，在这些注入步骤期间，还用p型掺杂剂注入PFET的暴露栅极导体212到不破坏或不可能破坏PFET的栅极介质的期望深度。
在为PFET进行注入步骤后，除去覆盖用于NFET的有源半导体区域204b的掩模，并且形成类似的掩模以覆盖PFET的有源半导体区域204a和栅极导体212。然后，类似于上述用于制造PFET的注入，执行步骤以为NFET注入延伸区域和/或形成晕圈区域。进行使用n型掺杂剂(例如，磷)的注入步骤以与栅极叠层222和其上的隔离物自对准的方式形成NFET的源极和漏极区域，并且为NFET注入栅极导体222到预期深度。在上述工艺的变化中，当没有要求具体顺序时，在为PFET进行注入前，以上述方式为NFET进行注入步骤。在另外的变化中，可以首先使用厚隔离物为晶体管的每个类型进行形成源极和漏极区域的注入步骤。其后，可以除去厚隔离物，然后提供更薄的隔离物并且随后进行注入步骤以形成延伸和/或晕圈区域。
将会明白，上述工艺不必仅应用于制造包括PFET和NFET的结构。相反，上述工艺可以用于制造PFET或NFET或多个PFET，多个NFET或PFET和NFET器件的组合。
参考图7，现在根据本发明的另一个实施例描述用于制造晶体管结构的方法。在此实施例中，在进行深注入步骤之前，首先分别为PFET和NFET器件，构图包括最后的栅极导体312，322的栅极叠层315，325，以覆盖有源半导体区域304a，304b。为了保护栅极导体不受深注入，首先构图栅极叠层，用相对厚的介质(例如，氮化硅)覆层332，342分别覆盖多晶硅栅极导体312，322。另外，在栅极导体的壁和氮化物覆层的壁上提供介质隔离物344以控制随后形成的注入区域的边缘分布。
随后，如图8中所示，使用栅极叠层315，325作为掩模，深注入有源半导体区域304a，304b以为PFET和NFET的每一个分别建立源极和漏极区域的深度。除了这里使用栅极叠层315，325作为掩模替代上述牺牲栅极掩模外，以上述参考图4和5的方式进行注入步骤。这些注入步骤建立的源极和漏极区域的深度与BOX层的界面352一致。优选，PFET的源极和漏极区域316，317和NFET的源极和漏极区域326，327在界面处具有约1×1019cm-3的预定掺杂剂浓度。在这些注入步骤期间，介质覆层332，342保护相对短的栅极导体312，322和在其下的栅极介质层318，328不被注入太深并且不被损伤。介质覆层还保护栅极导体下的沟道区域不受注入到源极/漏极区域中的掺杂剂反掺杂。即，介质覆层342保护NFET的p型掺杂沟道区域不受n型源极/漏极掺杂剂的反掺杂，并且介质覆层332保护PFET的n型掺杂沟道区域不受p型源极/漏极掺杂剂的反掺杂。
参考图9，随后从栅极导体312，322上除去介质覆层，如通过湿蚀刻工艺，其侵蚀如氮化硅的介质覆层材料而选择保存栅极导体和STI区域优选包括的如多晶硅和氧化物的材料。然后以上述参考图2的方式进行注入步骤，以完成PFET 310和NFET 320。在形成PFET的不同注入步骤期间，图9中示出的用于PFET的栅极导体312和一个或两个隔离物336，338用作掩模以防止PFET的沟道区域被注入，以上面参考图2的描述相似的方式。在这样的注入步骤期间，用合适的掺杂剂注入栅极导体312。同样，在形成NFET的注入步骤期间，用于NFET的栅极导体332和图9中示出的一个或两个隔离物346，348用作掩模以防止NFET的沟道区域被注入，并且用合适的掺杂剂注入栅极导体322。
在一个实施例中，在初始深注入步骤期间使用的初始隔离物334(图7)是可去除隔离物，在其位置上形成新的隔离物336，338前，从用于PFET的栅极导体312除去该隔离物。同样，在其位置上形成最后的隔离物346，348前除去NFET栅极导体322上的初始隔离物344。这允许与最初的深注入步骤相独立地控制最后的注入步骤。
可选地，在这样的实施例的变化中，可以允许在适当的位置保留初始隔离物334，344，然后在为每个晶体管限定延伸和/或晕圈区域和最后的源极和漏极区域的最后注入步骤期间使用。
在上述实施例的另一个变化中，以上述参考图7和8的方式，进行深注入步骤在与BOX 450(图10)的界面452处建立源极和漏极区域的深度。进行附加注入步骤以形成延伸区域和/或晕圈区域，并且限定与PFET栅极导体412有关的PFET 410的源极和漏极区域416，417的边缘，并且形成延伸区域和/或晕圈区域以及限定与NFET栅极导体422有关的NFET 420的源极和漏极区域426，427的边缘。然而，与参考图7到9的上述实施例不同，如氮化硅的介质覆层432，442仍在其位置。显然，因为在注入期间用作掩模的介质覆层和栅极导体图形的结构不必改变，所以可以任意地在进行深注入步骤之前或之后进行附加注入步骤。
介质覆层432，442仍在其位置时，它们保护栅极多晶导体412，422在进行附加注入时不受注入。在此情况下，注入栅极导体到预定掺杂剂浓度和分布的步骤可以与用于形成源极和漏极区域以及延伸和/或晕圈区域的注入步骤分离。然后可以通过下面参考图11到13描述的其它工艺用掺杂剂注入栅极导体。
因此，如图11示出的随后的工艺流程，从栅极叠层除去介质覆层以暴露其下的多晶栅极导体412，422。其后，如图12所示，形成可去除材料的层430，该材料优选具有好的覆盖填充特性，以覆盖衬底的单晶硅区域404a，404b而暴露多晶栅极导体结构412，422的上表面413，423。例如，一些类型的抗反射覆层(“ARC”)，旋涂玻璃和CVD沉积的硼硅酸盐玻璃具有好的覆盖填充特性，在有些类型中，可以沉积形成示出的层430。可选地，可以沉积如TEOS(“原硅酸四乙酯”)氧化物或其它材料的可去除材料并且通过如化学机械抛光(“CMP”)的已知技术平整化到栅极导体结构的上表面413，423以形成层430。
下一步，进行分离注入步骤以用合适的掺杂剂注入每个栅极导体。具体地，用p型掺杂剂注入用于PFET的栅极导体412，而如构图抗蚀剂层(未示出)的另外的掩蔽层覆盖另一栅极导体422，并且用n型掺杂剂注入用于NFET的栅极导体422，而如构图抗蚀剂层的另外的掩蔽层覆盖PFET栅极导体412。
随后，如图13所示，除去如ARC层等的掩蔽层以暴露用于PFET 410和NFET 420的晶体管结构。
虽然参考其某些优选实施例描述了本发明，但是本领域的技术人员应该明白，可以在不脱离仅由附加权利要求限定的本发明的真正范围和精神下进行许多修改和改进。

Claims (13)

1.一种制造晶体管结构的方法，包括如下步骤：
(a)提供衬底，所述衬底包括通过掩埋介质层与所述衬底的体区域分离的绝缘体上半导体层；
(b)在待形成多晶栅极的区域中形成牺牲栅极；
(c)第一注入所述绝缘体上半导体层，以在所述绝缘体上半导体层与所述掩埋介质层的界面处获得预定掺杂剂浓度；以及
(d)第二注入所述绝缘体上半导体层，以在所述多晶栅极和邻近所述多晶栅极设置的源极和漏极区域中获得预定掺杂剂浓度，
其中所述第一注入的最大深度大于所述第二注入的最大深度。
2.根据权利要求1的方法，其中执行所述第一注入步骤以获得峰值掺杂剂浓度在所述掩埋介质层上的注入。
3.根据权利要求2的方法，其中所述第一注入步骤在所述绝缘体上半导体层接触所述掩埋介质层的区域产生1×1019cm-3的掺杂剂浓度。
4.根据权利要求3的方法，其中所述掩埋介质层是掩埋氧化物层。
5.根据权利要求1的方法，其中所述牺牲栅极覆盖比所述多晶栅极更大的表面区域。
6.根据权利要求5的方法，其中随后除去所述牺牲栅极，并随后形成所述多晶栅极和所述源极和漏极区域。
7.根据权利要求6的方法，其中所述牺牲栅极的长度比所述多晶栅极的长度大20到30nm。
8.一种制造晶体管结构的方法，包括如下步骤：
(a)提供衬底，所述衬底包括通过掩埋介质层与所述衬底的体区域分离的绝缘体上半导体层；
(b)在所述绝缘体上半导体层上形成多晶栅极并在所述多晶栅极上形成介质覆层；
(c)第一注入所述绝缘体上半导体层，以在所述绝缘体上半导体层与所述掩埋介质层的界面处获得预定掺杂剂浓度；以及
(d)第二注入所述绝缘体上半导体层，以在所述多晶栅极和邻近所述多晶栅极设置的源极和漏极区域中获得预定掺杂剂浓度，
其中所述第一注入的最大深度大于所述第二注入的最大深度。
9.根据权利要求8的方法，其中执行所述第一注入步骤以获得峰值掺杂剂浓度在所述掩埋介质层上的注入。
10.根据权利要求9的方法，其中所述第一注入步骤在所述绝缘体上半导体层接触所述掩埋介质层的区域产生1×1019cm-3的掺杂剂浓度。
11.根据权利要求10的方法，其中所述掩埋介质层是掩埋氧化物层。
12.根据权利要求8的方法，其中所述方法还包括在进行所述第一注入步骤之后并在进行所述第二注入步骤之前除去所述介质覆层。
13.根据权利要求8的方法，其中所述第二注入步骤包括第一子注入步骤和第二子注入步骤，其中所述第一子注入步骤包括注入源极和漏极同时掩蔽所述多晶栅极不受注入，所述第二子注入步骤包括注入所述多晶栅极同时掩蔽所述源极和漏极不受注入。
CNB2007100963697A 2006-04-21 2007-04-16 用于制造深结绝缘体上硅晶体管的方法 Expired - Fee Related CN100533693C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/308,685 2006-04-21
US11/308,685 US7534667B2 (en) 2006-04-21 2006-04-21 Structure and method for fabrication of deep junction silicon-on-insulator transistors

Publications (2)

Publication Number Publication Date
CN101060086A CN101060086A (zh) 2007-10-24
CN100533693C true CN100533693C (zh) 2009-08-26

Family

ID=38619984

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100963697A Expired - Fee Related CN100533693C (zh) 2006-04-21 2007-04-16 用于制造深结绝缘体上硅晶体管的方法

Country Status (4)

Country Link
US (1) US7534667B2 (zh)
JP (1) JP2007294950A (zh)
CN (1) CN100533693C (zh)
TW (1) TW200746362A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517185A (zh) * 2020-04-10 2021-10-19 中芯北方集成电路制造(北京)有限公司 半导体结构及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271972A (ja) * 1987-04-28 1988-11-09 Sony Corp 薄膜トランジスタの製法
JPH01278768A (ja) * 1988-04-27 1989-11-09 General Electric Co <Ge> ソースおよびドレイン深さ延長部を有する半導体装置とその製造方法
US6503783B1 (en) * 2000-08-31 2003-01-07 Micron Technology, Inc. SOI CMOS device with reduced DIBL
US6294413B1 (en) * 2000-12-27 2001-09-25 Vanguard International Semiconductor Corp. Method for fabricating a SOI (silicon on insulator) device
JP2006120814A (ja) * 2004-10-21 2006-05-11 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20070249126A1 (en) 2007-10-25
CN101060086A (zh) 2007-10-24
JP2007294950A (ja) 2007-11-08
US7534667B2 (en) 2009-05-19
TW200746362A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
CN101203960B (zh) 具有高击穿电压的半导体器件及其制造方法
US8174071B2 (en) High voltage LDMOS transistor
CN102217074B (zh) 鳍式场效应晶体管(finfet)
JP7293293B2 (ja) 高電圧隔離のためのデュアルディープトレンチ
US8030173B2 (en) Silicon nitride hardstop encapsulation layer for STI region
CN102456737A (zh) 半导体结构及其制造方法
CN101346819B (zh) 具有凹陷场板的半导体器件及其制作方法
CN102893380A (zh) 不对称外延生长及其应用
CN103210493A (zh) 邻接的soi结隔离结构和器件以及制造方法
CN101894741B (zh) 混合半导体基片的制造方法
CN102187466A (zh) 半导体器件和这种器件的制造方法
US20180012992A1 (en) Semiconductor device and method of forming the same
CN102655150A (zh) 半导体器件以及半导体器件的制造方法
US7550330B2 (en) Deep junction SOI MOSFET with enhanced edge body contacts
CN101720505A (zh) 静电释放保护器件及制造包含静电释放保护器件的半导体器件的方法
CN102446953A (zh) 一种半导体结构及其制造方法
US8097930B2 (en) Semiconductor devices with trench isolations
CN109216281B (zh) 在电子芯片中的半导体区域的制作
US7521380B2 (en) Methods for fabricating a stress enhanced semiconductor device having narrow pitch and wide pitch transistors
CN100533693C (zh) 用于制造深结绝缘体上硅晶体管的方法
CN101393893B (zh) 具有不同侧壁层宽度的cmos器件及其制造方法
CN103794501B (zh) 晶体管及其形成方法
US9514996B2 (en) Process for fabricating SOI transistors for an increased integration density
CN105489606A (zh) 半导体器件及其制造方法
US11094834B2 (en) Junction field effect transistor (JFET) structure and methods to form same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171101

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171101

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090826

Termination date: 20190416

CF01 Termination of patent right due to non-payment of annual fee