CN100527264C - 修复存储器缺陷的方法和装置以及存储器控制器 - Google Patents

修复存储器缺陷的方法和装置以及存储器控制器 Download PDF

Info

Publication number
CN100527264C
CN100527264C CNB031478441A CN03147844A CN100527264C CN 100527264 C CN100527264 C CN 100527264C CN B031478441 A CNB031478441 A CN B031478441A CN 03147844 A CN03147844 A CN 03147844A CN 100527264 C CN100527264 C CN 100527264C
Authority
CN
China
Prior art keywords
storer
external address
memory
controller
defective unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031478441A
Other languages
English (en)
Other versions
CN1479309A (zh
Inventor
李尚洙
徐荣胄
朴世雄
李润南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1479309A publication Critical patent/CN1479309A/zh
Application granted granted Critical
Publication of CN100527264C publication Critical patent/CN100527264C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

提供修复缺陷的存储器单元的方法和装置。该装置包括存储器、存储器扫描控制器和存储器控制器。所述存储器扫描控制器对存储器进行扫描，以便知道当***开始运行时，该存储器是否有缺陷，且发送导致缺陷的信息到存储器控制器。所述存储器控制器将***控制器使用的外部地址转换为访问该存储器的内部地址，且用提供的备用存储器来替代缺陷单元，以便，当***控制器发出访问该缺陷单元的请求时，***控制器能够访问所述备用存储器而非缺陷单元。

Description

修复存储器缺陷的方法和装置以及存储器控制器
相关申请
本申请要求2002年7月4日向韩国知识产权局提出的韩国专利申请第2002-38658号的优先权，特此全文引用，以供参考。
技术领域
本发明涉及一种修复存储器缺陷的方法和装置。
背景技术
近来，因电子设备的数字化，作为媒介的存储器的用途已经越来越多。然而，灰尘或晶体缺陷可能损坏每个存储器单元，导致数据不能够再被写进它或从它读出。当存储器的存储容量增加，有缺陷的存储器单元的比率更可能增加。
当向有缺陷的存储器单元写数据或从其中读数据时，可能导致重要的数据丢失或***故障。因而，当存储器有缺陷单元时，需要无损的新的单元替代缺陷单元。该过程造成时间和金钱的浪费。
所以，必须采取一些措施对用存储器作为存储媒介的***里缺陷的存储器单元进行修复。
发明内容
本发明提供一种修复缺陷存储器单元的方法。
本发明也提供一种用于修复缺陷存储器单元的装置。
本发明还提供一种用无损的备用存储器替换缺陷存储器单元的存储器控制器。
依本发明的一个方面，提供一种修复缺陷存储器单元的方法。所述方法包括检查存储器的所有单元来确定当***开始操作时存储器是否有缺陷，当存储器检查结束后将所得的缺陷信息存储在存储器控制器里，且当有访问缺陷单元的请求时，用存储器控制器中的备用存储器替换存储器中缺陷单元。
最好，该方法进一步包括，当在存储器中缺陷单元数量超过预定数时，发出用新的存储器替代该存储器的请求。
根据本发明的另一方面，提供一种修复缺陷存储单元的装置。该装置包括存储器、存储器扫描控制器和存储器控制器。其中，存储器扫描控制器扫描存储器，以便知道当***开始运行时是否该存储器有缺陷，并且发送产生的缺陷信息给存储器控制器；存储器控制器将***控制器使用的外部地址转换为访问存储器的内部地址，并用其中提供的备用存储器替代存储器中的缺陷单元，以及当***控制器发出访问缺陷单元的请求时，***控制器将访问备用存储器而非缺陷单元。
最好，当存储器中缺陷单元数量超出预定数，则存储器扫描控制器生成存储器替代信号。
最好，存储器控制器包括数据寄存器，其存储与缺陷单元对应的外部地址；比较器，其对每一个存储在数据寄存器中的外部地址与***控制器使用的外部地址进行比较，依赖比较的结果激活数据寄存器；匹配检测器，其通过参考比较的结果，检测与***控制器使用的外部地址相匹配的外部地址是否存在于存贮在数据寄存器的外部地址中；多路复用器，其依赖于匹配检测器检测的结果，控制到数据寄存器或到存储器的数据通道；和控制器，其通过参考缺陷信息来装载缺陷单元的外部地址到数据寄存器，以便能够访问数据寄存器来替代缺陷的单元，并且依赖于匹配检测器检测的结果，和数据寄存器一起来替代存储器中缺陷单元。
最好，该装置进一步包括一个延迟器，在内部地址和控制信号被施加到存储器之前和当发出关于存储器中缺陷单元的请求时，该延迟器延迟内部地址和控制信号，以阻止该缺陷单元和它的对应替代备用存储器相互争夺对存储器的访问。
根据本发明的另一方面，提供一个存储器控制器，用于将***控制器使用的外部地址转换为访问存储器所必要的内部地址。存储器控制器包括多个数据寄存器，其存储对应于缺陷单元的外部地址；多个比较器，其对储存在数据寄存器中的每一个外部地址和***控制器使用的外部地址进行比较；多个数据寄存器，其依赖于比较结果来激活；匹配检测器，其通过参考比较结果来检测与***控制器使用的外部地址匹配的外部地址是否存在在储存于数据寄存器中的外部地址中；多路复用器，其依赖所述匹配检测器的检测结果，对到数据寄存器或存储器的数据通道进行控制；和控制器，其通过参考缺陷信息来装载缺陷单元的外部地址到数据寄存器，以及依赖所述匹配检测器的检测结果，用数据寄存器替代存储器中缺陷的单元，以便代替缺陷单元的数据寄存器能够得到访问。
最好，该存储器控制器进一步包括延迟器，其在内部地址和控制信号应用到存储器之前和当对存储器中的缺陷单元发出请求时，对内部地址和控制信号进行延迟，以便阻止缺陷的单元和它的对应的替代备用存储器相互争夺对存储器的访问。
附图说明
参考附图，通过详细描述示例实施例，以上所述和本发明的其它特征和优势将变得更为明显：
图1是根据本发明的优选实施例，修复缺陷存储单元装置的方框图；
图2是在图1中所示的存储器控制器的方框图；
图3是根据本发明的优选实施例，图1中所示的修复缺陷存储单元装置按照修复缺陷存储单元的方法的操作流程图。
具体实施方式
以下，参考附图，将详细描述本发明，并示出本发明的优选例。
根据本发明的优选实施例，图1是修复缺陷存储单元装置的方框图。参考图1，修复缺陷存储单元装置包括***控制器102，其控制***；存储器控制器104，其控制存储器访问；存储器106；和存储器扫描控制器108。
用外部地址访问存储器106。
当从存储器106读数据时，***控制器102施加外部地址和读控制信号到存储器控制器104，且通过数据总线(没示出)从存储器106读数据。
当数据写入存储器106时，***控制器102将外部地址和写控制信号施加到存储器控制器104，且通过数据总线(没示出)写数据到存储器106。
存储器控制器104产生对应于外部地址和指定要访问的存储器单元的内部地址以及控制数据读和写操作的控制信号RAS、CAS和WE。存储器控制器104将内部地址和控制信号RAS、CAS及WE施加到存储器106。
***控制器102施加的外部地址和访问存储器106所必要的内部地址间的关系依赖于存储器106的结构和类型而变。所以，提供存储器控制器104是为了内部和外部地址间的合适转换。
尤其，依赖于存储器106的结构和类型，存储器控制器104转换由***控制器102产生的存储器访问请求。存储器控制器104容许***控制器102对任何种类和任何结构的存储器进行访问。
当整个***运行时，存储器扫描控制器108为寻找缺陷的单元而对存储器106进行扫描，并提供产生的缺陷信息给存储器控制器104。该缺陷信息包括在存储器106中的缺陷单元的外部地址。存储器控制器104包括备用存储器，例如，提供来替代存储器106中的缺陷单元的内部寄存器。当***控制器102访问存储器106中的缺陷单元时，存储器控制器104写数据到备用存储器或从备用存储器读数据，而不是写到存储器106中缺陷单元或从存储器106中缺陷单元读数据。
当图1所示用于修复缺陷存储器单元的装置运行时，为了寻找任何缺陷存储器单元，存储器扫描控制器108通过写预定的数据到存储器106，从存储器106读回该预定的数据，然后将写入存储器106的数据和从存储器106读回的数据进行比较来对存储器106进行扫描。这个过程要求存储器扫描控制器108产生外部地址和读/写控制信号RW，以及将该外部地址和读/写控制信号RW施加到存储器控制器104。
从***控制器102提供检查信号CHECK SIGNAL给存储器扫描控制器108，以便在存储器扫描控制器108中启动存储器扫描操作。响应CHECK SIGNAL，存储器扫描控制器108执行存储器扫描操作。
当执行存储器扫描运行时，存储器扫描控制器108将扫描信号SCANSIGNAL施加到存储器控制器104，以防止***控制器102访问存储器106。当激活扫描信号SCAN SIGNAL时，存储器控制器104仅响应扫描控制器108用的外部地址和读/写控制信号RW而运行。当使扫描信号SCAN SIGNAL失活时，存储器控制器104仅响应***控制器102用的外部地址和读/写控制信号而运行。
作为存储扫描运行的结果，存储器扫描控制器108获得存储器106中缺陷单元的外部地址。在存储扫描运行后，缺陷单元的外部地址被发送到存储器控制器104，以作为缺陷信息。
在存储器扫描控制器108提供给存储器控制器104的缺陷信息中识别出的缺陷单元是以外部地址的形式表示的。该地址格式与用在***控制器102中的格式一样，但与存储器控制器104用的内部地址格式不同。
缺陷信息储存在存储器控制器104。使用该缺陷信息，存储器控制器104使存储器106中的缺陷单元的外部地址与备用存储器匹配，以便对应的备用单元代替缺陷的单元。所以，访问缺陷单元的任何请求能够通过访问对应的备用存储器得到满足。
图2是图1所示的存储器控制器104的方框图。该存储器控制器104包括数据寄存器202a至202n，其存储存储器106中缺陷单元的外部地址；比较器204a至204n，其将存储在数据寄存器202a至202n中的外部地址与***控制器102使用的外部地址进行比较；数据寄存器206a至206n，其依赖于比较器204a至204n执行比较结果来激活；匹配检测器208，其用比较结果，且检测是否***控制器102使用的外部地址与任何存储器106中缺陷单元的外部地址匹配；多路复用器210，对到数据寄存器206a至206n和到存储器106的数据通道进行控制；和控制器212，其控制存储器控制器104的运行。所述数据寄存器与上面所提到的备用存储器对应。
控制器212提供存储器控制器104的基本功能。控制器212转换***控制器102使用的外部地址到访问存储器106所必要的内部地址。当扫描信号SCAN SIGNAL被激活时，存储器扫描控制器108应用外部地址和读/写控制信号，控制器212产生访问存储器106所必要的内部地址和控制信号，此外，为了用备用存储器(例如，数据寄存器206a至206n)替代存储器106中缺陷单元，在存储器扫描运行完成后，控制器212收到缺陷信息，在数据寄存器202a至202n中存储缺陷单元的外部地址，以及当从匹配检测器208产生一个匹配信号时，访问数据寄存器206a至206n。
控制器212或是从***控制器102处或是从存储器扫描控制器108处收到外部地址。扫描信号SCAN SIGNAL确定是否控制器212将用存储器扫描控制器108使用的外部地址或***控制器102使用的外部地址。
在存储器扫描运行完成后，存储器控制器104从存储器扫描控制器108收到缺陷单元外部地址的信息。通过检测扫描信号SCAN SIGNAL的失活能够确定存储器扫描运行的完成。
控制器212存储缺陷信息和装载缺陷单元的外部地址到数据寄存器202a至202n。更具体地说，控制器212产生数据寄存器装载信号，并依次地装载缺陷单元的外部地址到它们对应的数据寄存器202a至202n。
比较器204a至204n对存储在数据寄存器202a至202n中的外部地址与***控制器102使用的外部地址进行比较。比较结果指示是否***控制器102正企图访问存储器106中缺陷单元。对于缺陷单元的外部地址还没有装载的数据寄存器，对应的比较器是失活的。
数据寄存器202a至202n分别与比较器204a至204n协调运作，并分别地与数据寄存器206a至206n协调运作。尤其，当比较器确定存储于其中的外部地址与***控制器102使用的外部地址相同时，仅激活对应与比较器的数据寄存器。打算从存储器106缺陷单元中读和写的数据实际上是从对应的激活的数据寄存器中读和写。
匹配检测器208检测是否比较器204a至204n的任何比较结果指示了其中存储器外部地址与***控制器102使用的外部地址相匹配。匹配检测器208产生的匹配检测信号指示***控制器102请求的地址包含存储器106中的缺陷单元。
响应匹配检测信号，控制器212产生数据寄存器读/写控制信号DR R/W，以便可以访问数据寄存器206a至206n而不是存储器106。
响应匹配检测信号，多路复用器210控制到存储器106和到数据寄存器206a至206n的数据通道。
控制器212响应外部地址输入产生内部地址。所以，在访问存储器106中的缺陷单元的情况下，控制器212访问存储器106而不是数据寄存器206a至206n是可能的。为了数据寄存器206a至206n获得高于存储器106访问特权，比较器204、匹配检测器208和多路复用器210的运行速度必须比产生内部地址的控制器212的速度快。另外，延迟施加到存储器106的内部地址和控制信号的延迟器214还可以配置在图2所示的存储器控制器中。
最好对存储器控制器中所提供的数据寄存器206a至206n的数量施加限制。在本发明的优选实施例中，数据寄存器206a至206n占有量达到存储器106存储容量的0.1％。如果缺陷单元的数量超出寄存器206a至206n的数量，存储器扫描控制器产生存储器代替信号，该信号指出存储器106需要替换。
图3是图1所示的修复缺陷存储单元装置的运行流程图，其根据本发明优选实施例采用修复缺陷存储单元的方法。参考图3，当全部的单元开始运行时，存储器扫描控制器108用来检查存储器中的任何缺陷单元，如步骤302所示。
***控制器102把检测信号CHECK SIGNAL施加到存储器扫描控制器108上。
响应检查信号CHECK SIGNAL存储器扫描控制器108扫描存储器106，并且按照扫描的结果获得缺陷信息。
用存储器扫描控制器108检查存储器106全部单元状态的方法如下。
首先，数据值“1”写在存储器106的每个单元上，然后在存储器106的每个单元上执行数据读操作来确认数据值“1”的一致性。对没有正确地读数据值“1”的单元，对应的外部地址被存储。
接着，数据值“0”写在存储器106的每个单元上，然后在存储器106的每个单元上执行数据读操作来确认数据值“0”的一致性。对没有正确地读数据值“0”的单元，对应的外部地址被存储。
为了检查短路是否存在于存储器106相邻的单元中，“1”和“0”交替地写在存储器106的单元上，以便相邻单元有不同的数据值，然后在存储器106的每个单元上执行数据读操作来确认数据值的一致性。次后，对没有正确地读或有“0”或有“1”的单元，对应的外部地址被存储。
当检查存储器106的过程结束时，在步骤s304，缺陷信息存入存储器控制器。在步骤s308，如果存储器106中缺陷单元的数量超过一个预定的数，在步骤s308，存储器扫描控制器108输出存储器代替信号。
在步骤s306，当形成对存储器106中缺陷单元的访问请求时，提供于存储器控制器104中的备用存储器代替缺陷单元。然后能够访问备用存储器，而不是缺陷单元。
参考存储器扫描控制器108提供的外部地址信息，存储器控制器104访问存储器106。尤其，在存储器控制器104中的控制器212装载缺陷单元的外部地址到数据寄存器202a至202n。缺陷单元的外部地址指示在存储器扫描控制器108提供的缺陷信息中。当匹配检测器208产生匹配信号时，控制器212访问代替存储器106的数据寄存器206a至206n。
根据修复缺陷存储器单元的装置，本发明的优化实施例，通过检查能够及时地确定是否存储器有任何缺陷，是否***一开始运行缺陷单元就存在在存储器中。
此外，通过用存储器控制器中的寄存器代替缺陷的单元，能够降低相关于代替包含缺陷单元存储器的花费。
此外，根据本发明，当存储器中缺陷单元的数量超出提供在存储器控制器中的寄存器数量，可用新的存储器来代替。所以，能够可靠地使用存储器。

Claims (8)

1.一种修复缺陷的存储器单元的方法，包括下列步骤：
当***开始运行时，检查存储器中的所有单元，以确定该存储器是否有缺陷；
当存储器检查结束时，将作为检查结果而获得的缺陷信息存储到存储器控制器中；以及
当有访问缺陷单元的请求时，用存储器控制器中提供的备用存储器来替换存储器中的缺陷单元，
其中替换缺陷单元的步骤包括：
将存储在数据寄存器中的所述缺陷单元的每一个外部地址与***控制器应用的外部地址相比较；
参考所述比较结果，检测存储在所述数据寄存器中的所述外部地址中是否存在与***控制器所应用的外部地址匹配的外部地址；以及
根据匹配检测器的检测结果控制至所述备用存储器或至所述存储器的数据路径。
2.如权利要求1所述的方法，进一步包括：
当存储器中缺陷单元的数量超过预定数时，发出用新的存储器替代该存储器的请求。
3.一种修复缺陷的存储器单元的装置，包括：
存储器；
存储器扫描控制器，其对存储器进行扫描，以便知道当***开始运行时，该存储器是否有缺陷，且发送导致缺陷的信息到存储器控制器；和
存储器控制器，包括：
数据寄存器，用于存储与缺陷单元对应的外部地址；
比较器，用于对存储在数据寄存器中的每一个外部地址与***控制器施加的外部地址进行比较；
匹配检测器，其通过参考比较结果，检测存储在所述数据寄存器中的外部地址中是否存在与***控制器所应用的外部地址匹配的外部地址；以及
控制器，其通过参考缺陷信息，来装载缺陷单元的外部地址到数据寄存器，以及依赖所述匹配检测器的检测结果，用备用存储器替代存储器中的缺陷单元，以便代替缺陷单元的所述备用存储器能够得到访问。
4.如权利要求3所述的装置，其中当所述存储器中缺陷单元的数量超过预定数时，所述存储器扫描控制器产生存储器替代信号。
5.如权利要求3所述的装置，其中所述存储器控制器还包括：
备用存储器，其依赖于比较结果来激活；以及
多路复用器，其依赖所述匹配检测器的检测结果，对到所述备用存储器或存储器的数据路径进行控制。
6.如权利要求5所述的装置，进一步包括：
延迟器，其在内部地址和控制信号施加到存储器之前和当对存储器中的缺陷单元发出请求时，对内部地址和控制信号进行延迟，以便阻止缺陷单元和它的对应替代备用存储器相互争夺对存储器的访问。
7.一种存储器控制器，用于将***控制器施加的外部地址转换为访问存储器必要的内部地址，该存储器控制器包括：
数据寄存器，用于存储与缺陷单元对应的外部地址；
比较器，用于对存储在数据寄存器中的每一个外部地址与***控制器施加的外部地址进行比较；
备用存储器，其依赖于比较结果来激活；
匹配检测器，其通过参考比较结果，来检测存储在数据寄存器中的外部地址中是否存在与***控制器使用的外部地址匹配的外部地址；
多路复用器，其依赖所述匹配检测器的检测结果，对到所述备用存储器或存储器的数据路径进行控制；和
控制器，其通过参考缺陷信息，来装载缺陷单元的外部地址到数据寄存器，以及依赖所述匹配检测器的检测结果，用所述备用存储器替代存储器中的缺陷单元，以便代替缺陷单元的所述备用存储器能够得到访问。
8.如权利要求7所述的存储器控制器，进一步包括：
延迟器，其在内部地址和控制信号施加到存储器之前和当对存储器中的缺陷单元发出请求时，延迟内部地址和控制信号，以便阻止缺陷单元和它的对应替代备用存储器相互争夺对存储器的访问。
CNB031478441A 2002-07-04 2003-06-25 修复存储器缺陷的方法和装置以及存储器控制器 Expired - Fee Related CN100527264C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2002-0038658A KR100472460B1 (ko) 2002-07-04 2002-07-04 메모리의 결함 복구 방법 및 그에 적합한 장치
KR38658/2002 2002-07-04
KR38658/02 2002-07-04

Publications (2)

Publication Number Publication Date
CN1479309A CN1479309A (zh) 2004-03-03
CN100527264C true CN100527264C (zh) 2009-08-12

Family

ID=32026023

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031478441A Expired - Fee Related CN100527264C (zh) 2002-07-04 2003-06-25 修复存储器缺陷的方法和装置以及存储器控制器

Country Status (3)

Country Link
US (1) US7170801B2 (zh)
KR (1) KR100472460B1 (zh)
CN (1) CN100527264C (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100337223C (zh) * 2004-07-16 2007-09-12 英业达股份有限公司 可直接在主机板上进行刻录程序的装置
DE102004041731B3 (de) * 2004-08-28 2006-03-16 Infineon Technologies Ag Speichermodul zum Bereitstellen einer Speicherkapazität
US8619452B2 (en) * 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
KR100740224B1 (ko) * 2005-06-29 2007-07-18 삼성전자주식회사 화상형성장치 및 그 트레이와의 통신방법
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
KR100675015B1 (ko) * 2006-02-24 2007-01-29 삼성전자주식회사 스캔 기능 및 컬럼 리던던시를 포함하는 내장형 메모리장치, 리던던시 리페어 및 스캔 방법
JP4979060B2 (ja) * 2006-03-03 2012-07-18 ルネサスエレクトロニクス株式会社 表示制御用半導体集積回路
US7656727B2 (en) * 2007-04-25 2010-02-02 Hewlett-Packard Development Company, L.P. Semiconductor memory device and system providing spare memory locations
CN101145983B (zh) * 2007-08-07 2014-08-13 中兴通讯股份有限公司 一种网管***的自诊断和自恢复子***及方法
US7818610B2 (en) * 2007-09-27 2010-10-19 Microsoft Corporation Rapid crash recovery for flash storage
DE102007052117A1 (de) * 2007-10-30 2009-05-07 Voith Patent Gmbh Antriebsstrang, insbesondere für Lkw und Schienenfahrzeuge
US7813212B2 (en) * 2008-01-17 2010-10-12 Mosaid Technologies Incorporated Nonvolatile memory having non-power of two memory capacity
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
DE102008063429B4 (de) * 2008-12-31 2015-03-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Einstellen der Konfiguration eines Mehr-Gatetransistors durch Steuern einzelner Stege
CN101859604B (zh) * 2009-04-10 2012-10-24 国民技术股份有限公司 闪存坏块的利用方法
KR101131557B1 (ko) * 2010-04-30 2012-04-04 주식회사 하이닉스반도체 반도체 메모리 장치의 리페어 회로 및 리페어 방법
KR20120120769A (ko) * 2011-04-25 2012-11-02 에스케이하이닉스 주식회사 메모리와 메모리 콘트롤러를 포함하는 메모리 시스템, 및 이의 동작방법
JP5378574B1 (ja) 2012-06-13 2013-12-25 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
CN103268237A (zh) * 2013-05-10 2013-08-28 东信和平科技股份有限公司 一种掩膜智能卡的补丁功能扩展方法及装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475194A (en) * 1982-03-30 1984-10-02 International Business Machines Corporation Dynamic replacement of defective memory words
US4654847A (en) * 1984-12-28 1987-03-31 International Business Machines Apparatus for automatically correcting erroneous data and for storing the corrected data in a common pool alternate memory array
KR950008676B1 (ko) * 1986-04-23 1995-08-04 가부시기가이샤 히다찌세이사꾸쇼 반도체 메모리 장치 및 그의 결함 구제 방법
DE69034227T2 (de) * 1989-04-13 2007-05-03 Sandisk Corp., Sunnyvale EEprom-System mit Blocklöschung
US5619642A (en) * 1994-12-23 1997-04-08 Emc Corporation Fault tolerant memory system which utilizes data from a shadow memory device upon the detection of erroneous data in a main memory device
US5987635A (en) * 1996-04-23 1999-11-16 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device capable of simultaneously performing self-test on memory circuits and logic circuits
JP3850067B2 (ja) * 1996-04-24 2006-11-29 株式会社ルネサステクノロジ メモリシステムおよびそれに用いられる半導体記憶装置
US6119251A (en) * 1997-04-22 2000-09-12 Micron Technology, Inc. Self-test of a memory device
US6035432A (en) * 1997-07-31 2000-03-07 Micron Electronics, Inc. System for remapping defective memory bit sets
US6097644A (en) * 1999-02-22 2000-08-01 Micron Technology, Inc. Redundant row topology circuit, and memory device and test system using same
DE19917588A1 (de) * 1999-04-19 2000-11-02 Siemens Ag Halbleiterspeicheranordnung mit BIST
JP2000305858A (ja) * 1999-04-22 2000-11-02 Toshiba Corp 半導体装置及び半導体システム
DE10016996C1 (de) * 2000-04-05 2002-02-07 Infineon Technologies Ag Testanordnung zur Funktionsprüfung eines Halbleiterchips
US6421283B1 (en) * 2000-09-27 2002-07-16 Conexant Systems, Inc. Trap and patch system for virtual replacement of defective volatile memory cells
US6731550B2 (en) * 2002-05-31 2004-05-04 Stmicroelectronics, Inc. Redundancy circuit and method for semiconductor memory devices

Also Published As

Publication number Publication date
KR100472460B1 (ko) 2005-03-10
KR20040003838A (ko) 2004-01-13
US20040125666A1 (en) 2004-07-01
US7170801B2 (en) 2007-01-30
CN1479309A (zh) 2004-03-03

Similar Documents

Publication Publication Date Title
CN100527264C (zh) 修复存储器缺陷的方法和装置以及存储器控制器
US20050041478A1 (en) Method of controlling the operation of non-volatile semiconductor memory chips
CN100466107C (zh) 测试埋入式动态随机存取存储器电路的电路及方法
US9836391B2 (en) System and method of page buffer operation for memory devices
US20080253192A1 (en) Semiconductor integrated circuit device
US9224445B2 (en) Semiconductor memory apparatus with main memory blocks and redundant memory blocks sharing a common global data line
US6501690B2 (en) Semiconductor memory device capable of concurrently diagnosing a plurality of memory banks and method thereof
US20070005875A1 (en) Memory card using flash memory and method of controlling the same
CN114911662A (zh) 设置于固态硬盘主控芯片内的坏块扫描电路及扫描方法
US6459292B1 (en) Testing system for semiconductor device
US20030005373A1 (en) Method of testing the data exchange functionality of a memory
JP3563362B2 (ja) 集積メモリのメモリセルの機能をテストする方法および集積メモリ
US7437627B2 (en) Method and test device for determining a repair solution for a memory module
CN100365787C (zh) 支持写缓冲的flash内部单元测试方法
US5537355A (en) Scheme to test/repair multiple large RAM blocks
WO2002056183A1 (en) Semiconductor memory device and method for accessing the same
JPH0312029A (ja) 光ディスク装置
US20030103392A1 (en) Method of controlling the operation of non-volatile semiconductor memory chips
US6370594B1 (en) Method for testing data pins of a parallel communication port
JP3461473B2 (ja) 主記憶装置の自己診断方式および方法
GB2255843A (en) Optional memory.
JP2003233994A (ja) 不揮発性半導体メモリチップ制御方式
JPH11161558A (ja) メモリ管理装置及び情報処理装置
JPS61271700A (ja) メモリ試験装置
JP2870975B2 (ja) ダイナミックｒａｍ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090812

Termination date: 20170625