CN100517700C - 影像感应器封装结构 - Google Patents
影像感应器封装结构 Download PDFInfo
- Publication number
- CN100517700C CN100517700C CNB200710089689XA CN200710089689A CN100517700C CN 100517700 C CN100517700 C CN 100517700C CN B200710089689X A CNB200710089689X A CN B200710089689XA CN 200710089689 A CN200710089689 A CN 200710089689A CN 100517700 C CN100517700 C CN 100517700C
- Authority
- CN
- China
- Prior art keywords
- substrate
- lens module
- image sensor
- chip
- lens
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 102
- 230000004308 accommodation Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 5
- 239000000565 sealant Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000012856 packing Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 230000001788 irregular Effects 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011469 building brick Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
一种影像感应器的封装结构，包括基板、透镜模块及底盖。其中，此基板具有上表面及下表面，且下表面制作有数个无源组件，并在上表面设置有一芯片，接着将透镜模块套合于基板上且包覆芯片，然后将底盖连接于基板的下表面且包覆无源组件。
Description
技术领域
本发明是有关于一种影像感应器封装结构，特别是有关于一种CMOS镜头模块(CMOS Camera Module；CCM)的无源组件，是通过设置一底盖以解决无源组件在基板背面所造成不平整的问题。
背景技术
现在人们生活中不可或缺的计算机、手机、数字相机及液晶显示器等，无一不是半导体工业的相关产品，其相关的周边产品更是繁多，在在的显示出电子工业的雄厚潜力与重要性。近年来，随着人们对于电子产品功能的急速提升及多元化、可移植性与轻巧化的需求下，其封装工艺业者已脱离了传统的技术而朝向高功率、高密度、轻、薄与微小化等高精密度工艺发展，除了上述趋势外，电子封装尚需保有高可靠度、散热性佳与低制造成本等必要特性，以面对产品上市时程与生命周期的挑战。
在众多电子产品中，又以影音多媒体最为之盛行，而数字相机、数字摄影及影像扫描仪等产品的推出，使得影像数字化已成为必然的趋势。其中重要的关键零组件就是影像感应器(Image Sensor)。此影像感应器是为一种半导体芯片，其可将光信号转换为电子信号，而此半导体芯片并包含一感光组件，诸如一互补性氧化金属半导体(Complementary Metal-OxideSemiconductor，CMOS)。为了配合CMOS影像感应器在可携式产品市场的发展，因此如何将其中的芯片具有轻巧且最佳的功效，仍为未来技术发展的重点。
然而在芯片的封装技术中，针对产品轻、薄、短、小的趋势而发展出来的覆晶封装技术，主要是利用面阵列的排列方式，在芯片的有源表面(active surface)上配置多个芯片垫(pad)，且利用在芯片垫上形成凸块，接着利用此凸块来电性连接至一基板。值得注意的是，由于覆晶封装可应用于高接脚数的芯片封装结构，并具有缩小封装面积及缩短信号传输路径等诸多优点，使得覆晶封装技术目前已广泛地应用在芯片封装领域。
另外为了符合芯片封装结构的整体的电性设计，覆晶封装的基板的表面上更可配置多个无源组件，诸如电容器(capacitor)、电感器(inductor)及电阻器(resistor)等，并且这些无源组件更可通过覆晶封装基板内的内部线路，而电性连接至芯片或其它电子组件。换言之，芯片是可经由凸块及覆晶封装基板的内部线路，而电性连接至这些无源组件。
请参阅图1所示，是揭示习知一种影像感应器的封装结构，该影像感应器1主要包含基板10、数个无源组件11、芯片(chip)12及透镜模块13。
其中基板10具有上表面101及下表面102，且这些无源组件11是以表面固定(Surface Mount Technology；SMT)构装设备覆着于基板10的下表面102。接着对芯片12与基板10的上表面101进行打线以构成电性连接，其中芯片12具有感光组件，其位于芯片12上。最后将透镜模块13组合于基板10上，并与基板10及芯片12是构成密闭空间。因此当光线穿越透镜模块13的镜头时，且可照射于感光组件上并对光线起作用，进而转换成电气信号。
由于目前封装结构的整体尺寸有愈做愈小的趋势，但因无源组件制作数目却有越来越多的现象看来，上述的***整度不佳，进而使得此封装结构最后在进行组件测试时，常会因基板的下表面的不平整而造成讯号测试出现问题，而影响了整个封装结构的测试良率。
因此有人为此是将无源组件设置于基板的侧边，来解决无源组件数目过多及设置于基板下表面不平整的问题。但因无源组件设置于侧边乃会造成此封装结构的基板尺寸变大，因此并无法解决上述所出现的问题。
对于从事影像感应器制造与研发的相关人员，莫不致力于无源组件技术的改良，以期能够解决***整的问题，致使CCM影像感应器的信号测试良品达到稳定的目的。
发明内容
本发明的目的，即是在提供一种影像感应器封装结构，并应用于CMOS镜头模块(CMOS Camera Module；CCM)的无源组件，是通过加入底盖以解决无源组件在基板背面所造成平整度不佳的问题。
本发明的一种影像感应器的封装结构，包括基板、芯片、数个无源组件、透镜模块及底盖。其中，基板具有一上表面及一下表面，芯片是设置于基板的上表面，数个无源组件并设置于此基板的下表面。透镜模块套合于基板上并界定第一容置空间，且此芯片是位于第一容置空间内，以及底盖连接于基板的下表面，并界定第二容置空间，且该些无源组件是位于第二容置空间内。
在本发明的一实施例中，其中无源组件是通过表面固定技术(SMT)，配置并电性连接至基板的下表面。
在本发明的一实施例中，芯片是通过打线连接(wire bonding)，电性连接至基板的上表面。或者以覆晶技术，电性连接至基板的上表面。
在本发明的一实施例中，其中透镜模块包括镜筒、镜头及镜座，镜座是架设于基板上，且镜座承载于镜筒，镜筒并支撑镜头，当光线穿越透镜照射芯片上，芯片将对光线起作用，并转换成电气信号。
在本发明的一实施例中，其中芯片更包括感光组件，用以使此芯片对光线起作用。且此感光组件是可为互补性金属氧化半导体(complementarymetal-oxide semiconductor；CMOS，或可为电荷耦合装置(CCD)。
在本发明的一实施例中，透镜模块更包括滤光片，架设于镜头与芯片之间。且此滤光片是可为玻璃或红外线低通滤光片(IR low pass filter)。
在本发明的另一实施例中，影像感应器的封装结构其包括透镜模块、基板及连接器。其中透镜模块的底部设有容置空间，且在一侧边设有一开口，且基板的上表面设有芯片，其下表面设有数个无源组件，其中此基板可***此容置空间中，连接器是与此开口相结合，使基板封装于透镜模块内部。
在本发明的另一实施例中，更包括密封剂，配置于连接器与透镜模块的开口之间，用以将开口部分黏着于连接器上。
在本发明的另一实施例中，其中无源组件是通过表面固定技术(SMT)，配置并电性连接至基板的下表面。
在本发明的另一实施例中，其中芯片是通过打线连接(wire bonding)，电性连接至该基板的上表面，或者利用覆晶技术电性连接至基板的上表面。
在本发明的另一实施例中，连接器是可以电性连接至外部印刷电路板。
在本发明的另一实施例中，芯片更包括感光区，对应于透镜模块，用以使芯片对光线起作用。
在本发明的另一实施例中，其中透镜模块更包括滤光片，架设于镜头与芯片之间。且此滤光片是可为玻璃或红外线低通滤光片(IR low passfilter)。
为了能更进一步了解本发明特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所附图式仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
图1是绘示习知一种影像感应器的封装结构的示意图；
图2a是绘示本发明的影像感应器的封装结构的无源组件设置于基板上的示意图；
图2b是绘示本发明的影像感应器的封装结构的芯片设置于基板上的示意图；
图2c是绘示本发明的第一实施例的影像感应器的封装结构的透镜模块设置于基板上的示意图；
图2d是绘示本发明的第一实施例的影像感应器的封装结构的底盖设置于基板上的示意图；
图3a是绘示本发明的第二实施例的影像感应器的封装结构的无源组件设置于基板上的示意图；
图3b是绘示本发明的第二实施例的影像感应器的封装结构的连接器设置于基板上的示意图；
图3c是绘示本发明的第二实施例的影像感应器的封装结构的芯片设置于基板上的示意图；及
图3d是绘示本发明的第二实施例的影像感应器的封装结构的透镜模块设置于基板上的示意图。
主要组件符号说明
1、2、3 影像感应器
10、20、30 基板
101、201、301 上表面
102、202、302 下表面
203 第一容置空间
204 第二容置空间
11、21、31 无源组件
12、22、32 芯片
13、23、33 透镜模块
231、331 镜头
232、332 镜筒
233、333 镜座
24 底座
25、35 滤光片
303 连接器
304 密封胶
具体实施方式
本发明是揭露一种影像感应器的封装结构，并应用于CMOS镜头模块(CMOS Camera Module；CCM)的无源组件，是通过加入一底盖以解决无源组件在基板背面所造成平整度不佳的问题，进而解决封装结构的测试合格率问题。有关本发明的详细描述如下所示。
第一实施例：
根据图2a～d，是显示了本发明所揭露的CMOS镜头模块(CCM)的影像感应器的封装结构。如图中所示，此影像感应器2的封装结构，包括基板20、芯片22、数个无源组件21、透镜模块23及底盖24。其中，基板20具有上表面201及下表面202。芯片22是设置于基板20的上表面201，又数个无源组件21并设置于此基板20的下表面202。接着透镜模块23套合于基板20上并界定第一容置空间203，且此芯片22是位于第一容置空间203内，以及底盖24连接于基板20的下表面202，接着界定第二容置空间204，且该些无源组件21是位于第二容置空间内204。
一般为了符合芯片封装结构的整体的电性设计，如图2a所示，是会在基板20的下表面202利用表面固定技术(SMT)，配置并电性连接了多个无源组件21于基板20的下表面202。其中诸如电容器(capacitor)、电感器(inductor)及电阻器(resistor)等，并且这些无源组件21是可通过覆晶封装基板内的内部线路及一对外接点，而电性连接至芯片或其它电子组件。
接着如图2b所示，将芯片22设置于基板20的上表面201，换言的，芯片22是可经由凸块及覆晶封装基板20的内部线路，而电性连接至这些无源组件21。如本实施例所示，芯片22是经由打线连接(wire bonding)电性连接至基板20的上表面201。
如图2c所示，是将透镜模块23组装于基板20上，实施例中的透镜模块23包括镜筒232、镜头231及镜座233，镜座233是架设于基板20上，且镜座233承载于镜筒232，镜筒232并支撑镜头231。其中当光线穿越透镜照在射芯片22上，芯片22将对光线起作用，并转换成电气信号。其中芯片22更包括感光区，对应于透镜模块23，用以使此芯片22对光线起作用。且此感光组件是可为互补性金属氧化半导体(complementarymetal-oxide semiconductor；CMOS)或电荷耦合装置(CCD)。
另外透镜模块23更包括滤光片25，架设于镜头231与芯片22之间。且此滤光片25是可为玻璃或红外线低通滤光片(IR low pass filter)。
再者，如图2d所示，将上述的透镜模块23套合于基板20上且包覆芯片22，并与基板20构成第一容置空间203且为一密闭空间。接着将底盖24连接于基板20的下表面202且包覆无源组件，其中底盖的底部需为平整的底面，且为“ㄇ”型结构，此“ㄇ”型结构的侧边是分别具有一卡槽，可卡入基板底部所预设置的卡钩，而用以固定此基板20与此底盖24，且基板20的下表面202与此底盖24亦可形成此第二容置空间204。其中透镜模块23是为自动对焦透镜模块。且包括设置于第二容置空间204内的自动对焦驱动器。
更者，基板20具有第一定位孔，透镜模块23具有相对应的定位梢，透镜模块23是经由定位梢与第一定位孔的卡接设置于基板20上。其中底盖24更具有第二定位孔，并利用定位梢穿透第一定位孔并接合于第二定位孔，以固定透镜模块23、基板20与底盖24。
第二实施例：
根据图3a～d，是显示了本发明所揭露的另一CMOS镜头模块(CCM)的影像感应器3的封装结构。如图中所示，影像感应器的封装结构，包括透镜模块33、基板30及连接器303。其中透镜模块33的底部设有容置空间，且在一侧边设有一开口，且基板30的上表面设有芯片32，其下表面设有数个无源组件31，其中此基板30可***此容置空间中，连接器303是与此开口相结合，使基板30封装于透镜模块33内部。
如第一实施例中所述的，一般为了符合芯片封装结构的整体的电性设计，依照图3a所示，基板30具有上表面301及下表面302，且下表面302是制作有数个无源组件31，且基板30的下表面302是利用表面固定技术(SMT)，配置并电性连接了多个无源组件31于基板30的下表面302上。其中诸如电容器(capacitor)、电感器(inductor)及电阻器(resistor)等，并且这些无源组件31是可通过覆晶封装基板内的内部线路，而电性连接至芯片32或其它电子组件。
接着如图3b所示，是将连接器303设置于基板30的上表面301的一侧边，且此连接器303是可为软板连接器(connect with FPC)所构成。
如图3c所示，将芯片32设置于基板30的上表面301，换言的，芯片32是可经由凸块及覆晶封装基板的内部线路，而电性连接至这些无源组件31。在本实施例中，芯片32是经由打线连接(wire bonding)电性连接至基板30的上表面301上。
依照图3d所示，透镜模块33的底部是设有容置空间，且在一侧边设有一开口，此开口是配合基板30上的连接器303位置设置，用以使基板30可***此容置空间中，且连接器303可与此开口相结合，使基板30封装于透镜模块33内部。且下表面302的无源组件31亦可包覆于此底部的空间内。其中透镜模块33更包含一卡槽，且基板30是卡接于此卡槽内。
此实施例中的透镜模块33包括镜筒332、镜头331及镜座333，其中镜座333的底部设有容置空间，且在一侧边设有一开口，可连接至连接器303，且镜座333承载于镜筒332，镜筒332并支撑于镜头331。其中当光线穿越透镜照在射芯片32上，芯片32将对光线起作用，并转换成电气讯号。其中芯片32更包括感光区，对应于透镜模块33，用以使此芯片32对光线起作用。且此感光区是可为互补性金属氧化半导体(complementarymetal-oxide semiconductor；CMOS)或电荷耦合装置(CCD)。
另外透镜模块33亦包括滤光片35，是架设于镜头331与芯片32之间。且此滤光片35是为玻璃或红外线低通滤光片(IR low pass filter)。
最后并于连接器303与透镜模块33的开口之间，涂上密封剂304使得此开口得以黏着于此连接器303上。且密封剂304是可为紫外线硬化接着剂(UV胶)。此外连接器303是可以电性连接至外部印刷电路板(图中未示)。
综上所述，本发明的影像感应器，相较于***整度不佳的问题，进而亦可解决感应器的信号测试合格率不佳的缺点。本发明的影像感应器在第一实施例中，通过嵌入一底盖并包覆该些无源组件，而使得测试的底部得以保持其平整性做为其电性连接之用，更不会因而造成讯号测试不良率的产生。另外在第二实施例中，因通过透镜模块的一侧开口卡入且包覆基板与无源组件，并通过连接器使此容置空间封闭，而达到本发明所诉求的感应器的底面具有平整性的好处，以解决上述习知技术所带来的缺失。
另外因为***整的问题。但因无源组件设置于侧边会造成此封装结构的基板尺寸变大，因此本发明的影像感应器不仅不会使此装结构加大，亦同时解决了基板背面(下表面)不平整的缺失。
本发明虽已较佳实例阐明如上，但并非用以限定本发明精神与发明实体仅止于上述实施例。所以，在不脱离本发明的精神与范围内所作的修改，均应包含在权利要求范围内。
Claims (10)
1.一种影像感应器的封装结构，包括：
基板，具有上表面及下表面；
芯片，通过打线连接，电性连接至该基板的上表面；
数个无源组件，设置于该基板的该下表面；
透镜模块，套合于该基板上并界定第一容置空间，且该芯片是位于该第一容置空间内，其中该透镜模块包括镜筒、镜头及镜座，该镜座是架设于该基板上，且该镜座承载于该镜筒，该镜筒并支撑该镜头；及
底盖，连接该基板的下表面并界定第二容置空间，且该些无源组件是位于该第二容置空间内。
2.如权利要求1所述的影像感应器封装结构，其中该芯片更包括感光区，对应于该透镜模块，其中该感光区是为电荷耦合装置。
3.如权利要求1所述的影像感应器封装结构，其中该透镜模块更包括滤光片，架设于该镜头与该芯片之间，其中该滤光片是为玻璃或红外线低通滤光片。
4如权利要求1所述的影像感应器封装结构，更包括自动对焦驱动器设置于该第二容置空间内。
5.如权利要求1所述的影像感应器封装结构，其中该基板具有第一定位孔，该透镜模块具有相对应的定位梢，该透镜模块是经由该定位梢与该第一定位孔的卡接设置于该基板上；
该底盖更具有第二定位孔，该定位梢是穿透该第一定位孔并接合于该第二定位孔，以固定该透镜模块、该基板与该底盖。
6.一影像感应器的封装结构，其包括：
透镜模块，其底部设有容置空间，且在一侧边设有一开口；
基板，其上表面设有芯片，其下表面设有数个无源组件，其中该基板可***该容置空间；及
连接器，是与该开口相结合，使该基板封装于该透镜模块内部。
7.如权利要求6所述的影像感应器封装结构，其更包括密封剂，配置于该连接器与该透镜模块的开口之间，用以将该开口黏着于该连接器上；
该芯片更包括感光区，对应于该透镜模块；
该透镜模块更包含卡槽，该基板是卡接于该卡槽内。
8.如权利要求6所述的影像感应器封装结构，其中该无源组件是通过表面固定技术，配置并电性连接至该基板的下表面。
9.如权利要求7所述的影像感应器封装结构，其中该透镜模块包括镜筒、镜头及镜座，该镜座是架设于该基板上，且该镜座承载该镜筒，该镜筒并支撑该镜头。
10.如权利要求7所述的影像感应器封装结构，其中该透镜模块更包括滤光片，架设于该镜头与该芯片之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200710089689XA CN100517700C (zh) | 2007-03-27 | 2007-03-27 | 影像感应器封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200710089689XA CN100517700C (zh) | 2007-03-27 | 2007-03-27 | 影像感应器封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101026149A CN101026149A (zh) | 2007-08-29 |
| CN100517700C true CN100517700C (zh) | 2009-07-22 |
Family
ID=38744253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200710089689XA Active CN100517700C (zh) | 2007-03-27 | 2007-03-27 | 影像感应器封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100517700C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015026946A (ja) * | 2013-07-25 | 2015-02-05 | 株式会社東芝 | カメラモジュール |
| WO2017088729A1 (zh) * | 2015-11-27 | 2017-06-01 | 苏州晶方半导体科技股份有限公司 | 影像传感芯片封装结构及其封装方法 |
| CN108269781A (zh) * | 2018-03-27 | 2018-07-10 | 苏州晶方半导体科技股份有限公司 | 一种芯片的封装结构以及封装方法 |
-
2007
- 2007-03-27 CN CNB200710089689XA patent/CN100517700C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101026149A (zh) | 2007-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9029759B2 (en) | Compact camera modules with features for reducing Z-height and facilitating lens alignment and methods for manufacturing the same | |
| US8564716B2 (en) | Camera module | |
| US8045026B2 (en) | Solid-state image sensing device | |
| US7539412B2 (en) | Camera module with first and second image sensor chips, holders and lens | |
| CN100544007C (zh) | 影像感测器封装结构 | |
| US7670071B2 (en) | Objective holder for camera module | |
| CN101320120A (zh) | 相机模组 | |
| US20070165136A1 (en) | Digital camera module using stacked chip package | |
| JP2012182491A (ja) | ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール | |
| US20070152345A1 (en) | Stacked chip packaging structure | |
| US7821565B2 (en) | Imaging module package | |
| CN101448079A (zh) | 相机模组 | |
| US20060290801A1 (en) | Digital camera module with improved image quality | |
| CN101640206A (zh) | 光电组件及其组装方法 | |
| CN100517700C (zh) | 影像感应器封装结构 | |
| US11393862B2 (en) | Manufacture of semiconductor module with dual molding | |
| CN206865578U (zh) | 摄像模组及其感光组件 | |
| US6740973B1 (en) | Stacked structure for an image sensor | |
| JP2007282195A (ja) | カメラレンズモジュールおよびその製造方法 | |
| US11094722B2 (en) | Image sensor package and imaging apparatus | |
| KR20120076286A (ko) | 렌즈 모듈, 렌즈 웨이퍼 모듈 및 렌즈 모듈의 제조 방법 | |
| US7700956B2 (en) | Sensor component and panel used for the production thereof | |
| CN209086962U (zh) | 用于屏下光学指纹的识别组件及电子设备 | |
| CN101447474B (zh) | 影像感测晶片封装结构及其应用的成像模组 | |
| KR20060104962A (ko) | 카메라 모듈용 디바이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |