CN100517622C - 晶片级芯片封装工艺 - Google Patents

Abstract

一种晶片级芯片封装工艺，其包括下列步骤：首先，提供具有一芯片密合层以及一透光层的一透光基板。然后，切割芯片密合层，以形成一预定深度的第一凹槽，并形成一胶体于芯片密合层上。接着，提供具有一背面以及一有源表面的一晶片，并将透光基板配置于晶片的有源表面上，而芯片密合层是由胶体以接合于有源表面。接着，切割透光层，以形成一预定深度的第二凹槽，其中第二凹槽对应于第一凹槽。接着，再切割晶片的背面，以形成一预定深度的第三凹槽，而第三凹槽亦是对应于第一凹槽。之后，单颗化晶片及透光基板，以形成多个芯片封装结构。

Description

晶片级芯片封装工艺

【技术领域】

本发明是有关于一种半导体工艺(SemiconductorProcess)，且特别是有关于一种晶片级芯片封装工艺(Wafer-Level Chip Package Process)。

【背景技术】

有别于传统以单一芯片(die)为加工标的的封装技术，晶片级封装(Wafer-Level Package，WLP)是以整片晶片(wafer)作为封装处理的对象。换言之，相较于传统的单一芯片封装，晶片级封装是同时对多个芯片单元进行后段工艺。如此，将简化芯片封装的后段工艺，同时可节省了封装工艺时间及成本。也就是说，在晶片表面的组件、线路及其相关的前段工艺完成后，即可直接对整片晶片进行后段工艺，接着再进行晶片切割(wafer saw)的步骤，以形成多个芯片封装(chip package)。

在光电产业蓬勃发展的今日，光电组件已经普遍地应用成熟的半导体工艺技术，并不断地朝着微型化及多功能化的方向发展。举例来说，常见的应用半导体工艺技术的光电组件包括电荷耦合(Charge-Coupled Device，CCD)芯片、互补式金属氧化物半导体(Complementary  Metal-OxideSemiconductor，CMOS)影像感测芯片等。同样地，利用上述的晶片级封装工艺技术来量产光电组件亦可降低光电组件的工艺时间及制作成本。

图1A至图1D是公知的丨种晶片级芯片封装工艺的流程图。公知的晶片级芯片封装工艺包括下列步骤：首先，如图1A所示，将透光基板110配置于晶片120的有源表面120a上，其中晶片120的有源表面(active surface)120a上具有多个芯片122，且透光基板110具有一芯片密合层112与一透光层114，而芯片密合层112是由一胶体130与有源表面120a接合(adhering)。如此，透光基板110与晶片120的有源表面120a间即形成一保护芯片122不受外力破坏与不受外界杂尘污染的腔室140。

然后，如图1B所示，由一切割刀102切割透光层114以形成一第丨凹槽114a。接着，如图1C所示，由另一切割刀104来对晶片120的背面120b进行切割，以形成一第二凹槽120c，其中第二凹槽120c是对应第丨凹槽114a，且第二凹槽120c与第丨凹槽114a间仍预留一适当厚度的芯片密合层112。之后，如图1D所示，单颗化透光基板110及晶片120，以得到多个芯片封装结构100。

值得一提的是，在上述的切割过程中，会利用水来冷却切割刀具，或是由水来洁净晶片上因切割时所产生的切割屑。因而，在对晶片的背面进行切割以形成第二凹槽的过程中，容易有水气经由晶片与芯片密合层间的接口渗入腔室中，进而破坏芯片封装的密合性。

【发明内容】

本发明的目的是提供一种晶片级芯片封装工艺，以增加芯片封装结构的制造良率。

本发明提出一种晶片级芯片封装工艺，其包括下列步骤。首先，提供具有一芯片密合层以及一透光层的一透光基板。然后，切割芯片密合层，以形成一预定深度的第一凹槽，并形成一胶体于芯片密合层上。接着，提供具有一背面以及一有源表面的一晶片，并将透光基板配置于晶片的有源表面上，而芯片密合层是由胶体以接合于有源表面。接着，切割透光层，以形成一预定深度的第二凹槽，其中第二凹槽对应于第一凹槽。接着，再切割晶片的背面，以形成一预定深度的第三凹槽，而第三凹槽亦是对应于第一凹槽。之后，单颗化晶片及透光基板，以形成多个芯片封装结构。

在本发明的一实施例中，透光层例如是一玻璃晶片，而晶片密合层例如是硅基材。

在本发明的一实施例中，第一凹槽例如是以一切割刀沿着一预定路径切割芯片密合层所形成，其中第一凹槽的深度例如是小于芯片密合层的厚度。

在本发明的一实施例中，第二凹槽例如是以一切割刀沿着一预定路径切割透光层所形成，其中第二凹槽的深度例如是小于透光层的厚度。

在本发明的一实施例中，第三凹槽例如是以一切割刀沿着一预定路径切割晶片的背面所形成，其中第三凹槽的深度例如是小于晶片的厚度。

在本发明的一实施例中，晶片的有源表面上例如配置有一微结构，而微结构例如是微透镜或微机电组件。

在本发明的一实施例中，晶片包括多个位于有源表面上的有源组件，而有源组件例如是互补式金属氧化物半导体组件。

在本发明的晶片级芯片封装工艺中，在透光基板配置于有源表面上之前，本发明会预先切割芯片密合层以形成一预定深度的凹槽。如此一来，在后续的切割过程中，用于冷却切割刀具与洁净晶片上杂尘的水即不会渗入芯片所配置的腔室，使得芯片可以正常运作。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

【附图说明】

图1A至图1D是公知的丨种晶片级芯片封装工艺的流程图。

图2A至图2G是本发明较佳实施例的丨种晶片级芯片封装工艺的流程图。

【主要组件符号说明】

100：芯片封装结构

102、104：切割刀

110：透光基板

112：芯片密合层

114：透光层

114a：第丨凹槽

120：晶片

120a：有源表面

120b：背面

120c：第二凹槽

122：芯片

130：胶体

140：腔室

200：芯片封装结构

202、204、206：切割刀

210：透光基板

212：芯片密合层

212a：第一凹槽

214：透光层

214a：第二凹槽

220：胶体

230：晶片

230a：背面

230b：有源表面

230c：第三凹槽

232：有源组件

234：微结构

【具体实施方式】

图2A至图2G是本发明较佳实施例的丨种晶片级芯片封装工艺的流程图。本实施例的晶片级芯片封装工艺包括下列步骤：首先，如图2A所示，提供一透光基板210，其中透光基板210具有一芯片密合层212以及一透光层214，二者形成多个腔室，而透光层214例如是一玻璃晶片，且芯片密合层212例如是由黏附于玻璃晶片上的层间介质(interposer)所形成，一般以硅基材具体实施，但不以此为限。

然后，如图2B所示，切割芯片密合层212，以形成一预定深度的第一凹槽212a。在本实施例中，第一凹槽212a例如是以一切割202沿着一预定路径(未绘示)切割芯片密合层212所形成，其中第一凹槽212a的深度例如是小于芯片密合层212的厚度。接着，如图2C所示，形成一胶体220于芯片密合层212上。

接下来，如图2D所示，提供具有一背面230a以及一有源表面230b的一晶片230，并将透光基板210配置于晶片230的有源表面230b上，其中芯片密合层212是由胶体220(请参考图2C)以接合于有源表面230b。本实施例中，晶片230的有源表面230b上例如配置有多个有源组件232，这些有源组件232可以是电荷耦合芯片、互补式金属氧化物半导体组件或是生化芯片(Bio-Chip)。一般而言，在有源表面230b上亦会有一微结构(micro structure)234，微结构234可使有源组件232执行光电应用上的功效，其中微结构234例如是微透镜(micro lens)或微机电组件(micro-electro-mechanical device)。此外，本实施例的透光基板210是藉由精确的对位以及压合技术以与晶片230接合，以使晶片230上每一芯片单元对应位于方格状排列的腔室内。

接着，如图2E所示，对应第一凹槽212a来切割透光层214，以形成一预定深度的第二凹槽214a，其中第二凹槽214a是以一切割刀204沿着一预定路径(未绘示)切割透光层214所形成，且第二凹槽214a的深度是小于透光层214的厚度。在完成切割透光层214之后，接着再切割晶片230的背面230a，以形成一预定深度的第三凹槽230c(如图2F所示)，其中第三凹槽230c亦是对应于第一凹槽212a。在本实施例中，第三凹槽230c是以一切割刀206沿着一预定路径(未绘示)切割晶片230的背面230a所形成，而第三凹槽230c的深度是小于晶片230的厚度。当然，在本发明的其它的实施例中，亦可以先切割晶片230的背面230a来形成第三凹槽230c再对透光层214进行切割以形成第二凹槽214a。

之后，如图2G所示，单颗化晶片230及透光基板210，以形成多个芯片封装结构200。

在此，本文对单颗化晶片230及透光基板210的过程作详细说明。在本实施例中，由于上述的第一凹槽212a、第二凹槽214a与第三凹槽230c的切割深度分别小于芯片密合层212、透光层214与晶片230的厚度，亦即在切割芯片密合层212、透光层214与晶片230时，会分别预留芯片密合层212、透光层214与晶片230的部分材料厚度，以避免冷却切割刀具或洁净晶片上杂尘的水会渗入芯片所配置的腔室。因此，会再由机台(未绘示)以裂片的方式来单颗化透光基板210及晶片230，以得到多个芯片封装结构200。

综上所述，本发明在透光基板配置于晶片的有源表面上前会预先切割芯片密合层以形成预定深度的凹槽，使得透光基板配置于有源表面后即无须对芯片密合层进行切割。如此，冷却切割刀具或是洁净晶片上碎屑的水即不会渗入晶片所配置的腔室，而影响到芯片封装的密合性。如此一来，应用本发明的晶片级芯片封装工艺所制造的芯片封装结构有较佳的制造良率。

此外，由于本发明会预先切割芯片密合层以形成预定深度的凹槽，再分别对透光层与晶片进行切割，因此本发明可以减低切割过程中所产生的结构应力，进而降低崩裂(chipout)的发生机率。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求书所界定者为准。

Claims (9)

1.一种晶片级芯片封装工艺，包括下列步骤：

提供一透光基板，该透光基板具有一芯片密合层以及一透光层，该芯片密合层间隔地分布于该透光层上以构成多个腔室；

切割该芯片密合层，以形成一预定深度的第一凹槽；

形成一胶体于该芯片密合层上；

提供一晶片，该晶片具有一背面以及一有源表面；

配置该透光基板于该晶片的该有源表面上，而该芯片密合层以该胶体结合于该有源表面；

切割该透光层，以形成一预定深度的第二凹槽，该第二凹槽对应于该第一凹槽；

切割该晶片的该背面，以形成一预定深度的第三凹槽，该第三凹槽对应于该第一凹槽；以及

单颗化该晶片及该透光基板，以形成多数个芯片封装结构。

2.如权利要求1所述的晶片级芯片封装工艺，其中该透光层为一玻璃晶片，而该芯片密合层为一硅基板。

3.如权利要求1所述的晶片级芯片封装工艺，其中该第一凹槽以一切割刀沿着一预定路径切割该芯片密合层所形成，该第一凹槽的深度小于该芯片密合层的厚度。

4.如权利要求1所述的晶片级芯片封装工艺，其中该第二凹槽以一切割刀沿着一预定路径切割该透光层所形成，该第二凹槽的深度小于该透光层的厚度。

5.如权利要求1所述的晶片级芯片封装工艺，其中该第三凹槽以一切割刀沿着一预定路径切割该晶片的该背面所形成，该第三凹槽的深度小于该晶片的厚度。

6.如权利要求1所述的晶片级芯片封装工艺，其中该晶片的该有源表面上配置有一微结构。

7.如权利要求6所述的晶片级芯片封装工艺，其中该微结构包括微透镜或微机电组件。

8.如权利要求1所述的晶片级芯片封装工艺，其中该晶片包括多数个有源组件，位于该晶片的该有源表面。

9.如权利要求8所述的晶片级芯片封装工艺，其中该些有源组件包括互补式金属氧化半导体组件。

Images