CN102544035A - 使用切割道蚀刻的晶圆切片 - Google Patents

使用切割道蚀刻的晶圆切片 Download PDF

Info

Publication number
CN102544035A
CN102544035A CN2011103926126A CN201110392612A CN102544035A CN 102544035 A CN102544035 A CN 102544035A CN 2011103926126 A CN2011103926126 A CN 2011103926126A CN 201110392612 A CN201110392612 A CN 201110392612A CN 102544035 A CN102544035 A CN 102544035A
Authority
CN
China
Prior art keywords
wafer
tube core
imageing sensor
semiconductor layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103926126A
Other languages
English (en)
Other versions
CN102544035B (zh
Inventor
钱胤
戴幸志
D·毛
V·韦内齐亚
W·郑
顾克强
H·E·罗兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN102544035A publication Critical patent/CN102544035A/zh
Application granted granted Critical
Publication of CN102544035B publication Critical patent/CN102544035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及使用切割道蚀刻的晶圆切片。本发明提供用于自具有第一侧及第二侧的晶圆分开管芯的方法的实施例。该制程实施例包括遮蔽该晶圆的该第一侧，该掩模在其中包括开口以暴露该第一侧的与该晶圆的切割道实质上对准的部分。该制程实施例亦包括自该晶圆的该第一侧的这些暴露部分开始蚀刻，直至在该第一侧与该第二侧之间的中间位置为止，及锯切该晶圆的其余部分，该锯切自该中间位置开始直至到达该第二表面。

Description

使用切割道蚀刻的晶圆切片
技术领域
本发明关于晶圆级芯片级封装，且更特定而言但非排他地，是关于增强藉由低k介电材料所制造的半导体芯片的管芯分开的可靠性。
背景技术
半导体芯片或管芯(诸如，图像传感器芯片)通常连同相同管芯的数百(且在一些情形下为数干)副本一起被制造于单一半导体晶圆上。可藉由管芯锯(诸如，金刚石锯)来进行用以自半导体晶圆分开个别管芯所需要的切割--被称作“切片”或“晶圆切片”的制程。切割沿半导体材料的非功能性区域(称作切割道(scribe line))进行，这些非功能性区域将晶圆上的管芯彼此分开。使用金刚石锯将机械应力引入至半导体晶圆，且可导致管芯边缘处的破裂，从而危及管芯上的器件的完整性及可靠性。对金刚石锯的替代为激光刻划，其涉及在半导体晶圆的切割道上方扫描激光束，但此解决方案具有低产量且所需要的设备是昂贵的。
对于具有更快处理速度及更佳图像品质而同时减小图像传感器芯片的实体大小的图像传感器的不断增大的需求已导致了较小的像素单元大小及较小的感光区或光电二极管。使用CMOS技术的进步(诸如，使用减少组成金属互连的金属层之间的交叉耦合及寄生电容的具有低介电常数k的材料(称作低k介电质))以跟上不断减小的图像传感器芯片大小。然而，低k介电质归因于其多孔性质而为脆性的，这使得当使用金刚石锯来分开半导体晶圆上的管芯时具有低k介电质的图像传感器倾向于剥落及破裂。
除了使用低k介电质以外，用以增大像素单元中光电二极管的大小的另一方式为使用背面照明式(“BSI”)图像传感器。BSI图像传感器包括制造于半导体晶圆的正面上的像素阵列，但经由图像传感器的后表面来接收光。在BSI图像传感器的制造期间，首先将图像传感器芯片或器件制造于半导体晶圆上。当所有必要元件已形成于器件晶圆中或器件晶圆上时，将器件晶圆接合至载体晶圆用于进一步处理。归因于诸如接合强度及晶圆变形的参数的取舍，可使得接合强度最大，但这可引起接合界面处的弱化。当使用金刚石锯自经组合晶圆(器件晶圆加上载体晶圆)切成BSI管芯时，器件晶圆中的低k介电质及弱接合界面的此组合可增大剥落及破裂的发生率。
附图说明
参看以下诸图来描述本发明的非限制性及非详尽实施例，其中除非另外指明，否则贯穿各视图，相同参考数字指代相同部分。
图1A为说明半导体晶圆的平面图。
图1B为更详细地说明形成于图1A中的半导体晶圆上的个别管芯之间的间隔的平面图。
图2A为自晶圆分开管芯之后背面照明式(BSI)图像传感器的横截面图。
图2B为自晶圆分开管芯之后正面照明式(FSI)图像传感器的横截面图。
图3为说明用于自半导体晶圆分开BSI图像传感器管芯的制程的实施例的流程图。
图4A为BSI图像传感器晶圆的经完全制造的实施例的横截面图。
图4B为具有用以暴露切割道的掩模的BSI图像传感器晶圆的经完全制造的实施例的横截面图。
图4C为在使用蚀刻来移除经暴露的器件晶圆的切割道部分之后BSI图像传感器晶圆的经完全制造的实施例的横截面图。
图4D为在使用管芯锯来移除载体晶圆的经暴露的半导体材料之后BSI图像传感器的经完全制造的实施例的横截面图。
图5为说明用于自半导体晶圆分开FSI图像传感器管芯的制程的实施例的流程图。
图6A为FSI图像传感器晶圆的经完全制造的实施例的横截面图。
图6B为具有用以暴露切割道的掩模的FSI图像传感器晶圆的经完全制造的实施例的横截面图。
图6C为在使用蚀刻来移除经暴露的器件晶圆的切割道部分之后FSI图像传感器晶圆的经完全制造的实施例的横截面图。
图6D为在使用管芯锯来移除载体晶圆的经暴露的半导体材料之后FSI图像传感器的经完全制造的实施例的横截面图。
图7为说明可为BSI图像传感器管芯或FSI图像传感器管芯的图像传感器管芯的实施例的框图。
图8为说明BSI或FSI成像阵列的实施例内的两个四晶体管(“4T”)像素的像素电路的电路图。
具体实施方式
下文说明用以自其上形成有包括低介电常数(亦即，低k)介电材料的管芯的晶圆分开这些管芯的方法的实施例。在以下描述中，阐述众多特定细节以提供对这些实施例的透彻理解。然而，本领域技术人员将认识到，本文中所描述的技术可在无这些特定细节中的一个或多个的情况下加以实践，或以其他方法、组件、材料等来加以实践。在其他情况下，不详细展示或描述熟知结构、材料或操作以避免混淆某些方面。
遍及本说明书对“一个实施例”或“实施例”的引用意谓结合该实施例所描述的特定特征、结构或特性包括于本发明的至少一个实施例中。因此，在本说明书全文各处的短语“在一个实施例中”或“在实施例中”的出现未必均指代同一实施例。另外，可在一个或多个实施例中以任何合适方式组合特定特征、结构或特性。参看所描述的图的定向来使用诸如“顶部”、“向下”及“在…之下”的方向术语。
图1A为说明包括众多个别管芯110、120、130及140的半导体晶圆100的图。术语“管芯”是表示形成于晶圆100中或形成于晶圆100上的器件的通用术语。在一个实施例中，晶圆100上的一个或多个个别管芯可为正面照明式(FSI)抑或背面照明式(BSI)的互补金属氧化物半导体(CMOS)图像传感器。在其他实施例中，形成于晶圆100中或形成于晶圆100上的管芯除了CMOS传感器以外亦可为一种或多种其他电子、光学或混合电子/光学器件。在各种实施例中，半导体晶圆100可由硅或砷化镓或其他半导体材料组成。
图1B为更详细地说明半导体晶圆100及管芯110、120、130及140的图。个别管芯110、120、130及140形成于晶圆100上，使得在管芯之间存在非功能性晶圆空间。在所说明的实施例中，非功能性空间150是在管芯110与120之间且在管芯130与140之间，而非功能性空间151是在管芯110与130之间且在管芯120与140之间。经常，个别管芯形成于晶圆100上，使得这些非功能性空间一起形成使形成于晶圆上的所有个别管芯分开的线。晶圆100的这些非功能性区域被称作切割道，且诸如管芯110、120、130及140的个别管芯是沿着这些切割道自晶圆100被切割(当这些管芯完成时)。
图2A为在管芯分开之后背面照明式(BSI)图像传感器200的横截面图。BSI图像传感器200包含接合至载体基板220的器件层210。器件层210包含外延(“epi”)层230及金属堆迭240。图像传感器的光学组件(诸如，感光区)以及包含图像传感器的集成电路的电子组件(诸如，组成晶体管的源极区及漏极区)可见于epi层230中。图像传感器的光学组件及电子组件通常形成于epi层的正面232上或接近epi层的正面232。
金属堆迭240形成于epi层230的正面232上，其中微透镜阵列211形成于epi层230的背面234上。在金属堆迭240内，低k介电质242分离金属堆迭240的邻近金属互连层246及介层孔248。在所说明的实施例中，将低k介电质242展示为单一、均匀的层，但在其他实施例中，低k介电质242可包括介电质的多个层。在低k介电质242具有多个层的一个实施例中，所有层皆可为低k介电质，但在其他多层实施例中，低k介电质242可包括低k介电层及非低k介电层两者。举例而言，实施例可在较低金属层(较接近正面232的层)中使用低k介电质(其中金属层之间的交叉耦合更可能存在问题)，且对于较高金属层(离正面232较远的层)使用非低k介电质。介电层244盖住低k介电层242以完成金属堆迭；在一个实施例中，介电层244为诸如二氧化硅(名为SiO2)的非低k介电质，但在其他实施例中，介电层244亦可为低k介电质。在所说明的实施例中，金属堆迭240包含三个金属层(三个互连层246)，但在其他实施例中，金属堆迭240可具有更多或更少金属层。
载体基板220接合至介电层244，且因此接合至金属堆迭240且接合至器件层210。在BSI图像传感器的晶圆的制造期间，使用诸如研磨及/或化学-机械抛光(CMP)的制程来薄化epi层230，以使得入射至背面234的辐射可更佳地到达形成为较接近于正面232的感光元件。载体基板220的主要功能为在背面薄化或在epi层230上执行的其他操作期间支撑器件层210。
图2B说明正面照明式(FSI)图像传感器250的实施例。FSI图像传感器250在大多数方面类似于BSI图像传感器200。如同BSI图像传感器200，FSI图像传感器250包含外延(“epi”)层252及金属堆迭240。图像传感器的光学组件(诸如，感光区)以及包含图像传感器的集成电路的电子组件(诸如，组成晶体管的源极区及漏极区)可见于epi层252中。图像传感器的光学组件及电子组件通常形成于epi层的正面254上或接近epi层的正面254。
BSI图像传感器200与FSI图像传感器250之间的主要结构差别为微透镜阵列211的位置、epi层252的厚度，及载体基板220的存在。在FSI图像传感器250中，光是经由金属堆迭240入射于epi层252的正面254上，因而微透镜阵列211是形成于金属堆迭240的顶部上，且特定而言在说明的实施例中是形成于介电层244上。因为辐射是入射于FSI图像传感器250的正面上，所以不需要薄化epi层252来改良光至感光元件的透射。因此，FSI图像传感器250的epi层252实质上比BSI图像传感器200的epi层230厚。此不需薄化epi层252导致最终的主要结构差别：BSI图像传感器200包括载体基板220，FSI图像传感器250不包括载体基板220。
图3及图4A至图4D一起说明用于自晶圆切出BSI图像传感器管芯的制程的实施例。图3为说明制程300的流程图，而图4A至图4D显示用于自半导体晶圆400分开出(切出)BSI图像传感器管芯401及402的制程应用。不应将一些或所有制程框出现于每一制程中的次序视为限制性的。反倒是，受益于本发明的本领域的技术人员应理解，这些制程框可以未说明的多种次序来执行。举例而言，在所说明的实施例中，首先进行蚀刻，继之以锯切，但在其他实施例中，可首先锯切相关部分，且随后蚀刻剩余部分。
在制程框305中，完成BSI图像传感器管芯401及402的制造。遵循常规技术，BSI图像传感器的光学组件及电子组件(包括扩散区(图中未示)、植入区(图中未示)及像素电路(图中未示))已形成于epi层430中或形成于epi层430上。如图4A中所见，彩色滤光器(图中未示)及微透镜阵列411形成于epi层430的背面434上，而金属堆迭440形成于正面432上。低k介电质442使金属堆迭440的邻近金属层分离，而介电质444使低k介电层442与载体晶圆420分离。载体晶圆420接合至介电层444，且因此接合至器件晶圆410，以形成晶圆400。在晶圆400上，BSI图像传感器管芯401及402由切割道403分开。
在制程框310中，掩模450形成于epi层430的背面434上(因此形成于器件晶圆410的背面上)，但在其中具有开口，如图4B中所展示，这些开口在与器件晶圆410的切割道403实质上对准的区域中暴露背面434。在一个实施例中，掩模450是藉由将一层光刻胶沉积于背面434上且以光刻方式图案化及蚀刻该光刻胶以暴露背面434的与切割道403实质上对准的部分而形成。在其他实施例中，可使用其他方法及材料来形成掩模450。
在制程框315中，如图4C中所展示，使用蚀刻来移除未由掩模450遮蔽的器件晶圆材料。可使用干式反应性蚀刻或湿式蚀刻来移除器件晶圆410的半导体材料(自背面434开始，穿过器件晶圆410的厚度向下至载体晶圆420)。蚀刻在晶圆400的两个表面之间的中间位置处停止；在所说明的实施例中，该中间位置是在载体晶圆420中，接近器件晶圆410与载体晶圆420之间的接合界面。藉由替代使用管芯锯而使用蚀刻来移除切割道403处的器件晶圆410的低k介电材料，可减少或消除归因于管芯锯的机械应力的器件晶圆410的剥落及破裂的发生率。又，藉由将蚀刻延伸穿过至少器件晶圆410与载体晶圆420之间的接合界面，由跨越接合界面锯切所引起的问题得以消除。
在制程框320中，如图4D中所展示，使用管芯锯来移除切割道403处的载体晶圆420的剩余半导体材料。结果为管芯401及402自晶圆切出且彼此分开。因为在蚀刻步骤中已移除切割道403处的器件晶圆410的器件晶圆材料，所以由管芯锯所引入的机械应力将不影响器件晶圆410中的低k介电层或器件晶圆410与载体晶圆420之间的接合界面。
此双步骤管芯分开技术的引入添加了制造序列的成本，但每晶圆的良好管芯的数目的增大将补偿彼额外成本。从管芯金属化堆迭的侧上的应力破碎(已知其将随时间推移导致可靠性故障)的减少亦得出添加的益处。
图5及图6A至图6D一起说明用于自晶圆切出FSI图像传感器管芯的制程的实施例。图5为说明制程500的流程图，而图6A至图6D展示用于从半导体晶圆600分开(切出)FSI图像传感器管芯601及602的制程的应用。不应将一些或所有制程框出现于每一制程中的次序视为限制性的。实情为，受益于本发明的本领域的技术人员应理解，这些制程框可以未说明的多种次序来执行。举例而言，在所说明的实施例中，首先进行蚀刻，继之以锯切，但在其他实施例中，可首先锯切相关部分，且随后蚀刻剩余部分。
在制程框505中，完成FSI图像传感器管芯601及602的制造。遵循常规技术，FSI图像传感器的光学组件及电子组件(包括扩散区(图中未示)、植入区(图中未示)及像素电路(图中未示))已形成于epi层630中或形成于epi层630上。低k介电质642分离金属堆迭640的邻近金属层，而介电质644形成于低k介电质642上。如图6A中所见，彩色滤光器(图中未示)及微透镜阵列611形成于介电层644上。在晶圆600上，FSI图像传感器管芯601及602由切割道603分开。
在制程框510中，掩模650形成于介电层644上(因此形成于器件晶圆610的正面上)，但在其中具有开口，如图6B中所展示，这些开口在与器件晶圆610的切割道603实质上对准的区域中暴露介电层644。在一个实施例中，掩模650是藉由将一层光刻胶沉积于介电层644上且以光刻方式图案化及蚀刻该光刻胶以暴露介电层644的与切割道603实质上对准的部分而形成。在其他实施例中，可使用其他方法及材料来形成掩模650。
在制程框515中，如图6C中所展示，使用蚀刻来移除未由掩模650遮蔽的器件晶圆材料。可使用干式反应性蚀刻或湿式蚀刻来移除金属堆迭640中的介电层(自器件晶圆610的正面开始，穿过金属堆迭的厚度向下至epi层630)。蚀刻在其通过晶圆600的表面之间的中间位置之后停止；在所说明的实施例中，该中间位置是在epi层中，接近金属堆迭640与epi层630之间的界面。藉由替代使用管芯锯而使用蚀刻来移除切割道603处的器件晶圆610的低k介电材料，可减少或消除归因于管芯锯的机械应力的器件晶圆610的剥落及破裂的发生率。又，藉由将蚀刻延伸穿过至少低k介电质642与epi层630之间的界面，由跨越界面锯切所引起的问题得以消除。
在制程框520中，如图6D中所展示，使用管芯锯来移除切割道603处的epi层630的半导体材料。因为在蚀刻步骤中已移除切割道603处的器件晶圆610的介电材料，所以由管芯锯所引入的机械应力将不影响金属堆迭640中的低k介电材料。
此双步骤管芯分开技术的引入添加了制造序列的成本，但每晶圆的良好管芯的数目的增大将补偿彼额外成本。从管芯金属化堆迭的侧上的应力破碎(已知其将随时间推移导致可靠性故障)的减少亦得出添加的益处。
图7为说明BSI或FSI成像***700的实施例的框图。成像***700的所说明实施例包括像素阵列705、读出电路710、功能逻辑715，及控制电路720。
像素阵列705为背面照明式成像传感器或像素(例如，像素P1、P2…Pn)的二维(“2D”)阵列。在一个实施例中，每一像素皆为互补金属氧化物半导体(“CMOS”)成像像素，且阵列中的至少一个像素可为图6中所显示的BSI像素实施例中的一个。如所说明，阵列中的每一像素是配置成行(例如，行R1至Ry)及列(例如，列C1至Cx)以获取人物、地点或物件的图像数据，可接着使用该图像数据来显现人物、地点或物件的2D图像。
在每一像素已获取其图像数据或图像电荷之后，藉由读出电路710来读出图像数据，且将该图像数据传送至功能逻辑715。读出电路710可包括放大电路、模数(“ADC”)转换电路或其他电路。功能逻辑715可仅储存图像数据或甚至藉由应用后期图像效果(例如，修剪、旋转、去红眼、调整亮度、调整对比度或其他操作)来操纵图像数据。控制电路720耦合至像素阵列705以控制像素阵列705的操作特性。
图8为说明根据本发明的实施例的BSI成像阵列内的两个四晶体管(“4T”)像素的像素电路800的实施例的电路图。像素电路800为用于实施图7的像素阵列705内的每一像素的一个可能像素电路架构，但应了解，本发明的实施例并不限于4T像素架构；实情为，受益于本发明的本领域的技术人员应理解，本发明的教示亦适用于3T设计、5T设计及各种其他像素架构。在图8中，将BSI像素Pa及Pb配置成两行及一行。每一像素电路800的所说明实施例包括光电二极管PD、传送晶体管T1、重设晶体管T2、源极跟随器(“SF”)晶体管T3及选择晶体管T4。在操作期间，传送晶体管T1接收传送信号TX，该传送信号TX将光电二极管PD中所累积的电荷传送至浮动扩散节点FD。在一个实施例中，浮动扩散节点FD可耦合至用于临时储存图像电荷的储存电容器。重设晶体管T2耦合于电力轨VDD与浮动扩散节点FD之间以在重设信号RST的控制下进行重设(例如，使FD放电至预设电压或将FD充电至预设电压)。浮动扩散节点FD经耦合以控制SF晶体管T3的栅极。SF晶体管T3耦合于电力轨VDD与选择晶体管T4之间。SF晶体管T3作为提供自像素所输出的高阻抗的源极跟随器而操作。最后，选择晶体管T4在选择信号SEL的控制下将像素电路800的输出选择性地耦合至读出列线。在一个实施例中，藉由控制电路720产生TX信号、RST信号及SEL信号。
本发明的所说明实施例的以上描述(包括在摘要中所描述的内容)不意欲为详尽的或将本发明限于所揭示的精确形式。如本领域技术人员将认识到，虽然在本文中出于说明性目的而描述本发明的特定实施例及实例，但在本发明的范畴内各种等效修改是可能的。可根据以上详细描述对本发明进行这些修改。
在以下权利要求书中所使用的术语不应被理解为将本发明限于本说明书及权利要求书中所揭示的特定实施例。实情为，本发明的范畴将完全由随附权利要求书确定，随附权利要求书应根据权利要求解释的既定准则来加以理解。

Claims (10)

1.一种用于自具有第一侧及第二侧的晶圆分开管芯的方法，该制程包含：
遮蔽所述晶圆的所述第一侧，该掩模在其中包括开口以暴露所述第一侧的与该晶圆的切割道实质上对准的部分；
自所述晶圆的所述第一侧的暴露部分蚀刻直至所述第一侧与所述第二侧之间的中间位置；以及
锯切所述晶圆的其余部分，自所述中间位置开始直至到达所述第二表面。
2.如权利要求1所述的方法，其特征在于，所述蚀刻步骤为干式反应性蚀刻。
3.如权利要求1所述的方法，其特征在于，所述蚀刻步骤为湿式蚀刻。
4.如权利要求1所述的方法，其特征在于，所述晶圆包含：
具有正面及背面的半导体层；
形成于该所述导体层的所述正面上的金属堆迭；及
具有自由表面及接合表面的载体晶圆，所述接合表面接合至所述金属堆迭，其中所述半导体层的所述背面为所述晶圆的所述第一侧，所述载体晶圆的所述自由表面为所述晶圆的所述第二侧，且所述中间位置是在所述载体晶圆中，接近所述接合表面。
5.如权利要求4所述的方法，其特征在于，所述半导体层为外延层。
6.如权利要求5所述的方法，其特征在于，所述管芯为背面照明式图像传感器。
7.如权利要求1所述的方法，其特征在于，所述晶圆包含：
具有正面及背面的半导体层；及
形成于所述半导体层的所述正面上的金属堆迭，其中所述金属堆迭的表面包含所述晶圆的所述第一侧，所述半导体层的所述背面包含所述晶圆的所述第二侧，且所述中间位置是在所述半导体层中，接近所述半导体层的所述正面。
8.如权利要求7所述的方法，其特征在于，所述半导体层为外延层。
9.如权利要求8所述的方法，其特征在于，所述管芯为正面照明式图像传感器。
10.如权利要求1所述的方法，其特征在于，锯切包含使用金刚石锯。
CN201110392612.6A 2010-11-24 2011-11-23 使用切割道蚀刻的晶圆切片 Active CN102544035B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/954,151 US8071429B1 (en) 2010-11-24 2010-11-24 Wafer dicing using scribe line etch
US12/954,151 2010-11-24

Publications (2)

Publication Number Publication Date
CN102544035A true CN102544035A (zh) 2012-07-04
CN102544035B CN102544035B (zh) 2015-03-04

Family

ID=45034383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110392612.6A Active CN102544035B (zh) 2010-11-24 2011-11-23 使用切割道蚀刻的晶圆切片

Country Status (4)

Country Link
US (1) US8071429B1 (zh)
CN (1) CN102544035B (zh)
HK (1) HK1172152A1 (zh)
TW (1) TWI449096B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681661A (zh) * 2012-09-14 2014-03-26 台湾积体电路制造股份有限公司 晶圆中的划线
CN108630599A (zh) * 2017-03-22 2018-10-09 东莞新科技术研究开发有限公司 芯片的形成方法
CN111226313A (zh) * 2020-01-07 2020-06-02 长江存储科技有限责任公司 用于多晶圆堆叠和切割的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782862B (zh) * 2010-02-26 2015-08-26 精材科技股份有限公司 芯片封装体及其制造方法
US8809120B2 (en) * 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
EP2530709B1 (en) * 2011-06-03 2015-09-09 Nxp B.V. Method of producing a semiconductor wafer
WO2013150427A1 (en) * 2012-04-05 2013-10-10 Koninklijke Philips N.V. Led thin-film device partial singulation prior to substrate thinning or removal
US9266192B2 (en) 2012-05-29 2016-02-23 Electro Scientific Industries, Inc. Method and apparatus for processing workpieces
US9040389B2 (en) 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes
US11335721B2 (en) * 2013-11-06 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor device with shielding layer
US10014333B2 (en) * 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers
US20180015569A1 (en) * 2016-07-18 2018-01-18 Nanya Technology Corporation Chip and method of manufacturing chips
US10720360B2 (en) * 2016-07-29 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die singulation and structures formed thereby
US10916516B2 (en) * 2017-06-07 2021-02-09 Xilinx, Inc. High bandwidth memory (HBM) bandwidth aggregation switch
KR102525161B1 (ko) 2018-07-16 2023-04-24 삼성전자주식회사 반도체 장치 및 상기 반도체 장치를 탑재한 반도체 패키지
DE102020115687B4 (de) * 2020-06-15 2024-05-16 Infineon Technologies Ag Herstellung von halbleitervorrichtungen durch dünnen und zerteilen
US12034027B2 (en) 2021-08-20 2024-07-09 Omnivision Technologies, Inc. Semiconductor device contact pad and method of contact pad fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308813A (zh) * 2007-05-14 2008-11-19 台湾积体电路制造股份有限公司 元件的制造方法
CN101383299A (zh) * 2007-09-05 2009-03-11 精材科技股份有限公司 电子元件的晶圆级封装及其制造方法
US20090289318A1 (en) * 2008-05-23 2009-11-26 Xintec Inc. Electronics device package and fabrication method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2420443B (en) 2004-11-01 2009-09-16 Xsil Technology Ltd Increasing die strength by etching during or after dicing
TWI300593B (en) * 2006-02-07 2008-09-01 Touch Micro System Tech Method of segmenting wafer
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308813A (zh) * 2007-05-14 2008-11-19 台湾积体电路制造股份有限公司 元件的制造方法
CN101383299A (zh) * 2007-09-05 2009-03-11 精材科技股份有限公司 电子元件的晶圆级封装及其制造方法
US20090289318A1 (en) * 2008-05-23 2009-11-26 Xintec Inc. Electronics device package and fabrication method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681661A (zh) * 2012-09-14 2014-03-26 台湾积体电路制造股份有限公司 晶圆中的划线
CN103681661B (zh) * 2012-09-14 2017-11-03 台湾积体电路制造股份有限公司 晶圆中的划线
CN108630599A (zh) * 2017-03-22 2018-10-09 东莞新科技术研究开发有限公司 芯片的形成方法
CN111226313A (zh) * 2020-01-07 2020-06-02 长江存储科技有限责任公司 用于多晶圆堆叠和切割的方法
TWI745892B (zh) * 2020-01-07 2021-11-11 大陸商長江存儲科技有限責任公司 用於多晶圓堆疊和切割的方法
US11710717B2 (en) 2020-01-07 2023-07-25 Yangtze Memory Technologies Co., Ltd. Methods for multi-wafer stacking and dicing

Also Published As

Publication number Publication date
HK1172152A1 (zh) 2013-04-12
US8071429B1 (en) 2011-12-06
CN102544035B (zh) 2015-03-04
TW201236072A (en) 2012-09-01
TWI449096B (zh) 2014-08-11

Similar Documents

Publication Publication Date Title
CN102544035B (zh) 使用切割道蚀刻的晶圆切片
US11289527B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
CN102110696B (zh) 固体摄像器件及其制造方法、固体摄像元件制造方法、半导体器件
CN102593137B (zh) 用于背面照明图像传感器的密封环支撑件
US8173518B2 (en) Method of wafer bonding
US9543355B2 (en) Dark current reduction for back side illuminated image sensor
US7977145B2 (en) Method of fabricating silicon/dielectric multi-layer semiconductor structures using layer transfer technology and also a three-dimensional multi-layer semiconductor device and stacked layer type image sensor using the same method, and a method of manufacturing a three-dimensional multi-layer semiconductor device and the stack type image sensor
US9177981B2 (en) Solid-state imaging device having a metallic pad periphery guard ring
KR101773199B1 (ko) 고체 촬상 장치, 및, 그 제조 방법, 전자 기기, 반도체 장치
CN102751234A (zh) 半导体装置及其制造方法、固体摄像装置以及电子设备
KR102079407B1 (ko) 반도체 장치의 제조 방법
JP5915636B2 (ja) 半導体装置とその製造方法
US8829635B2 (en) Solid-state imaging device, manufacturing method thereof, electronic apparatus, and semiconductor device
JP2010092988A (ja) 半導体基板およびその製造方法、固体撮像装置の製造方法
CN107482026B (zh) 防止划片损伤的cmos图像传感器结构及其制作方法
KR20070030661A (ko) 초박막 전이 기술을 이용한 실리콘/유전체 다층 반도체제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1172152

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1172152

Country of ref document: HK

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: OmniVision Technologies, Inc.

Address before: American California

Patentee before: Omnivision Technologies, Inc.