CN100514664C - 相变存储器件及其制造方法 - Google Patents

相变存储器件及其制造方法 Download PDF

Info

Publication number
CN100514664C
CN100514664C CNB2006100049634A CN200610004963A CN100514664C CN 100514664 C CN100514664 C CN 100514664C CN B2006100049634 A CNB2006100049634 A CN B2006100049634A CN 200610004963 A CN200610004963 A CN 200610004963A CN 100514664 C CN100514664 C CN 100514664C
Authority
CN
China
Prior art keywords
phase
change material
film
electrode
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100049634A
Other languages
English (en)
Other versions
CN1828922A (zh
Inventor
徐东硕
姜闰浩
卢振瑞
瓦西列·勒尼阿钦
宋美贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1828922A publication Critical patent/CN1828922A/zh
Application granted granted Critical
Publication of CN100514664C publication Critical patent/CN100514664C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B1/00—Manually or mechanically operated educational appliances using elements forming, or bearing, symbols, signs, pictures, or the like which are arranged or adapted to be arranged in one or more particular ways
    • G09B1/02—Manually or mechanically operated educational appliances using elements forming, or bearing, symbols, signs, pictures, or the like which are arranged or adapted to be arranged in one or more particular ways and having a support carrying or adapted to carry the elements
    • G09B1/04—Manually or mechanically operated educational appliances using elements forming, or bearing, symbols, signs, pictures, or the like which are arranged or adapted to be arranged in one or more particular ways and having a support carrying or adapted to carry the elements the elements each bearing a single symbol or a single combination of symbols
    • G09B1/06—Manually or mechanically operated educational appliances using elements forming, or bearing, symbols, signs, pictures, or the like which are arranged or adapted to be arranged in one or more particular ways and having a support carrying or adapted to carry the elements the elements each bearing a single symbol or a single combination of symbols and being attachable to, or mounted on, the support
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B19/00—Teaching not covered by other main groups of this subclass
    • G09B19/06—Foreign languages
    • G09B19/08—Printed or written appliances, e.g. text books, bilingual letter assemblies, charts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/754—Dendrimer, i.e. serially branching or "tree-like" structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Physics & Mathematics (AREA)
  • Educational Administration (AREA)
  • Educational Technology (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computational Linguistics (AREA)
  • Entrepreneurship & Innovation (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种要求低驱动电流脉冲的相变存储器件及其制造方法。在所述相变存储器件中，在衬底上形成晶体管，第一电极电连接至所述衬底上的晶体管。在所述第一电极上沿纵向形成相变材料膜，在所述相变材料膜上形成第二电极。这里，所形成的位于所述相变材料膜和所述第二电极之间的接触区域具有30nm或更小的宽度。

Description

相变存储器件及其制造方法
技术领域
本发明涉及相变存储器件及其制造方法，更具体来讲，涉及低功耗的相变存储器件及其制造方法。
背景技术
可以根据断电时能否保留数据，将半导体存储器粗略划分为易失性存储器和非易失性存储器。易失性存储器的典型例子包括动态随机存取存储器(DRAM)和静态随机存取存储器(SDRAM)，非易失性存储器的典型例子包括闪速存储器。典型存储器件根据电荷是否存入其中来表示逻辑“0”或“1”。DRAM由于需要周期性刷新，因此必须具有高电荷存储容量。因此，出现了力求增大DRAM的电容器电极表面积的多种尝试。但是，电容器电极表面积的增大阻碍了DRAM集成度的提高，这一点是我们不希望看到的。同时，典型的闪速存储单元具有栅极图案，所述栅极图案包括依次淀积在半导体衬底上的栅极绝缘膜、浮置栅、电介质膜和控制栅。通过使电荷隧穿栅极绝缘膜将数据写入闪速存储单元或从闪速存储单元中擦除。这时，工作电压高于电源电压。因此，闪速存储器必须具有用于生成数据写入/擦除操作所需的电压的放大器电路。
因此，有很多工作致力于开发具有非易失/随机存取特性、集成度高、和结构简单的新型存储器件。通过这些工作开发出的典型器件是采用相变材料的相变存储器。相变材料根据提供到其上的电流的强度级别(即焦耳热)变为非晶态或晶态，在电导率方面，非晶态相变材料与静态相变材料不同。
图1是说明相变存储器件操作方法的图示，可以通过该图说明将数据写入相变存储单元或由其擦除的方法。在该图中，横轴表示时间，纵轴表示施加到相变材料膜上的温度。
参照图1，在温度高于熔解温度Tm的短时间段T1内，通过加热使相变材料膜相变为非晶态，之后淬火(即迅速冷却)(参见曲线I)。相反，在温度高于结晶温度Tc、低于熔解温度Tm的时间段T2内，通过加热使相变材料膜相变为晶态，之后缓慢冷却(参见曲线II)，时间段T2长于时间段T1。非晶态相变材料膜的电阻率高于晶态相变材料膜的电阻率。因此，可以通过检测流过相变材料膜的电流确定存入相变存储单元的数据是逻辑“1”还是逻辑“0”。相变材料膜由硫族化物构成，即包含锗(Ge)、锑(Sb)和碲(Te)的化合物。
图2是说明常规相变存储器件的结构的示意性横截面图。
参照图2，常规相变存储器件包括下部电极10、上部电极18、***到电极10和18之间的薄相变材料膜16、以及与所述下部电极10和相变材料膜16电连接的导电触头14。下部电极10和导电触头14的侧面埋入到绝缘层12中，下部电极10电连接至晶体管5的漏极(D)区域。上部电极18电连接至位线(BL)。晶体管5的栅电极(G)电连接至字线(WL)。
在具有上述结构的常规相变存储器件中，当电流在下部电极10和上部电极18之间流动时，已经流经导电触头14的电流经过接触面20流入相变材料膜16，由此通过电流引起的焦耳热改变接触面20周围的相变材料的晶态。改变相变材料的状态所需的电流的强度与接触面20的面积成正比。也就是说，随着所述接触面面积的减小，所需的电流强度减弱。
但是，具有薄相变材料膜16的常规相变存储器件在减小接触面20的面积方面存在局限，因为导电触头14的宽度是由光刻工艺决定的。也就是说，由于当前半导体加工工艺的局限性，导电触头14的宽度不能无限制地减小。
发明内容
本发明提供了要求低驱动电流脉冲的相变存储器件及其制造方法。
根据本发明的一个方面，提供了一种相变存储器件，其包括：形成于衬底上的晶体管；在所述衬底上电连接至所述晶体管的第一电极；在所述第一电极上垂直形成的相变材料膜；以及在所述相变材料膜上形成的第二电极。
所形成的位于相变材料膜和第二电极之间的接触区域可以具有30nm或更小的宽度。
可以将接触区域的宽度限制为相变材料膜的淀积厚度。
相变材料膜可以具有宽于其上表面的下表面。
根据本发明的另一个方面，提供了一种制造相变存储器件的方法，所述方法包括：形成第一电极，其电连接至形成于半导体衬底上的晶体管；在所述半导体衬底上形成彼此间隔预定缝隙的第一绝缘层，使得所述第一绝缘层覆盖所述第一电极的一部分；在所述第一电极上，以及所述第一绝缘层的侧面，按照相对于所述第一绝缘层的预定程度溅射相变材料，从而形成具有第一厚度的相变材料膜；在所述半导体衬底上淀积覆盖所述第一绝缘层的第二绝缘层；通过使所述第二绝缘层平面化暴露垂直相变材料膜的上表面；以及在所述垂直相变材料膜上形成第二电极，其中，所述垂直相变材料膜上表面的第一宽度为所述第一厚度，所述第一宽度为30nm或更小。
所述相变材料膜的形成可以进一步包括：淀积具有第二厚度的保护层，以覆盖所述相变材料膜；通过依次对所述保护层和相变材料膜进行各向异性蚀刻去除位于所述第一绝缘层上的相变材料膜。
所形成的相变材料膜可以具有相当于所述第一厚度和第二厚度之和的下部宽度。
根据本发明的又一个方面，提供了一种制造相变存储器件的方法，所述方法包括：形成第一电极，所述第一电极电连接至形成于半导体衬底上的晶体管；在所述半导体衬底上形成彼此间隔预定缝隙的第一绝缘层，使得所述第一绝缘层覆盖所述第一电极的一部分；在所述第一电极和第一绝缘层上淀积具有第一厚度的相变材料膜，以覆盖所述第一绝缘层的侧面。淀积具有第二厚度的保护层，以覆盖所述相变材料膜；通过依次对所述保护层和相变材料膜进行各向异性蚀刻，去除位于所述第一绝缘层上和所述第一电极边缘上的相变材料膜，从而形成垂直相变材料膜；在所述半导体衬底上形成覆盖缝隙的第二绝缘层；通过使所述第二绝缘层平面化暴露所述垂直相变材料膜的上表面；以及在所述垂直相变材料膜上形成第二电极，其中，所述垂直相变材料膜的上表面的第一宽度为第一厚度，所述第一宽度为30nm或更小。
根据本发明的又一个方面，提供了一种制造相变存储器件的方法，所述方法包括：形成第一电极，其电连接至形成于半导体衬底上的晶体管；在所述第一电极上形成垂直相变材料膜；以及在所述垂直相变材料膜上形成第二电极。
附图说明
通过参照附图，对本发明的示范性实施例予以详细说明，本发明的上述和其它特征和优势会变得更加明显，其中：
图1是说明相变存储器件的操作方法的图示；
图2是说明常规相变存储器件的结构的示意性横截面图；
图3是根据本发明第一实施例的相变存储器件的横截面图；
图4A到图4H是说明制造根据本发明第二实施例的相变存储器件的步骤流程的横截面图；以及
图5A到图5H是说明制造根据本发明第三实施例的相变存储器件的步骤流程的横截面图。
具体实施方式
现在，将参照说明本发明示范性实施例的附图，对本发明进行更加全面的说明。在附图中，为了清晰起见，夸大了层和区域的厚度。
图3是根据本发明第一实施例的相变存储器件的横截面图。
参照图3，相变存储器件100包括下部电极120，其电连接至集成到半导体衬底110上的晶体管(未示出)。在下部电极120上沿纵向形成相变材料膜130。采用一种方式在相变材料膜130上形成上部电极140，使其电连接至相变材料膜130。在所述半导体衬底110和上部电极140之间填充绝缘层150。
下部电极120可以由TiN、TiAlN或多晶硅形成。
所形成的位于相变材料膜130和上部电极140之间的接触区域134具有200nm×20nm的面积。通过熟知的构图工艺难以实现宽度为30nm或更小的接触区域134。在下文中将对用于实现宽度为30nm或更小的接触区域的创造性淀积方法予以说明。
本领域技术人员公知相变材料膜140由硫族化物构成。
在向下部电极120和上部电极140施加电流时，由于相变材料膜130接触上部电极140的区域比相变材料膜130接触下部电极120的区域狭窄，使得前者的电流密度大于后者的电流密度。因此，接触区域134可以为相变区域。
图4A到图4H是说明根据本发明第二实施例制造相变存储器件的步骤流程的横截面图。
首先参照图4A，通过常规方法在硅衬底210上形成晶体管(未示出)，并形成电连接至所述晶体管的电极层220。通过对所述电极层220构图形成下部电极220。为简单起见，在附图中示出了用于制造两个存储单元的方法。
参照图4B，在硅衬底210上淀积第一绝缘层251，以覆盖下部电极220。通过对所述第一绝缘层251构图在预定缝隙G中暴露一部分下部电极220和一部分硅衬底210。这种对硅衬底210的暴露是针对后续溅射工艺进行的。
参照图4C，淀积相变材料膜230，以覆盖一部分下部电极220和一部分已构图的第一绝缘层251。在这一实施例中，沿图4C所示的箭头A方向溅射硫族化物。这时，可以通过溅射工艺形成第一宽度W1为30nm或更小的相变材料膜230。
参照图4D，在硅衬底210上淀积覆盖相变材料膜230的保护层252，使其具有第二宽度W2。保护层252可以由SiO2构成。在后续蚀刻工艺中采用保护层252保护相变材料膜230。
参照图4E，通过对保护层252和相变材料膜230进行各向异性蚀刻形成垂直相变材料膜230a。所形成的垂直相变材料膜230a具有宽于上表面的下表面。垂直相变材料膜230a的上部宽度为第一宽度W1，垂直相变材料膜230a的下部宽度为第一宽度W1和第二宽度W2的和。
参照图4F，在所述第一绝缘层251上形成第二绝缘层253，以覆盖缝隙G。可以采用与第一绝缘层251相同的材料形成第二绝缘层253。而且，可以采用与保护层252相同的材料形成第二绝缘层253。
参照图4G，通过化学机械抛光(CMP)使第二绝缘层253平面化，从而可暴露垂直相变材料膜230a。这时，可以去除相变材料膜230a上部的一部分。
参照图4H，通过在相变材料膜230上淀积电极层240，之后对电极层240构图，形成电连接至相变材料膜230的上部电极240。之后，通过单个化(singulation)工艺获取分立存储器件。
图5A到图5H是说明根据本发明第三实施例的制造相变存储器件的步骤流程的横截面图。
参照图5A，通过常规方法在硅衬底310上形成晶体管(未示出)，并形成电连接至所述晶体管的电极层320。通过对所述电极层320构图形成下部电极320。为简单起见，在附图中示出了用于制造两个存储单元的方法。
参照图5B，在硅衬底310上淀积第一绝缘层451，以覆盖下部电极320。通过在预定缝隙G中对所述第一绝缘层351构图暴露一部分下部电极320和一部分硅衬底310。
参照图5C，通过CVD或ALD淀积具有第一宽度W1的、覆盖下部电极320和一部分已构图第一绝缘层351的相变材料膜330。在这一实施例中，淀积硫族化物，以形成宽度为30nm或更小的相变材料膜330。第一宽度W1成为了垂直相变材料膜330a的上部宽度，在下文中将对其予以详细说明。因此，可以通过调整第一宽度W1控制垂直相变材料膜330a的上部宽度。
参照图5D，在硅衬底310上淀积覆盖相变材料膜330的保护层352，使其具有第二宽度W2。保护层352可以由SiO2构成。在后续蚀刻工艺中采用保护层352保护相变材料膜330。
参照图5E，通过对保护层352和相变材料膜330进行各向异性蚀刻，去除位于第一绝缘层351和第一电极320的边缘上的相变材料膜330，由此形成垂直相变材料膜330a。这时，使一存储单元的相变材料膜330a与相邻存储单元的相变材料膜330a绝缘。所形成的垂直相变材料膜330a具有宽于上表面的下表面。垂直相变材料膜330a的上部宽度为第一宽度W1，垂直相变材料膜330a的下部宽度为第一宽度W1和第二宽度W2的和。同时，可以不去除与下部电极320间隔一定距离的相变材料膜330b。
参照图5F，在所述第一绝缘层351上形成第二绝缘层353，以覆盖缝隙G。可以采用与第一绝缘层351相同的材料形成第二绝缘层353。而且，可以采用与保护层352相同的材料形成第二绝缘层353。
参照图5G，通过化学机械抛光(CMP)使至少第二绝缘层353平面化，从而可暴露垂直相变材料膜330a。这时，可以去除相变材料膜330a和330b的上部的一部分。
参照图5H，通过在相变材料膜330上淀积电极层340，之后对电极层340构图，形成电连接至相变材料膜330的上部电极340。之后，通过单个化(singulation)工艺获取分立存储器件。
如上所述，在本发明中，在上部电极和下部电极之间形成垂直相变材料膜。通过淀积工艺形成宽度为30nm或更小的相变材料膜，从而使相变材料膜的上部宽度小于30nm。因此，可以减小上部电极和相变材料膜之间的接触区域。接触面积的减小增大了接触区域内的电流密度，从而使减小施加到所述存储器件上的电流强度成为可能。
尽管已经参照本发明的示范性实施例对本发明进行了特别的展示和说明，但是本领域的普通技术人员应该理解的是，在不背离如所附权利要求定义的本发明的精神和范围的情况下，在其形式和细节上可做出各种变化。

Claims (8)

1.一种相变存储器件，其包括：
在衬底上形成的晶体管；
电连接至形成于所述衬底上的所述晶体管的第一电极；
在所述第一电极上沿纵向形成的相变材料膜；以及
在所述相变材料膜上形成的第二电极，
其中所形成的位于所述相变材料膜和所述第二电极之间的接触区域具有30nm或更小的宽度，且
所述接触区域的宽度等于所述相变材料膜的淀积厚度。
2.如权利要求1所述的器件，其中，所述相变材料膜具有宽于其上表面的下表面。
3.一种制造相变存储器件的方法，所述方法包括：
形成第一电极，其电连接至形成于半导体衬底上的晶体管；
在所述半导体衬底上形成彼此间隔预定缝隙的第一绝缘层，使得所述第一绝缘层覆盖所述第一电极的一部分；
在所述第一电极上以及所述第一绝缘层的在所述第一电极上的侧面，按照相对于所述第一绝缘层的预定角度溅射相变材料，从而形成具有第一厚度的相变材料膜；
在所述半导体衬底上淀积覆盖所述第一绝缘层和所述缝隙的第二绝缘层；
通过使所述第二绝缘层平面化暴露垂直相变材料膜的上表面；以及
在所述垂直相变材料膜上形成第二电极，
其中，所述垂直相变材料膜的所述上表面的第一宽度等于所述第一厚度，所述第一宽度为30nm或更小。
4.如权利要求3所述的方法，其中，所述相变材料膜的形成进一步包括：
淀积具有第二厚度的保护层，以覆盖所述相变材料膜；以及
通过依次对所述保护层和所述相变材料膜进行各向异性蚀刻去除位于所述第一绝缘层上的相变材料膜。
5.如权利要求4所述的方法，其中，所形成的相变材料膜具有等于所述第一厚度和所述第二厚度之和的下部宽度。
6.一种制造相变存储器件的方法，所述方法包括：
形成第一电极，其电连接至形成于半导体衬底上的晶体管；
在所述半导体衬底上形成彼此间隔预定缝隙的第一绝缘层，使得所述第一绝缘层覆盖所述第一电极的一部分；
在所述第一电极和所述第一绝缘层上淀积具有第一厚度的相变材料膜，以覆盖所述第一绝缘层的侧面；
淀积具有第二厚度的保护层，以覆盖所述相变材料膜；
通过依次对所述保护层和所述相变材料膜进行各向异性蚀刻去除位于所述第一绝缘层以及所述第一电极的边缘上的相变材料膜，从而形成垂直相变材料膜；
在所述半导体衬底上形成覆盖所述缝隙的第二绝缘层；
通过使所述第二绝缘层平面化暴露所述垂直相变材料膜的上表面；以及
在所述垂直相变材料膜上形成第二电极，
其中，所述垂直相变材料膜的所述上表面的第一宽度等于第一厚度，所述第一宽度为30nm或更小。
7.如权利要求6所述的方法，其中，通过化学气相淀积或原子层淀积淀积具有所述第一厚度的相变材料膜。
8.如权利要求6所述的方法，其中，所形成的相变材料膜具有等于所述第一厚度和所述第二厚度之和的下部宽度。
CNB2006100049634A 2005-02-18 2006-01-12 相变存储器件及其制造方法 Active CN100514664C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050013531A KR100707182B1 (ko) 2005-02-18 2005-02-18 상전이 메모리 소자 및 제조방법
KR13531/05 2005-02-18

Publications (2)

Publication Number Publication Date
CN1828922A CN1828922A (zh) 2006-09-06
CN100514664C true CN100514664C (zh) 2009-07-15

Family

ID=36943304

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100049634A Active CN100514664C (zh) 2005-02-18 2006-01-12 相变存储器件及其制造方法

Country Status (4)

Country Link
US (2) US7599216B2 (zh)
JP (1) JP2006229237A (zh)
KR (1) KR100707182B1 (zh)
CN (1) CN100514664C (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI305678B (en) * 2006-08-14 2009-01-21 Ind Tech Res Inst Phase-change memory and fabricating method thereof
KR100795906B1 (ko) * 2006-08-29 2008-01-21 삼성전자주식회사 상변화 기억장치 및 그 제조방법
US20080113464A1 (en) * 2006-10-10 2008-05-15 Savransky Semyon D Asymmetric chalcogenide device
US7463512B2 (en) * 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US7728405B2 (en) 2007-03-08 2010-06-01 Qimonda Ag Carbon memory
KR100888617B1 (ko) 2007-06-15 2009-03-17 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
DE102008032067A1 (de) * 2007-07-12 2009-01-15 Samsung Electronics Co., Ltd., Suwon Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden
US20100051896A1 (en) * 2008-09-02 2010-03-04 Samsung Electronics Co., Ltd. Variable resistance memory device using a channel-shaped variable resistance pattern
KR101486984B1 (ko) 2008-10-30 2015-01-30 삼성전자주식회사 가변 저항 메모리 소자 및 그 형성방법
KR20100082604A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 가변저항 메모리 장치 및 그의 형성 방법
US8030635B2 (en) * 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
KR101617381B1 (ko) 2009-12-21 2016-05-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
KR20110090583A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
US8729521B2 (en) * 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8541765B2 (en) * 2010-05-25 2013-09-24 Micron Technology, Inc. Resistance variable memory cell structures and methods
US8507353B2 (en) 2010-08-11 2013-08-13 Samsung Electronics Co., Ltd. Method of forming semiconductor device having self-aligned plug
US9466793B2 (en) * 2010-10-29 2016-10-11 Hewlett-Packard Development Company, L.P. Memristors having at least one junction
KR20130017647A (ko) * 2011-08-11 2013-02-20 삼성전자주식회사 가변 저항 메모리 장치의 제조 방법
US8599599B2 (en) * 2011-09-01 2013-12-03 Micron Technology, Inc. Method, system, and device for phase change memory switch wall cell with approximately horizontal electrode contact
US8981330B2 (en) 2012-07-16 2015-03-17 Macronix International Co., Ltd. Thermally-confined spacer PCM cells
US9257641B2 (en) * 2013-11-08 2016-02-09 Industrial Technology Research Institute Via structure, memory array structure, three-dimensional resistance memory and method of forming the same
US11177436B2 (en) * 2019-04-25 2021-11-16 International Business Machines Corporation Resistive memory with embedded metal oxide fin for gradual switching
CN113192929B (zh) * 2020-01-14 2023-07-25 联华电子股份有限公司 电阻式存储器结构及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5341328A (en) * 1991-01-18 1994-08-23 Energy Conversion Devices, Inc. Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6795338B2 (en) * 2002-12-13 2004-09-21 Intel Corporation Memory having access devices using phase change material such as chalcogenide
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
KR100560659B1 (ko) * 2003-03-21 2006-03-16 삼성전자주식회사 상변화 기억 소자 및 그 제조 방법
US7161167B2 (en) * 2003-08-04 2007-01-09 Intel Corporation Lateral phase change memory
US7265050B2 (en) * 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
KR100533958B1 (ko) * 2004-01-05 2005-12-06 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20090289241A1 (en) 2009-11-26
JP2006229237A (ja) 2006-08-31
KR100707182B1 (ko) 2007-04-13
CN1828922A (zh) 2006-09-06
US20060197130A1 (en) 2006-09-07
US7872908B2 (en) 2011-01-18
US7599216B2 (en) 2009-10-06
KR20060092551A (ko) 2006-08-23

Similar Documents

Publication Publication Date Title
CN100514664C (zh) 相变存储器件及其制造方法
KR100668824B1 (ko) 상변환 기억 소자 및 그 제조방법
US7763492B2 (en) Method of making phase change memory device employing thermally insulating voids and sloped trench
CN100541855C (zh) 非易失存储元件及其制造方法
CN1828923A (zh) 相变存储器件及其制造方法
US9276202B2 (en) Phase-change storage unit containing TiSiN material layer and method for preparing the same
CN100550408C (zh) 非易失存储元件及其制造方法
KR20060001055A (ko) 상변환 기억 소자 및 그 제조방법
KR20040054250A (ko) 상전이 메모리 셀 및 그 형성방법
KR100967675B1 (ko) 상변환 기억 소자 및 그의 제조방법
US20090127586A1 (en) Integrated circuit having memory cells and method of manufacture
KR100980295B1 (ko) 상변환 기억 소자의 제조방법
KR100650735B1 (ko) 상변환 기억 소자 및 그의 제조방법
US20060003470A1 (en) Phase-change random access memory device and method for manufacturing the same
KR100967676B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100650724B1 (ko) 상변화 기억 소자의 제조방법
KR100650719B1 (ko) 상변환 기억 소자 및 그 제조방법
KR100997785B1 (ko) 상변환 기억 소자 및 그 제조방법
KR100536599B1 (ko) 상변화 기억 소자 구조
KR100650721B1 (ko) 상변화 기억 소자 및 그 제조방법
JP2006303294A (ja) 相変化型不揮発性メモリ及びその製造方法
KR20080088983A (ko) 상변환 기억 소자 및 그 제조방법
KR101052862B1 (ko) 상변환 기억 소자 및 그 제조방법
KR20060001098A (ko) 상변화 기억 소자 및 그 제조방법
KR20070063810A (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant