CN100511618C - 金属粒子分散组合物以及使用了它的方法 - Google Patents

金属粒子分散组合物以及使用了它的方法 Download PDF

Info

Publication number
CN100511618C
CN100511618C CNB2006800074329A CN200680007432A CN100511618C CN 100511618 C CN100511618 C CN 100511618C CN B2006800074329 A CNB2006800074329 A CN B2006800074329A CN 200680007432 A CN200680007432 A CN 200680007432A CN 100511618 C CN100511618 C CN 100511618C
Authority
CN
China
Prior art keywords
composition
metallic
electrode
circuit substrate
raised pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006800074329A
Other languages
English (en)
Other versions
CN101138078A (zh
Inventor
平野浩一
辛岛靖治
一柳贵志
富田佳宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101138078A publication Critical patent/CN101138078A/zh
Application granted granted Critical
Publication of CN100511618C publication Critical patent/CN100511618C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11524—Self-assembly, e.g. self-agglomeration of the bump material in a fluid with special adaptation of the surface or of an auxiliary substrate, e.g. surface shape specially adapted for the self-assembly process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Conductive Materials (AREA)

Abstract

本发明提供一种适用于倒装片安装法或***焊盘形成法中的组合物，其包括第一成分(3a)、第二成分(3b)、金属粒子(1，1’)及对流添加剂。在第二成分(3a)中，分散有金属粒子(1，1’)，并且含有对流添加剂。至少一部分的金属粒子(1)内置有第一成分(3a)，当因加热而使金属粒子(1)熔融时，第一成分(3a)与第二成分(3b)即接触而开始热硬化树脂(3c)的形成。另外，对流添加剂因被加热而产生气体，在组合物的内部产生对流。

Description

金属粒子分散组合物以及使用了它的方法
技术领域
本发明涉及以分散的状态含有金属粒子的组合物(以下也称作「金属粒子分散组合物」)，更具体来说，涉及在将电路基板与半导体芯片电连接之时所用的金属粒子分散组合物；或在电路基板的电极上形成***焊盘之时所用的金属粒子分散组合物。另外，本发明还涉及使用了该金属粒子分散组合物的倒装片安装方法及***焊盘形成方法。
背景技术
近年来，在以迅速地扩大普及的携带电话或笔记本电脑、PDA或数字照相机等为代表的移动体电子机器中，小型化·薄型化·轻量化不断推进。另外，由于对高性能化或多功能化的要求也在提高，因此半导体设备及电路产品变得超小型化，这些电子部件的安装技术提高，电子电路的高密度化正在飞跃性地发展。
在电子电路的高密度化中所必需的技术是半导体集成电路(LSI)的高密度安装技术。由于LSI芯片的连接电极(也简称为「电极」)的多管脚化及窄间距化迅速地发展，因此作为半导体封装技术来说，裸芯片的利用倒装片安装的CSP(芯片尺寸封装)及向外部端子的PPGA、BGA安装正在变得一般化，要求能够与搭载IC的高速化或小型化及输入输出端子数的增加对应的新的安装技术。
在进行倒装片安装之时，首先，在半导体芯片上形成多个电极垫，在该电极垫上用焊料或Au等材料形成***焊盘。然后，通过将该半导体芯片的***焊盘与形成于电路基板上的多个电极相面对地配置，而将***焊盘与电极电接合。其后，向半导体芯片与电路基板之间填充树脂材料(底层填料)，提高半导体芯片与电路基板的电接合及机械的接合。
这里，在将电极数超过5,000个这样的下一代LSI安装于电路基板上时，必须形成对应于100μm以下的窄间距的焊盘，然而利用现在的焊料***焊盘形成技术，很难与该窄间距化对应。
另外，必须与电极数对应地形成多个***焊盘，为了实现低成本化，需要缩短每个芯片的安装节拍(tact)而提高生产性。
作为以往的***焊盘形成技术，有镀膜法或网板印刷法等，然而镀膜法虽然适于窄间距化，但是由于其工序复杂，因而在生产性方面有问题。另外，网板印刷法虽然在生产性方面优良，但是由于使用掩模，因此不适于窄间距化。
此种现状之中，近年来，提出过几个在LSI芯片或电路基板的电极上选择性地形成焊盘的技术。由于该技术不仅适于微细***焊盘的形成，而且可以实现***焊盘的一次性形成，因此在生产性方面优良，作为适于下一代LSI的安装的技术受到关注。
该技术的一个例子例如记载于专利文献1中。如果简单地进行说明，则首先将由焊料粉末与焊剂(flux)的混合物构成的焊膏(solder paste)涂布于形成有发生了表面氧化的电极的电路基板的全面，其后，实施电路基板的加热。这样，就会使焊料粉末熔融，在相邻的电极之间不产生短路地在电极上选择性地形成焊料层。
其他的例子被记载于专利文献2或非专利文献3等中。如果简单地进行说明，则首先将以有机酸铅盐和金属锡作为主成分的膏状组合物(化学反应析出型焊料)涂布于形成有电极的电路基板的全面，其后，实施电路基板的加热。这样，就会引起Pb与Sn的置换反应，使Pb/Sn合金向电路基板的电极上选择性地析出。
另外，例如还存在有专利文献3中记载的方法。该方法首先是将在表面形成了电极的电路基板浸渍于药剂中而仅在电极的表面形成粘接性覆盖膜。然后，通过在该粘接性覆盖膜上胶粘焊料粉末，而在电极上选择性地形成***焊盘。
但是，所述的方法由于都是在半导体芯片的电极垫上或电路基板的电极上形成***焊盘，因此在通常的倒装片安装中，需要
(1)在形成了***焊盘后，将半导体芯片搭载于电路基板上，利用焊料回流夹隔***焊盘进行电极之间的接合的工序；及
(2)向电路基板与半导体芯片之间注入底层填料树脂而将半导体芯片在电路基板上固定化的工序，从而成为导致成本上升的原因。
所以，最近，例如像专利文献4中所记载的那样，提出如下的方法，即，在半导体芯片的突起电极与电路基板上的电极之间，夹隔着由含有导电性粒子的各向异性导电材料制成的薄膜地进行加热·加压，由此仅将规定的导通部分电接合。
或者，例如像专利文献5中所记载的那样，提出如下的方法，即，将由热硬化树脂及导电性粒子构成的导电性胶粘剂向半导体芯片与电路基板之间供给，在将半导体芯片加热的同时，将该导电性胶粘剂加热。利用该方法，可以将熔融了的导电性粒子会聚在半导体芯片的电极与电路基板的电极之间而将电极之间电连接，同时可以将半导体芯片与电路基板相互接合。
专利文献1：特开2000—94179号公报(申请国：日本；公开日：2000年4月4日)
专利文献2：特开平1—157796号公报(申请国：日本；公开日：1989年6月21日)
专利文献3：特开平7—74459号公报(申请国：日本；公开日：1995年3月17日)
专利文献4：特开2000—332055号公报(申请国：日本；公开日：2000年11月30日)
专利文献5：特开2004—260131号公报(申请国：日本；公开日：2004年9月16日)
非专利文献1：电子安装技术，2000年9月号，38页～45页
所述的专利文献5的技术中，虽然热硬化树脂的硬化温度被设定为高于导电性粒子的熔点，但是涂布于基板上的导电性胶粘剂一般来说在该加热阶段高分子化推进而使粘度慢慢地上升。所以，所述的专利文献5的技术中，由于粘度上升，会阻碍熔融了的导电性粒子的流动化，一部分的导电性粒子可以残存于电极垫间以外的区域。其结果是，有可能产生电极间的绝缘性降低的问题。
发明内容
本发明是鉴于所述情况而完成的。也就是说，本发明的目的在于，提供可以解决由粘度上升引起的问题的组合物。另外，本发明的目的还在于，提供可以抑制短路而在连接可靠性的方面理想的倒装片安装方法及***焊盘形成方法。
为了解决所述问题，本发明提供一种组合物，是含有第一成分、第二成分、金属粒子及对流添加剂而成的组合物，其特征是，在第二成分中，分散有金属粒子，并且含有对流添加剂，金属粒子的至少一部分内置有第一成分，一旦因加热而使金属粒子熔融时，则第一成分与第二成分即接触而形成热硬化树脂，另外，对流添加剂被加热而产生气体。
第一成分优选热硬化树脂的形成中所用的硬化剂或硬化促进剂，第二成分优选热硬化树脂的形成中所用的主剂。
本发明的组合物的特征之一是，分散于第二成分中的金属粒子的至少一部分内置有第一成分。由于该特征，本发明的组合物在金属粒子熔融后才开始第一成分与第二成分的硬化反应。也就是说，本发明的组合物中，由于在金属粒子达到熔融的温度后才开始硬化反应，组合物的粘度上升，因此在加热的初期阶段，组合物的粘度被抑制(即，本发明的组合物的「贮存期长」)。
另外，本发明的组合物的特征还在于，含有对流添加剂。由于对流添加剂一旦被加热，即会沸腾而气化，或者分解而产生气体，因此通过该气体在组合物中流动，就可以在组合物的内部产生对流，金属粒子在组合物中流动化。所以，例如在利用倒装片安装向半导体芯片与电路基板之间供应组合物而加热的情况下，由于半导体芯片的电极及电路基板的电极的浸润性(即，该电极对于金属粒子具有高度的浸润性)，金属粒子在电极间容易自会聚，其结果是，将会得到将电极间电连接的连接体。作为对流添加剂，优选从由二甲苯、异丁醇、异戊醇、乙酸丁酯、四氯乙烯、甲基异丁基酮、乙基卡必醇、丁基卡必醇、乙二醇、氢氧化铝、片钠铝石、偏硼酸铵、偏硼酸钡及碳酸氢钠构成的组中选择的至少一种以上的物质。
在某个优选的实施方式中，硬化剂是从由脂肪族胺、芳香族胺、脂肪族酸酐、脂环式酸酐、有机过氧化物及多元酸构成的组中选择的至少一种以上的物质，主剂是从由环氧树脂、不饱和聚酯树脂、醇酸树脂、聚丁二烯树脂、聚酰亚胺树脂、聚酰胺树脂及氰酸酯树脂构成的组中选择的至少一种以上的物质。
在某个优选的实施方式中，构成金属粒子的金属成分是从由Sn—Pb系合金、Sn—Ag系合金、Sn—Ag—Cu系合金、Sn—Bi—Ag—In系合金、Sn—Bi—Zn系合金、Sn—Bi—Ag—Cu系合金、Sn—Zn系合金及Sn—Sb系合金构成的组中选择的至少一种以上的合金。
本发明的组合物优选具有膏状或薄片状的形态。另外，在组合物中优选含有0.5～30体积％的构成金属粒子的金属成分。
在某个优选的实施方式中，构成金属粒子的金属成分优选在第一成分与第二成分的混合物的硬化反应开始温度与硬化反应峰值温度之间具有熔点。同样地，对流添加剂优选在第一成分与第二成分的混合物的硬化反应开始温度与硬化反应峰值温度之间具有沸点，或者分解而产生气体。
本发明中，还提供使用了所述组合物的倒装片安装方法。该倒装片安装方法包括：
(i)准备形成了多个电极a(或「连接端子」)的半导体芯片及形成了多个电极b(或「电极端子」)的电路基板的工序(准备将电极a与电极b相互对应地设置了的半导体芯片及电路基板)、
(ii)向所述电路基板的形成了电极b的面，供给本发明的组合物的工序、
(iii)将所述半导体芯片配置于所述组合物上，使得所述电极a与所述电极b分别相面对的工序以及
(iv)加热所述电路基板，由构成金属粒子的金属成分形成将所述电极a和所述电极b电连接的连接体，并且在所述半导体芯片与所述电路基板之间形成热硬化树脂层的工序。
在该倒装片安装方法中，因对流而流动化了的金属粒子或熔融金属成分(因金属粒子的熔融而产生的熔融金属)向电极a及/或电极b上自会聚，形成将电极a与电极b电连接的连接体，并且利用由金属粒子的熔融引起的第一成分与第二成分的接触，在半导体芯片与电路基板之间形成热硬化树脂层。所以，本发明的倒装片安装方法中，可以一并地进行利用构成金属粒子的金属成分的「焊料连接」、利用热硬化树脂的「底层填料树脂的形成」。
本发明的倒装片安装方法中所用的组合物由于如上所述是具有比较长的「贮存期」的组合物，因此常温等时的保存稳定性被改善，倒装片安装时的操作性被大大地改善。
优选在工序(iii)中，将多个半导体芯片配置于组合物上。另外，工序(i)中所准备的电路基板也可以是印刷配线板、陶瓷基板、玻璃基板或半导体晶片。
另外，本发明中，还提供使用了所述组合物的***焊盘安装方法。该***焊盘安装方法是在电路基板的多个电极(或「电极端子」)上形成***焊盘的方法，其包括：
(i)准备形成了多个电极的电路基板及脱模性外罩的工序、
(ii)向所述电路基板的形成了电极的面A上供给本发明的组合物的工序、
(iii)在所述组合物上配置脱模性外罩的工序、
(iv)加热所述电路基板，由构成金属粒子的金属成分在所述电极上形成***焊盘，在所述电路基板与所述脱模性外罩之间形成热硬化树脂层的工序以及
(v)将所述脱模性外罩从热硬化树脂层中去除(或剥离)的工序。
该***焊盘安装方法中，因对流而流动化了的金属粒子或熔融金属成分(因金属粒子的熔融而产生的熔融金属)向电极上自会聚而形成***焊盘，并且利用由金属粒子的熔融引起的第一成分与第二成分的接触，可以在电路基板与脱模性外罩之间形成热硬化树脂层。工序(i)中准备的电路基板也可以是印刷配线板、陶瓷基板、玻璃基板或半导体晶片。
本发明的焊盘安装方法中，在电路基板的表面容易形成纵横比大的焊料***焊盘，容易形成精细间距的焊料***焊盘。另外，可以大幅度简化***焊盘的形成工序本身。此外，由于可以利用热硬化树脂层，保护除了***焊盘以外的区域，因此还可以实现可靠性的提高。
本发明的***焊盘形成方法的某个优选的实施方式中，在工序(i)与工序(ii)之间，还包括向除了设置电极的区域以外的电路基板的面A供给脱模剂而形成脱模剂层的工序，
工序(v)中，不仅将脱模性外罩从热硬化树脂层上去除，而且还将热硬化树脂层及脱模剂层从电路基板上去除。
另外，本发明的***焊盘形成方法的某个优选的实施方式中，在工序(i)中准备的脱模性外罩的面B上，与电路基板的电极对应地形成多个凸台(land)，并且在除了该凸台以外的区域形成脱模剂层，
工序(iii)中，将脱模性外罩配置于组合物上，使得凸台与电极分别相面对，
工序(iv)中，金属粒子或熔融金属成分(因金属粒子的熔融而产生的熔融金属)向凸台及/或电极上自会聚，形成将电极与凸台连接的***焊盘，另外，
工序(v)中，在***焊盘上留下凸台的状态下进行去除脱模性外罩及脱模剂层的操作。该情况下，由于除去***焊盘以外的区域被热硬化树脂层保护，因此连接可靠性提高，另一方面，可以将从热硬化树脂层中向上方突出的***焊盘用于安装中。而且，由于除去突出的区域以外的***焊盘的外周部被热硬化树脂包围，因此还可以形成精细间距的***焊盘。
***焊盘形成方法的工序(i)中准备的脱模性外罩为了在之后可以从热硬化树脂层中被可靠地剥离，最好是：
由玻璃形成的板状物；
由陶瓷形成的板状物；或
涂覆了对热硬化树脂具有脱模性的材料的板状物，例如涂覆了选自由硅树脂、氟树脂、聚丙烯树脂、硅油、无机氧化物、无机氮化物及无机氮化氧化物构成的组中的至少一种以上的材料的板状物。
同样地，可以在***焊盘形成方法的工序(i)与工序(ii)之间形成的脱模剂层为了可以可靠地进行之后的剥离，最好由对热硬化树脂具有脱模性的材料形成，例如最好是例如涂布了由选自由硅树脂、氟树脂、聚丙烯树脂、硅油、无机氧化物、无机氮化物及无机氮化氧化物构成的组中的至少一种以上的材料形成的脱模剂而得的脱模剂层。
另外，本发明中，还提供通过将用所述方法形成了***焊盘的半导体晶片分割为多个单片而得到的半导体封装体。也就是说，当使用本发明的***焊盘形成方法时，就可以容易地获得芯片尺寸封装(CSP)。
利用本发明的组合物，可以起到由分散于第二成分中的至少一部分的金属粒子内置有第一成分而引起的有利的效果。具体来说，在将本发明的组合物用于倒装片安装或***焊盘安装的情况下，由于在金属粒子熔融后才开始第一成分与第二成分的硬化反应，因此在加热的初期阶段，可以抑制组合物的粘度。所以，在加热的初期阶段，金属粒子可以在组合物中顺畅地流动，而不会有由对流添加剂或热的浮力等引起的对流被抑制的情况。
也就是说，在使用了预先混合了热硬化树脂(例如环氧树脂)的主剂与硬化剂的混合物的以往技术的情况下，由于该混合物的贮存期短，在向电路基板上的涂布阶段或电路基板的加热的初期阶段中硬化反应已经被开始，粘度上升，因此会阻碍对流的发生，有可能阻碍金属粒子的自会聚等，然而本发明中，由于金属粒子熔融后才开始硬化反应，因此可以将从加热的开始到硬化反应的结束的时间维持得较长，其结果是，可以产生对于使金属粒子向电极上或电极间自会聚来说足够的对流。
由于像这样金属粒子有效地向电极上或电极间自会聚，因此当将本发明的组合物用于倒装片安装或***焊盘形成中时，就可以减少残存于电极以外或电极间以外的区域的金属粒子。所以，可以防止半导体芯片的电极与电路基板的电极的短路，可以将电极间可靠性良好地连接。
附图说明
图1A是本发明的组合物中所含的金属粒子(在由金属层覆盖的芯区域中内置了第一成分的金属粒子)的剖面图。
图1B是本发明的组合物中所含的金属粒子(并未内置有第一成分，而全部由金属成分构成的金属粒子)的剖面图。
图1C表示对第一成分与第二成分的混合物进行示差扫描热量测定而得的DSC曲线的概念图。
图1D是示意性地表示了金属粒子(在由金属层覆盖的芯区域中内置了第一成分的金属粒子)的制造方法的图。
图2A(a)～(d)是表示第一实施方式的本发明的倒装片安装方法的工序剖面图。
图2B(a)～(d)是表示第一实施方式的本发明的倒装片安装方法的工序剖面图。
图3A(a)～(f)是表示第二实施方式的本发明的***焊盘形成方法的工序剖面图。
图3B(a)～(f)是表示第二实施方式的本发明的***焊盘形成方法的工序剖面图。
图4(a)～(g)是表示第三实施方式的本发明的***焊盘形成方法的工序剖面图。
图5(a)及(b)是第四实施方式的本发明的***焊盘形成方法中所用的脱模性外罩的俯视图及剖面图(用线A—A切割的剖面图)，图5(c)是与该脱模性外罩对应地准备的电路基板的剖面图。
图6(a)～(f)是表示第四实施方式的本发明的***焊盘形成方法的工序剖面图。
图7是表示第四实施方式的本发明的***焊盘形成方法中所用的脱模性外罩的变形例的剖面图。
图8(a)～(d)是表示第五实施方式的本发明的***焊盘形成方法的工序剖面图。
图9是通过冲裁图8(d)所示的半导体晶片而得的半导体封装体的剖面图。
图10(a)～(d)是表示第六实施方式的本发明的***焊盘形成方法的工序剖面图。
图11是通过冲裁图10(d)所示的半导体晶片而得的半导体封装体的剖面图。
其中，1、21、31、51  在由金属层覆盖了的芯区域中内置了第一成分的金属粒子，1’、21’、31’、51’  全部由金属材料(或焊料材料)构成的金属粒子，1”  熔融金属成分(金属粒子1或金属层2熔融了的成分)，21”  熔融金属成分(金属粒子21或金属层22熔融了的成分)，2、22、32、52  金属层(焊料材料层)，20  圆筒状的金属构件，3a、23a、33a、53a第一成分，3b、23b、33b、53b  第二成分，3c、23c、33c、53c  热硬化树脂或热硬化树脂层，4、24、34、54  本发明的组合物(金属粒子分散组合物)，5、25  电路基板的电极(电极b)，6、26  电路，7  半导体芯片的电极(电极a)，8  半导体芯片，9、28、36、55  因对流添加剂而产生的气体，10  连接体(焊料)，27、41、63  脱模性外罩(脱模性盖材料)，29、58  ***焊盘(焊料***焊盘)，35、43  脱模剂层，42  凸台，56  ***焊盘主体，57  构成***焊盘顶部的突出部，61半导体晶片的电极，62  半导体晶片，64  冲裁线，65、66  半导体封装体。
具体实施方式
下面将参照附图对本发明的实施方式进行说明。对于相同的要素，使用相同的符号，有时将说明省略。
(金属粒子分散组合物)
首先，对本发明的金属粒子分散组合物进行说明。金属粒子分散组合物包括第一成分、第二成分、金属粒子及对流添加剂。第二成分可以作为连续相发挥作用，在第二成分中分散地含有金属粒子。对流添加剂以与第二成分混合的形态存在，然而在对流添加剂为液状的情况下，可以与第二成分一起形成连续相，在为固体形状或粉末状等情况下，可以以分散于第二成分中的形态存在。第一成分被内置于至少一部分的金属粒子中地存在。
(金属粒子)
最好至少一部分的金属粒子在其芯区域中含有第一成分。也就是说，金属粒子如图1A及图1B中所示，由在被金属层2覆盖的区域中含有第一成分3a的金属粒子1及全部由金属成分构成的金属粒子1’构成。由于由第一成分与第二成分形成热硬化树脂，因此可以与应当形成的热硬化树脂的量对应地决定第一成分的量，另一方面，构成金属粒子的金属成分的量由应当形成的***焊盘或连接体的量决定。所以，根据情况不同，还可以考虑全部的金属粒子成为所述金属粒子1的方式。
当构成金属粒子1、1’的金属成分的量相对于组合物来说少于0.5体积％时，则在执行倒装片安装方法之际无法在电极间获得足够的连接体，可以成为导致连接故障的原因。另一方面，当构成金属粒子1、1’的金属成分的量相对于组合物来说多于30体积％时，则未被用于连接体形成中而残存的金属成分增加，容易在相邻的连接体之间产生短路故障。所以，构成金属粒子1、1’的金属成分的量优选在组合物中含有0.5～30体积％。
作为构成金属粒子1、1’的金属成分(即，构成金属粒子1’及金属层2的成分)，可以使用Pb—Sn合金等常规的焊料材料，然而也可以使用鉴于环境问题而在最近所开发的焊料材料，例如使用Sn—Ag系合金、Sn—Ag—Cu系合金、Sn—Bi—Ag—In系合金、Sn—Bi—Zn系合金、Sn—Bi—Ag—Cu系合金、Sn—Zn系合金及Sn—Sb系合金等。而且，在构成金属粒子1、1’的金属成分为焊料材料的情况下，也可以将该金属粒子1、1’称作「焊料粒子」。
而且，构成金属粒子1、1’的金属成分最好具有适于倒装片安装法或***焊盘形成法的熔点。例如，构成金属粒子1、1’的金属成分具有比第一成分和第二成分的混合物的硬化反应开始温度(T0)更高的熔点，更优选在第一成分与第二成分的混合物的硬化开始温度(T0)与硬化反应峰值温度(T1)之间具有熔点。所谓硬化反应开始温度(T0)是指，如图1C中所示，在对第一成分和第二成分的混合物进行示差扫描热量测定而得的DSC曲线中，上升为放热峰的曲线部分的拐点P的切线与基线相交的点的温度。同样地，所谓硬化反应峰值温度(T1)是指，对第一成分与第二成分的混合物进行示差扫描热量测定而得的DSC曲线的放热峰的温度。而且，这里所说的「示差扫描热量测定」是使用了示差扫描热量计(精工仪器株式会社制，型号：DSC220)的示差扫描热量测定，是将所述混合物加入铝制的样品盘中，在以10℃/分钟的升温速度从室温开始升温的条件下进行的。
(第一成分)
作为第一成分3a，优选在一般的热硬化树脂的形成中所用的硬化剂或硬化促进剂。例如，第一成分3a优选从由脂肪族胺、芳香族胺、脂肪族酸酐、脂环式酸酐、有机过氧化物及多元酸构成的组中选择的至少一种以上的硬化剂。
(金属粒子的制造方法)
下面，对金属粒子1的制造方法进行说明。对于本发明的金属粒子1的制造方法没有特别限制，只要是可以在粒子状的金属中内置第一成分的方法，无论是何种制造方法都可以使用。而且，例如也可以使用以下的2个制造方法来制造金属粒子1。
(A)利用拉丝加工的方法
图1D中，表示了利用拉丝加工的金属粒子1的制造方法的示意图。首先，如图1D(a)所示，制作堆积了第一成分3a的圆筒状的金属构件20。此后，如图1D(b)所示，对圆筒状的金属构件20进行拉丝加工。拉丝加工是将焊料穿过模拉伸而细细地减径拉出的加工方法。然后，将变细的线状的金属构件20以所需的长度更细地减径(参照图1D(c))，在该减径部切断(参照图1D(d))。其后，根据需要，通过将切断而得的构件加工为球状，就可以得到金属粒子1(参照图1D(e))。
(B)利用压花加工的方法
该方法是如下的方法，即，在将第一成分涂布在第一金属板上而固定后，在其上配置第二金属板，然后，用进行了压花加工的压力机将金属板之间压接，同时切断。用该方法也可以获得金属粒子1。
(第二成分)
第二成分只要是与第一成分接触而形成热硬化树脂的成分，则无论是何种成分都可以。第二成分优选在一般的热硬化树脂的形成中所用的主剂。例如，第二成分优选从由环氧树脂、不饱和聚酯树脂、醇酸树脂、聚丁二烯树脂、聚酰亚胺树脂、聚酰胺树脂及氰酸酯树脂构成的组中选择的至少一种以上的热硬化树脂的主剂。而且，在希望组合物具有糊状或薄片状的形态的情况下，优选选择粘度高的第二成分。
虽然最好第一成分是热硬化树脂的硬化剂或硬化促进剂，第二成分是热硬化树脂的主剂，但是也可以变为相反的方式。即，也可以是第一成分为热硬化树脂的主剂，第二成分为热硬化树脂的硬化剂或硬化促进剂。
另外，第二成分也可以是在金属粒子的熔融后开始或促进硬化的材料。
(组合物中所含的对流添加剂)
对流添加剂只要是通过被加热而在组合物的内部产生对流的物质，则无论是何种对流添加剂都可以。对流添加剂优选在加热下沸腾而气化的物质或在加热下分解而放出气体的物质，例如优选从由二甲苯、异丁醇、异戊醇、乙酸丁酯、四氯乙烯、甲基异丁基酮、乙基卡必醇、丁基卡必醇、乙二醇、氢氧化铝、片钠铝石、偏硼酸铵、偏硼酸钡及碳酸氢钠构成的组中选择的一种以上的物质。
该对流添加剂最好具有适于倒装片安装法或***焊盘形成法的物性。例如，对流添加剂优选在第一成分与所述第二成分的混合物的硬化反应开始温度(T0)与硬化反应峰值温度(T1)之间具有沸点，或分解而产生气体的物质。与所述相同，所谓硬化反应开始温度(T0)是指，如图1C中所示，在对第一成分和第二成分的混合物进行示差扫描热量测定而得的DSC曲线中，上升为放热峰的曲线部分的拐点P的切线与基线相交的点的温度。另外，所谓硬化反应峰值温度(T1)是指，对第一成分与第二成分的混合物进行示差扫描热量测定而得的DSC曲线的放热峰的温度。而且，这里所说的「示差扫描热量测定」也是使用了示差扫描热量计(精工仪器株式会社制，型号：DSC220)的示差扫描热量测定，是将所述混合物加入铝制的样品盘中，在以10℃/分钟的升温速度从室温开始升温的条件下进行的。
第一实施方式
以下，参照图2A(a)～(d)，对使用了本发明的组合物的第一实施方式的倒装片安装方法进行详细说明。图2A表示了第一实施方式的本发明的倒装片安装方法的工序剖面图。图中，将在由金属层2覆盖了的芯区域中内置了第一成分3a的金属粒子1用双重圆圈(◎)表示，将未内置第一成分而全部由金属成分构成的金属粒子1’用单重圆圈(○)表示。对流添加剂未图示。
第一实施方式是如下情况的实施方式，即，作为构成金属粒子1’及金属层2的金属成分使用了由Sn—Ag—Cu构成的焊料材料，作为第一成分3a使用了双氰胺(硬化剂)，作为第二成分3b使用了双酚A型环氧树脂(主剂)，作为对流添加剂使用了乙酸丁酯。
首先，如图2A(a)所示，在设置了多个电极5(即电极b)的电路基板6的面上涂布本发明的金属粒子分散组合物4。然后，配置设置了电极7(即电极a)的半导体芯片8，使之与组合物4的表面抵接。此时，将半导体芯片8的多个电极7配置为与电路基板6的多个电极5分别相面对。
然后，如图2A(b)所示，加热电路基板6。当温度上升时，第二成分3b的粘度即降低，从而能够实现金属粒子1、1’的流动化。另外，随着温度上升，对流添加剂(丁基卡必醇)沸腾、蒸发而产生气体9。由于该气体9向外部排出，因此在组合物的内部产生如箭头A所示的对流，使金属粒子1、1’流动化。
流动化了的金属粒子1、1’由于对半导体芯片8的电极7及电路基板6的电极5的浸润性高，因此如图2A(c)所示，在半导体芯片8的电极7与电路基板6的电极5之间自会聚。
然后，当因温度上升，构成金属粒子1、1’的金属成分熔融时，则熔融金属成分就开始用于将半导体芯片8的电极7与电路基板6的电极5之间连接的生长。在熔融之时，由于金属粒子1的金属层2熔融，因此所内置的第一成分3a(双氰胺)就被向第二成分3b(双酚A型环氧树脂)中放出。此外，由于一旦第一成分3a与第二成分3b接触，即会开始第一成分3a与第二成分3b的硬化反应，因此就会开始热硬化树脂3c的形成而使组合物的粘度开始上升。也就是说，由于在金属粒子1、1’流动化期间，未开始硬化反应，因此组合物4的粘度在加热的初期阶段被抑制得较低，从而不会阻碍金属粒子1、1’的自会聚。
当金属成分在电路基板6的电极5与半导体芯片8的电极7之间充分地生长时，即如图2A(d)所示，会形成将电极5与电极7之间电连接的连接体10。此外，当第一成分3a与第二成分3b的硬化反应结束时，则可以在电路基板6与半导体芯片8之间形成热硬化树脂层3c，将电路基板6与半导体芯片8机械地胶粘。
像这样，利用该第一实施方式的倒装片安装方法，可以一并地进行使用了金属成分的「焊料连接」、使用了热硬化树脂的「底层填料树脂的形成」。
所述的第一实施方式中，是金属粒子1、1’在半导体芯片8的电极7与电路基板6的电极5之间自会聚后金属粒子1、1’熔融的方式。但是，如果对金属粒子1、1’的自会聚没有不良影响，则也可以如图2B(a)～(d)中所示，在流动化的阶段中，金属粒子1、1’发生熔融(特别是参照图2B(c))。该情况下，将会与金属粒子1、1’及熔融金属成分的流动化·自会聚并行地进行第一成分与第二成分的硬化反应。
第二实施方式
下面，参照图3A(a)～(f)，对使用了本发明的组合物的第二实施方式的本发明的***焊盘形成方法进行说明。图3A(a)～(f)表示该***焊盘形成方法的工序剖面图。
第二实施方式是如下情况的实施方式，即，作为构成金属粒子21’及金属层22的金属成分使用了由Pb—Sn系合金构成的焊料材料，作为第一成分23a使用了链状脂肪族胺的乙二胺(硬化剂)，作为第二成分23b使用了以双酚F型环氧树脂作为主成分的树脂(主剂)，作为对流添加剂使用了丁基卡必醇与异丁醇的混合液。
首先，如图3A(a)所示，在电路基板26的形成有电极25的面(面A)上涂布本发明的金属粒子分散组合物24。
然后，如图3A(b)所示，将由聚丙烯树脂等构成的板状物的脱模性外罩27与金属粒子分散组合物24抵接。
此后，如图3A(c)所示，加热电路基板26。当温度上升时，第二成分23b(双酚F型环氧树脂)的粘度即降低，从而能够实现金属粒子21、21’的流动化。另外，随着温度上升，对流添加剂(丁基卡必醇与异丁醇的混合液)沸腾、蒸发而产生气体28。由于该气体28向外部排出，因此在组合物的内部产生如箭头A所示的对流，使金属粒子21、21’流动化。
流动化了的金属粒子21、21’由于对电路基板26的电极25的浸润性高，因此如图3A(d)所示，向电路基板26的电极25的表面自会聚。
然后，当因温度上升，构成金属粒子21、21’的金属成分熔融时，则熔融金属成分就开始从电路基板26的电极25向脱模性外罩27的表面生长。在熔融之时，由于金属粒子21的金属层22熔融，因此所内置的第一成分23a(乙二胺)就被向第二成分23b(双酚F型环氧树脂)中放出。此外，由于一旦第一成分23a与第二成分23b接触，即会开始第一成分23a与第二成分23b的硬化反应，因此就会开始热硬化树脂23c的形成而使组合物的粘度开始上升。也就是说，由于在金属粒子21、21’流动化期间，未开始硬化反应，因此组合物24的粘度在加热的初期阶段被抑制得较低，从而不会阻碍金属粒子21、21’的自会聚。换言之，在第一成分与第二成分的硬化反应进行的时候，熔融金属成分就已经从电极25的表面生长了。
当熔融金属成分从电路基板26的电极25充分地生长到脱模性外罩27的表面时，即如图3A(e)所示，将会最终获得***焊盘(焊料***焊盘)29。此外，当第一成分23a与第二成分23b的硬化反应结束时，则可以在电路基板26与脱模性外罩27之间获得热硬化树脂层23c。
然后，将脱模性外罩27从热硬化树脂层23上剥离。由于所用的脱模性外罩27是由对热硬化树脂不具有胶粘性的聚丙烯树脂等制成的板状物，因此可以容易地从热硬化树脂层23c上将脱模性外罩27剥离，可以最终得到如图3A(f)所示的形成了***焊盘(焊料***焊盘)29的电路基板26。
而且，虽然未图示，但是在所得的电路基板26上倒装片连接半导体芯片的情况下，也可以在该倒装片连接之前，从电路基板26上除去热硬化树脂层23c。
所述的第二实施方式中，是金属粒子21、21’在向电路基板26的电极25上自会聚后金属粒子21、21’熔融的方式。但是，与第二实施方式相同，如果对金属粒子21、21’的自会聚没有不良影响，则也可以如图3B(a)～(f)中所示，在流动化的阶段中，金属粒子21、21’发生熔融(特别是参照图3B(d))。该情况下，将会与金属粒子21、21’及熔融金属成分的流动化·自会聚并行地进行第一成分与第二成分的硬化反应。
第三实施方式
下面，参照图4(a)～(g)，对使用了本发明的组合物的第三实施方式的本发明的***焊盘形成方法进行说明。图4(a)～(g)表示该***焊盘形成方法的工序剖面图。
第三实施方式是如下情况的实施方式，即，作为构成金属粒子31’及金属层32的金属成分使用了由Pb—Sn系合金构成的焊料材料，作为第一成分33a使用了苯酐，作为第二成分33b使用了以甘油作为主成分的化合物，作为对流添加剂使用了偏硼酸铵。
首先，如图4(a)所示，在除去设置了电极25的区域以外的电路基板26的面(面A)上涂布硅油等脱模剂而形成脱模剂层35。然后，将本发明的金属粒子分散组合物34向电极25及脱模剂层35上涂布。
然后，如图4(b)所示，将由硅树脂等构成的板状物的脱模性外罩27与金属粒子分散组合物34抵接。
此后，如图4(c)所示，加热电路基板26。当温度上升时，第二成分33b(以甘油作为主成分的化合物)的粘度即降低，从而能够实现金属粒子31、31’的流动化。另外，随着温度上升，对流添加剂(偏硼酸铵)分解而产生气体36。由于该气体36向外部排出，因此在第二成分33b的组合物的内部产生如箭头A所示的对流，使金属粒子31、31’流动化。
流动化了的金属粒子31、31’由于对电路基板26的电极25的浸润性高，因此如图4(d)所示，向电路基板26的电极25的表面自会聚。
然后，当因温度上升，构成金属粒子31、31’的金属成分熔融时，则熔融金属成分就开始从电路基板26的电极25向脱模性外罩27的表面生长。在熔融之时，由于金属粒子31的金属层32熔融，因此所内置的第一成分33a(苯酐)就被向第二成分33b(以甘油为主成分的化合物)中放出。此外，由于一旦第一成分33a与第二成分33b接触，即会开始第一成分33a与第二成分33b的硬化反应，因此就会开始热硬化树脂33c的形成而使组合物的粘度开始上升。也就是说，由于在金属粒子31、31’流动化的期间，未开始硬化反应，因此组合物34的粘度在加热的初期阶段被抑制得较低，从而不会阻碍金属粒子31、31’的自会聚。换言之，在第一成分33a与第二成分33b的硬化反应进行的时候，熔融金属成分就已经从电极25的表面生长了。
当金属成分在电路基板26的电极25上充分地生长时，即可以最终得到如图4(e)所示的***焊盘(焊料***焊盘)29。此外，当在热硬化树脂的硬化结束后将其冷却时，则可以在电路基板26与脱模性外罩27之间得到热硬化树脂层33c。
然后，通过将脱模性外罩27从热硬化树脂层33c上剥离(参照图4(f))，并且将热硬化树脂层33c及脱模剂层35去除，就可以得到在电路基板26上仅残存了***焊盘29的构成的电路基板26(参照图4(g))。
第四实施方式
图5(a)及(b)中，分别表示第四实施方式的焊盘形成方法中所用的脱模性外罩41的俯视图及剖面图。图5(b)是图5(a)的A—A线的剖面图。另外，图5(c)中，表示与该脱模性外罩41对应地准备的电路基板26的剖面图。图6是表示第四实施方式的***焊盘形成方法的主要的工序的剖面图。
第四实施方式是如下情况的实施方式，即，作为构成金属粒子51’及金属层52的金属成分使用了由Sn—Zn系合金构成的焊料材料，作为第一成分53a使用了过氧化苯甲酰，作为第二成分53b使用了由乙二醇、马来酸酐和叔胺(硬化促进剂)构成的混合物，作为对流添加剂使用了碳酸氢钠。
如图5(a)及图5(b)所示，在脱模性外罩41的面B上，在与图5(c)中所示的电路基板26的多个电极25对应的位置上形成有由铜(Cu)或锡(Sn)等构成的凸台42。另外，在除去该凸台42以外的脱模性外罩41的面B上，涂布对于环氧树脂等热硬化树脂不具有胶粘性的脱模剂而形成有脱模剂层43。
首先，如图6(a)所示，在形成了电极25的电路基板26的面(面A)上涂布金属粒子分散组合物54。
此后，如图6(b)所示，将形成了凸台42及脱模剂层43的脱模性外罩41与金属粒子分散组合物54抵接。此时，将脱模性外罩41配置为使得各个凸台42与电路基板26的电极25分别相面对。
然后，如图6(c)所示，加热电路基板26。当温度上升时，第二成分53b的粘度即降低，从而能够实现金属粒子51、51’的流动化。另外，随着温度上升，对流添加剂(碳酸氢钠)分解而产生气体55。由于该气体55向外部排出，因此在组合物的内部产生如箭头A所示的对流，使金属粒子51、51’流动化。
流动化了的金属粒子51、51’由于对电极25及凸台42的浸润性高，因此如图6(d)所示，向电极25与凸台42之间自会聚。
然后，当因温度上升，构成金属粒子51、51’的金属成分熔融时，则熔融金属成分就开始用于将电极25与凸台42之间连接的生长。由于当金属粒子51的金属层52熔融时，所内置的第一成分53a(过氧化苯甲酰)就被向第二成分53b(乙二醇、马来酸酐和叔胺)中放出，因此第一成分53a与第二成分53b接触，开始热硬化树脂53c的形成。
当熔融金属成分在电极25与凸台42之间充分地生长时，即可最终如图6(e)所示，得到将电极25与凸台42之间电连接的***焊盘主体56。另外，当第一成分53a与第二成分53b的硬化反应结束时，则可以在电路基板26与脱模性外罩41之间得到热硬化树脂层53c。
在形成了热硬化树脂层53c后，将脱模性外罩41及脱模剂层43从热硬化树脂层53c上剥离。此时，只要***焊盘主体56仍然具有熔融状态，就可以在残存了凸台42的状态下将脱模性外罩41及脱模剂层43剥离。其结果是，可以如图6(f)所示，得到具备了从热硬化树脂层53c中突出的高度均一的突出部57的***焊盘58(焊料***焊盘)。
而且，在接下来进行的与半导体芯片的倒装片安装工序中，由于可以将热硬化树脂层53c作为接合间隔限制材料利用，因此能够实现接合的可靠性优良的倒装片安装。
如图5(b)所示，在形成于脱模性外罩41上的凸台42的厚度与脱模剂层43的厚度大致相等的情况下，作为热硬化树脂层53c最好选择硬化收缩度大的材料。
而且，脱模剂层43的厚度也可以如图7所示，设为大于凸台42的厚度。当脱模剂层43的厚度大于凸台42的厚度时，则可以使***焊盘58的突出部57更高。
本实施方式中，虽然是使用了由第一成分和第二成分形成不饱和聚酯树脂的组合物的实施方式，然而即使在像第一实施方式那样的使用了形成环氧树脂的组合物的情况下，也可以同样地形成***焊盘。
第五实施方式
本实施方式的***焊盘形成方法是在设于半导体晶片的电路元件上的电极上形成***焊盘，并且将除去***焊盘形成面以外的区域用树脂层保护的方法。利用该***焊盘形成法，就能够实现芯片尺寸封装。以下，将使用图8及图9进行更为详细的说明。
图8是表示了第五实施方式的***焊盘形成方法的主要的工序的剖面图。另外，图9是表示由图8(d)所示的半导体晶片得到的半导体封装体的剖面图。
本实施方式中所用的金属粒子分散组合物是与第二实施方式中所用的金属粒子分散组合物24相同的物质。
首先，如图8(a)所示，在形成有电极61的半导体晶片62的面上涂布金属粒子分散组合物24。此时，金属粒子分散组合物24如图所示，仅涂布于形成有电极61的区域和其周边区域。
此后，如图8(b)所示，将由聚丙烯树脂等构成的板状物的脱模性外罩63与金属粒子分散组合物24抵接。虽然在操作上优选使用与半导体晶片62大致相同大小的脱模性外罩63，然而也可以将脱模性外罩63依各个电路元件区域分割而使用。
然后，在与第二实施方式相同地进行加热操作等，在电极61上形成了如图8(c)所示的***焊盘(焊料***焊盘)29后，将脱模性外罩63剥离(参照图8(d))。
当在得到了如图8(d)所示的形态后，沿着冲裁线64将半导体晶片冲裁时，就可以如图9所示得到芯片尺寸的半导体封装体65。当将该半导体封装体65以通常的倒装片安装方式安装于电路基板等上时，就可以实现比以往更为小型的电子电路基板。
而且，可以理解，作为本实施方式中所用的脱模性外罩63，可以使用像第四实施方式中所用的那样的脱模性外罩41。
第六实施方式
本实施例是第五实施方式的变形例。图10中表示第六实施方式的***焊盘形成方法的主要的工序的剖面图。图11中，表示由图10(d)中所示的半导体晶片得到的半导体封装体的剖面图。
第五实施方式中，是仅在形成有电极61的区域和其周边区域涂布了金属粒子分散组合物24的方式，然而第六实施方式中，并不限于此种区域，是如图10(d)所示在半导体晶片的大致全部区域涂布金属粒子分散组合物24的方式。而且，只要全部的电极61被金属粒子分散组合物24覆盖，则对于金属粒子分散组合物24的涂布区域没有特别限制。
在冲裁所得的半导体晶片之时，最好沿着如图10(d)所示的冲裁线64进行。这样，就可以获得如图11所示的芯片尺寸的半导体封装体66。
以上虽然对本发明的实施方式进行了说明，然而应当注意，本发明并不受所述的实施方式限定，可以进行各种变更。
例如，不仅可以是在电路基板上涂布糊状的金属粒子分散组合物的方式，也可以是在电路基板与半导体芯片之间夹持将金属粒子分散组合物预先设为半硬化状态的薄片形态的组合物而使用的方式。另外，在选择硬化剂与主剂的硬化反应比较平稳地进行的组合(硬化剂与主剂的组合)的情况下，在本发明的组合物中，也可以作为第一成分选择由硬化剂与主剂构成的混合物，作为第二成分选择硬化促进剂。该情况下，从金属粒子熔融而使第一成分与第二成分接触的时刻开始，硬化反应就会更为急速地进行。
而且，如上所述的本发明包含下面的方式：
第一方式：一种组合物，是包括第一成分、第二成分、金属粒子及对流添加剂而成的组合物，其特征是，
在所述第二成分中，分散有所述金属粒子，并且含有所述对流添加剂，
所述金属粒子的至少一部分内置有所述第一成分，当因加热而使所述金属粒子熔融时，所述第一成分与所述第二成分即接触而形成热硬化树脂，另外，
所述对流添加剂被加热而产生气体。
第二方式：在所述第一方式中具有如下特征的组合物，即，所述第一成分是在热硬化树脂的形成中所用的硬化剂或硬化促进剂，所述第二成分是在热硬化树脂的形成中所用的主剂。
第三方式：在所述第二方式中具有如下特征的组合物，即，所述硬化剂是从由脂肪族胺、芳香族胺、脂肪族酸酐、脂环式酸酐、有机过氧化物及多元酸构成的组中选择的至少一种以上的物质，
所述主剂是从由环氧树脂、不饱和聚酯树脂、醇酸树脂、聚丁二烯树脂、聚酰亚胺树脂、聚酰胺树脂及氰酸酯树脂构成的组中选择的至少一种以上的物质。
第四方式：在所述第一～第三方式的任意一项中具有如下特征的组合物，即，构成所述金属粒子的金属成分是从由Sn—Pb系合金、Sn—Ag系合金、Sn—Ag—Cu系合金、Sn—Bi—Ag—In系合金、Sn—Bi—Zn系合金、Sn—Bi—Ag—Cu系合金、Sn—Zn系合金及Sn—Sb系合金构成的组中选择的至少一种以上的合金。
第五方式：在所述第一～第四方式的任意一项中具有如下特征的组合物，即，所述对流添加剂是从由二甲苯、异丁醇、异戊醇、乙酸丁酯、四氯乙烯、甲基异丁基酮、乙基卡必醇、丁基卡必醇、乙二醇、氢氧化铝、片钠铝石、偏硼酸铵、偏硼酸钡及碳酸氢钠构成的组中选择的至少一种以上的物质。
第六方式：在所述第一～第五方式的任意一项中具有如下特征的组合物，即，利用所述气体，在所述组合物的内部产生对流。
第七方式：在所述第一～第六方式的任意一项中具有如下特征的组合物，即，具有糊状或薄片状的形态。
第八方式：在所述第一～第七方式的任意一项中具有如下特征的组合物，即，在所述组合物中含有0.5～30体积％的构成所述金属粒子的金属成分。
第九方式：在所述第一～第八方式的任意一项中具有如下特征的组合物，即，构成所述金属粒子的金属成分在所述第一成分与所述第二成分的混合物的硬化反应开始温度与硬化反应峰值温度之间具有熔点。
第十方式：在所述第一～第四方式的任意一项中具有如下特征的组合物，即，所述对流添加剂在所述第一成分与所述第二成分的混合物的硬化反应开始温度与硬化反应峰值温度之间具有沸点，或者分解而产生气体。
第十一方式：一种倒装片安装方法，是将半导体芯片与电路基板电连接的倒装片安装方法，其特征是，
包括：
(i)准备形成了多个电极a的半导体芯片及形成了多个电极b的电路基板的工序、
(ii)向所述电路基板的形成了电极b的面，供给所述第一～第十方式中任意一项的组合物的工序、
(iii)将所述半导体芯片配置于所述组合物上，使得所述电极a与所述电极b分别相面对的工序以及
(iv)加热所述电路基板，由构成金属粒子的金属成分形成将所述电极a和所述电极b电连接的连接体，并且在所述半导体芯片与所述电路基板之间形成热硬化树脂层的工序。
第十二方式：在所述第十一方式中具有如下特征的倒装片安装方法，即，在所述工序(iii)中，将多个所述半导体芯片配置于所述组合物上。
第十三方式：在所述第十一或第十二方式中具有如下特征的倒装片安装方法，即，在所述工序(i)中所准备的电路基板是印刷配线板、陶瓷基板、玻璃基板或半导体晶片。
第十四方式：一种***焊盘形成方法，是在电路基板的多个电极上形成***焊盘的方法，其特征是，包括：
(i)准备形成了多个电极的电路基板及脱模性外罩的工序、
(ii)向所述电路基板的形成了所述电极的面A上供给所述第一～第十方式中任意一项的组合物的工序、
(iii)在所述组合物上配置脱模性外罩的工序、
(iv)加热所述电路基板，由构成金属粒子的金属成分在所述电极上形成***焊盘，在所述电路基板与所述脱模性外罩之间形成热硬化树脂层的工序以及
(v)将所述脱模性外罩去除的工序。
第十五方式：在所述第十四方式中具有如下特征的***焊盘形成方法，即，在所述工序(i)与所述工序(ii)之间，还包括在除了设置电极的区域以外的所述电路基板的面A上形成脱模剂层的工序，
所述工序(v)中，不仅将所述脱模性外罩去除，而且还将所述热硬化树脂层及所述脱模剂层去除。
第十六方式：在所述第十四方式中具有如下特征的***焊盘形成方法，即，在所述工序(i)中准备的所述脱模性外罩的面B上，与所述电路基板的电极对应地形成有多个凸台，并且在除了所述凸台以外的区域形成有脱模剂层，
在所述工序(iii)中，按照使所述凸台与所述电极分别相面对的方式将所述脱模性外罩配置于所述组合物上，
在所述工序(iv)中，由构成金属粒子的金属成分形成将所述凸台与所述电极连接的***焊盘，
在所述工序(v)中，在所述***焊盘上留下所述凸台的状态下去除所述脱模性外罩及所述脱模剂层。
第十七方式：在所述第十四～第十六方式的任意一项中具有如下特征的***焊盘形成方法，即，在所述工序(i)中所准备的所述电路基板是印刷配线板、陶瓷基板、玻璃基板或半导体晶片。
第十八方式：在所述第十四～第十七方式的任意一项中具有如下特征的***焊盘形成方法，即，所述脱模性外罩为：
由玻璃形成的板状物；
由陶瓷形成的板状物；或
涂覆了从由硅树脂、氟树脂、聚丙烯树脂、硅油、无机氧化物、无机氮化物及无机氮化氧化物构成的组中选择的至少一种以上的材料的板状物。
第十九方式：在所述第十五方式中具有如下特征的***焊盘形成方法，即，所述脱模剂层由从由硅树脂、氟树脂、聚丙烯树脂、硅油、无机氧化物、无机氮化物及无机氮化氧化物构成的组中选择的至少一种以上的材料构成。
第二十方式：一种半导体封装体，是在作为所述电路基板的半导体晶片上利用所述第十四～第十九方式的方法形成了***焊盘后，通过将该半导体晶片分割为多个单片而得到的。
第二十一方式：一种组合物，是包括硬化剂、主剂、硬化促进剂、金属粒子及对流添加剂而成的组合物，其特征是，
在由所述硬化剂与所述主剂构成的混合物中，分散有所述金属粒子，并且含有所述对流添加剂，
所述金属粒子的至少一部分内置有所述硬化促进剂，当因加热而使所述金属粒子熔融时，所述混合物与硬化促进剂即接触而进一步促进所述硬化剂与所述主剂的硬化反应，另外，
所述对流添加剂被加热而产生气体。
工业上的利用可能性
本发明的金属粒子分散组合物由于在将半导体芯片等向电路基板上安装之时，可以在开始硬化反应之前使焊料材料等向电极间自会聚，因此不会有在相面对的电极间以外的区域残存焊料材料的情况，可以提高绝缘性。所以，本发明的金属粒子分散组合物在将电子部件与电路基板连接的倒装片安装领域中特别有用。
相关申请的相互参照
本申请对日本国专利申请第2005—065243号(申请日：2005年3月9日，发明的名称：「金属粒子分散树脂组合物及使用了它的倒装片安装方法和***焊盘形成方法」主张基于巴黎条约的优先权。利用该引用，将该申请中所公布的内容全部包含于本说明书中。

Claims (19)

1.一种组合物，包括第一成分、第二成分、金属粒子及对流添加剂而成，其特征是，
在所述第二成分中，分散有所述金属粒子，并且含有所述对流添加剂，
所述金属粒子的至少一部分内置有所述第一成分，当因加热而使所述金属粒子熔融时，所述第一成分与所述第二成分即接触而形成热硬化树脂，另外，
所述对流添加剂被加热而产生气体。
2.根据权利要求1所述的组合物，其特征是，所述第一成分是在热硬化树脂的形成中所用的硬化剂或硬化促进剂，所述第二成分是在热硬化树脂的形成中所用的主剂。
3.根据权利要求2所述的组合物，其特征是，所述硬化剂是从由脂肪族胺、芳香族胺、脂肪族酸酐、脂环式酸酐、有机过氧化物及多元酸构成的组中选择的至少一种以上的物质，
所述主剂是从由环氧树脂、不饱和聚酯树脂、醇酸树脂、聚丁二烯树脂、聚酰亚胺树脂、聚酰胺树脂及氰酸酯树脂构成的组中选择的至少一种以上的物质。
4.根据权利要求1所述的组合物，其特征是，构成所述金属粒子的金属成分是从由Sn—Pb系合金、Sn—Ag系合金、Sn—Ag—Cu系合金、Sn—Bi—Ag—In系合金、Sn—Bi—Zn系合金、Sn—Bi—Ag—Cu系合金、Sn—Zn系合金及Sn—Sb系合金构成的组中选择的至少一种以上的合金。
5.根据权利要求1所述的组合物，其特征是，所述对流添加剂是从由二甲苯、异丁醇、异戊醇、乙酸丁酯、四氯乙烯、甲基异丁基酮、乙基卡必醇、丁基卡必醇、乙二醇、氢氧化铝、片钠铝石、偏硼酸铵、偏硼酸钡及碳酸氢钠构成的组中选择的至少一种以上的物质。
6.根据权利要求1所述的组合物，其特征是，利用所述气体，在所述组合物的内部产生对流。
7.根据权利要求1所述的组合物，其特征是，具有糊状或薄片状的形态。
8.根据权利要求1所述的组合物，其特征是，在所述组合物中含有0.5～30体积％的构成所述金属粒子的金属成分。
9.根据权利要求1所述的组合物，其特征是，构成所述金属粒子的金属成分在所述第一成分与所述第二成分的混合物的硬化反应开始温度与硬化反应峰值温度之间具有熔点。
10.根据权利要求1所述的组合物，其特征是，所述对流添加剂在所述第一成分与所述第二成分的混合物的硬化反应开始温度与硬化反应峰值温度之间具有沸点，或者分解而产生气体。
11.一种倒装片安装方法，将半导体芯片与电路基板电连接，其特征是，包括：
(i)准备形成了多个电极a的半导体芯片及形成了多个电极b的电路基板的工序、
(ii)向所述电路基板的形成了电极b的面，供给权利要求1所述的组合物的工序、
(iii)将所述半导体芯片配置于所述组合物上，使得所述电极a与所述电极b分别相面对的工序，以及
(iv)加热所述电路基板，由构成金属粒子的金属成分形成将所述电极a和所述电极b电连接的连接体，并且在所述半导体芯片与所述电路基板之间形成热硬化树脂层的工序。
12.根据权利要求11所述的倒装片安装方法，其特征是，在所述工序(iii)中，将多个所述半导体芯片配置于所述组合物上。
13.根据权利要求11所述的倒装片安装方法，其特征是，在所述工序(i)中所准备的电路基板是印刷配线板、陶瓷基板、玻璃基板或半导体晶片。
14.一种***焊盘形成方法，在电路基板的多个电极上形成***焊盘，其特征是，包括：
(i)准备形成了多个电极的电路基板及脱模性外罩的工序、
(ii)向所述电路基板的形成了所述电极的面A上供给权利要求1所述的组合物的工序、
(iii)在所述组合物上配置脱模性外罩的工序、
(iv)加热所述电路基板，由构成金属粒子的金属成分在所述电极上形成***焊盘，在所述电路基板与所述脱模性外罩之间形成热硬化树脂层的工序，以及
(v)将所述脱模性外罩去除的工序。
15.根据权利要求14所述的***焊盘形成方法，其特征是，在所述工序(i)与所述工序(ii)之间还包括在除了设置电极的区域以外的所述电路基板的面A上形成脱模剂层的工序，
所述工序(v)中，不仅将所述脱模性外罩去除，而且还将所述热硬化树脂层及所述脱模剂层去除。
16.根据权利要求14所述的***焊盘形成方法，其特征是，在所述工序(i)中准备的所述脱模性外罩的面B上，与所述电路基板的电极对应地形成有多个凸台，并且在除了所述凸台以外的区域形成有脱模剂层，
在所述工序(iii)中，按照使所述凸台与所述电极分别相面对的方式将所述脱模性外罩配置于所述组合物上，
在所述工序(iv)中，由构成所述金属粒子的金属成分形成将所述凸台与所述电极连接的***焊盘，
在所述工序(v)中，在所述***焊盘上留下所述凸台的状态下去除所述脱模性外罩及所述脱模剂层。
17.根据权利要求14所述的***焊盘形成方法，其特征是，在所述工序(i)中所准备的所述电路基板是印刷配线板、陶瓷基板、玻璃基板或半导体晶片。
18.根据权利要求14所述的***焊盘形成方法，其特征是，所述工序(i)中准备的所述脱模性外罩为：
由玻璃形成的板状物；
由陶瓷形成的板状物；或
涂覆了从由硅树脂、氟树脂、聚丙烯树脂、硅油、无机氧化物、无机氮化物及无机氮化氧化物构成的组中选择的至少一种以上的材料的板状物。
19.根据权利要求15所述的***焊盘形成方法，其特征是，所述脱模剂层由从由硅树脂、氟树脂、聚丙烯树脂、硅油、无机氧化物、无机氮化物及无机氮化氧化物构成的组中选择的至少一种以上的材料构成。
CNB2006800074329A 2005-03-09 2006-03-06 金属粒子分散组合物以及使用了它的方法 Expired - Fee Related CN100511618C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005065243 2005-03-09
JP065243/2005 2005-03-09

Publications (2)

Publication Number Publication Date
CN101138078A CN101138078A (zh) 2008-03-05
CN100511618C true CN100511618C (zh) 2009-07-08

Family

ID=36953271

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800074329A Expired - Fee Related CN100511618C (zh) 2005-03-09 2006-03-06 金属粒子分散组合物以及使用了它的方法

Country Status (4)

Country Link
US (2) US7910403B2 (zh)
JP (1) JP4402716B2 (zh)
CN (1) CN100511618C (zh)
WO (1) WO2006095677A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
CN101411251B (zh) * 2006-03-28 2011-03-30 松下电器产业株式会社 凸块形成方法及凸块形成装置
US8097958B2 (en) * 2006-04-27 2012-01-17 Panasonic Corporation Flip chip connection structure having powder-like conductive substance and method of producing the same
US8174830B2 (en) * 2008-05-06 2012-05-08 Rockwell Collins, Inc. System and method for a substrate with internal pumped liquid metal for thermal spreading and cooling
US7915527B1 (en) 2006-08-23 2011-03-29 Rockwell Collins, Inc. Hermetic seal and hermetic connector reinforcement and repair with low temperature glass coatings
US8076185B1 (en) 2006-08-23 2011-12-13 Rockwell Collins, Inc. Integrated circuit protection and ruggedization coatings and methods
US8617913B2 (en) 2006-08-23 2013-12-31 Rockwell Collins, Inc. Alkali silicate glass based coating and method for applying
US8084855B2 (en) 2006-08-23 2011-12-27 Rockwell Collins, Inc. Integrated circuit tampering protection and reverse engineering prevention coatings and methods
US8637980B1 (en) * 2007-12-18 2014-01-28 Rockwell Collins, Inc. Adhesive applications using alkali silicate glass for electronics
US8581108B1 (en) 2006-08-23 2013-11-12 Rockwell Collins, Inc. Method for providing near-hermetically coated integrated circuit assemblies
US8166645B2 (en) * 2006-08-23 2012-05-01 Rockwell Collins, Inc. Method for providing near-hermetically coated, thermally protected integrated circuit assemblies
JPWO2008023452A1 (ja) * 2006-08-25 2010-01-07 住友ベークライト株式会社 接着テープ、接合体および半導体パッケージ
WO2008075537A1 (ja) * 2006-12-18 2008-06-26 Panasonic Corporation 電極構造体およびバンプ形成方法
KR100842921B1 (ko) * 2007-06-18 2008-07-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
US20090057378A1 (en) * 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
US8363189B2 (en) * 2007-12-18 2013-01-29 Rockwell Collins, Inc. Alkali silicate glass for displays
US8205337B2 (en) * 2008-09-12 2012-06-26 Rockwell Collins, Inc. Fabrication process for a flexible, thin thermal spreader
US8616266B2 (en) * 2008-09-12 2013-12-31 Rockwell Collins, Inc. Mechanically compliant thermal spreader with an embedded cooling loop for containing and circulating electrically-conductive liquid
US8650886B2 (en) 2008-09-12 2014-02-18 Rockwell Collins, Inc. Thermal spreader assembly with flexible liquid cooling loop having rigid tubing sections and flexible tubing sections
US8119040B2 (en) 2008-09-29 2012-02-21 Rockwell Collins, Inc. Glass thick film embedded passive material
JP4900396B2 (ja) * 2009-01-27 2012-03-21 パナソニック電工株式会社 導電性シート材料及び電気的接続構造
US20110132537A1 (en) * 2009-12-03 2011-06-09 3M Innovative Properties Company Composition, tape, and use thereof
JP5381774B2 (ja) * 2010-02-10 2014-01-08 住友ベークライト株式会社 半田層の形成方法、端子間の接続方法、半導体装置および電子機器
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
US20110309481A1 (en) * 2010-06-18 2011-12-22 Rui Huang Integrated circuit packaging system with flip chip mounting and method of manufacture thereof
US9056438B2 (en) 2012-05-02 2015-06-16 3M Innovative Properties Company Curable composition, articles comprising the curable composition, and method of making the same
KR101940237B1 (ko) * 2012-06-14 2019-01-18 한국전자통신연구원 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
US9435915B1 (en) 2012-09-28 2016-09-06 Rockwell Collins, Inc. Antiglare treatment for glass
JP6151724B2 (ja) * 2013-01-30 2017-06-21 京セラ株式会社 実装構造体の製造方法
DE102013107693B4 (de) * 2013-07-18 2021-05-06 Pictiva Displays International Limited Verfahren zum Ausbilden einer Leiterbahnstruktur auf einer Elektrodenfläche eines elektronischen Bauelementes
KR102420126B1 (ko) * 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
TWI696300B (zh) * 2016-03-15 2020-06-11 晶元光電股份有限公司 半導體裝置及其製造方法
CN110235530A (zh) * 2017-02-13 2019-09-13 拓自达电线株式会社 印制线路板
EP4075485A4 (en) * 2019-12-13 2024-04-10 Connectec America, Inc. METHOD FOR MANUFACTURING ELECTRONIC COMPONENTS

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH0236289A (ja) 1988-07-27 1990-02-06 Hitachi Chem Co Ltd 一液型接着剤
JPH02251145A (ja) 1989-03-24 1990-10-08 Citizen Watch Co Ltd 突起電極形成方法
JPH06125169A (ja) 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
JP3537871B2 (ja) 1993-07-05 2004-06-14 昭和電工株式会社 はんだコートおよびその形成方法
JPH0927516A (ja) 1995-07-12 1997-01-28 Nippondenso Co Ltd 電子部品の接続構造
US5994152A (en) * 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
JPH11186334A (ja) 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
US6402013B2 (en) 1999-12-03 2002-06-11 Senju Metal Industry Co., Ltd Thermosetting soldering flux and soldering process
JP3423930B2 (ja) 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2001329048A (ja) 2000-03-15 2001-11-27 Harima Chem Inc 封止充填剤用液状エポキシ樹脂組成物
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
US7524748B2 (en) * 2003-02-05 2009-04-28 Senju Metal Industry Co., Ltd. Method of interconnecting terminals and method of mounting semiconductor devices
JP3769688B2 (ja) * 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法

Also Published As

Publication number Publication date
US20110133137A1 (en) 2011-06-09
JP4402716B2 (ja) 2010-01-20
US20080142966A1 (en) 2008-06-19
CN101138078A (zh) 2008-03-05
WO2006095677A1 (ja) 2006-09-14
JPWO2006095677A1 (ja) 2008-08-14
US7910403B2 (en) 2011-03-22

Similar Documents

Publication Publication Date Title
CN100511618C (zh) 金属粒子分散组合物以及使用了它的方法
CN100533701C (zh) 使用了导电性粒子的倒装片安装方法
JP3955302B2 (ja) フリップチップ実装体の製造方法
CN101156236B (zh) 倒装片安装方法及凸块形成方法
US7649267B2 (en) Package equipped with semiconductor chip and method for producing same
JP5085932B2 (ja) 実装体及びその製造方法
US20100140798A1 (en) Semiconductor chip bump connection apparatus and method
CN101432861A (zh) 连接构造体及其制造方法
CN104022092A (zh) 半导体器件的制造方法
US20110133332A1 (en) Package substrate and method of fabricating the same
CN100563001C (zh) 安装体及其制造方法
US8701281B2 (en) Substrate metallization and ball attach metallurgy with a novel dopant element
CN1294652C (zh) 半导体器件及其制造方法
KR100744149B1 (ko) 은 범프를 이용한 반도체 패키지 구조 및 형성 방법
JP2006203096A (ja) 実装体およびその製造方法
RU2262153C2 (ru) Бесфлюсовая сборка полупроводниковых изделий размером с кристалл
JP2014103382A (ja) 半田ボールおよびこれを用いた印刷回路基板、並びに半導体パッケージ
JP2005340451A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW557555B (en) Flip chip package having underfill materials with different Young's module
JP4963890B2 (ja) 樹脂封止回路装置
JP2001085458A (ja) 半導体装置および電子回路装置
JP2007180593A (ja) 半導体装置の製造方法
JP2007335741A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

CF01 Termination of patent right due to non-payment of annual fee