CN100508125C - 半导体晶片的制造方法 - Google Patents

半导体晶片的制造方法 Download PDF

Info

Publication number
CN100508125C
CN100508125C CNB2005800325106A CN200580032510A CN100508125C CN 100508125 C CN100508125 C CN 100508125C CN B2005800325106 A CNB2005800325106 A CN B2005800325106A CN 200580032510 A CN200580032510 A CN 200580032510A CN 100508125 C CN100508125 C CN 100508125C
Authority
CN
China
Prior art keywords
layer
mentioned
semiconductor wafer
manufacture method
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800325106A
Other languages
English (en)
Other versions
CN101027755A (zh
Inventor
横川功
能登宣彦
三谷清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101027755A publication Critical patent/CN101027755A/zh
Application granted granted Critical
Publication of CN100508125C publication Critical patent/CN100508125C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/30—Niobates; Vanadates; Tantalates
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/32—Titanates; Germanates; Molybdates; Tungstates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明是关于一种半导体晶片的制造方法，其包含：至少在SOI晶片上，先磊晶成长Si1-XGeX层(0＜X＜1)，然后在该已经磊晶成长后的Si1-XGeX层上，形成Si1-YGeY层(0≤Y＜X)后，通过氧化热处理，浓缩上述磊晶成长后的Si1-XGeX层的Ge，而作成浓缩SiGe层的步骤；上述氧化热处理，至少是在氧化性气氛下，从950℃以下开始，在升温至950℃的期间，以使上述形成的Si1-YGeY层残存的方式，使Si1-YGeY层氧化。藉此，利用短时间的热处理，便能够充分地进行SGOI晶片的SiGe层的晶格弛豫，而能够提供一种能够降低制造成本的半导体晶片的制造方法。

Description

半导体晶片的制造方法
技术领域
本发明是关于半导体晶片的制造方法，特别是关于在SOI(Silicon OnInsulator)晶片上具有SiGe层的半导体晶片的制造方法。
背景技术
近年来，为了要对应高速半导体组件的需要，提出一种半导体组件，是在Si(硅)基板上，经由SiGe(硅锗)层而磊晶成长Si层，而将其用于信道(channel)领域的高速的MOSFET(Metal-Oxide-Semiconductor Field EffectTransistor：金属氧化物半导体场效应晶体管)等的半导体组件。
此情况为，SiGe结晶，由于其晶格常数比Si结晶大，在SiGe层上磊晶成长后的Si层，会产生拉伸应变(以下，将产生如此应变的Si层称为应变Si层)。由于该应变应力，Si结晶的能带构造会发生变化，结果，形成了解决能带衰减且载体移动度高的能带(energy band)。因此，将此应变Si层作为信道领域来使用之MOSFET，显示出通常的1.3～8倍程度的高速的动作特性。
应变Si层所产生的拉伸应变的大小，随着SiGe层的Ge浓度变高而变大，所以SiGe层的Ge浓度是重要的参数。以下，将Ge组成比为X(0<X<1)的SiGe层，称为Si1-XGeX层。
作为形成如此的应变Si层的方法，有采用先在硅支持层上，形成BOX(Buried Oxide)层(氧化埋层)等的绝缘层，然后在其上形成硅活性层(SOI层)的SOI晶片的方法。在此方法中，先在SOI晶片上磊晶成长SiGe层，之后通过氧化热处理，利用在SiGe层的表面形成氧化膜，而浓缩成所希望的Ge浓度(氧化浓缩)，然后在其上，磊晶成长Si层而作成应变Si层(例如参照N.Sugiyama et al.，Extended Abstracts of the 2002 International Conference onSolid State Devices and Materials，Nagoya，2002，pp.146-147和T.Tezuka etal.，Appl.Phys.Lett.，Vol.79，NO.12，pp.1798-1800，17 September 2001)。另外，也有揭示出一种先在SOI晶片上形成SiGe层，进而对已经形成有Si结晶层的晶片，进行氧化浓缩的方法(参照日本特开2000-243946号公报)。将如此地在绝缘膜上形成有SiGe层的晶片，称为SGOI(SiGe On Insulator)晶片。
再者，有报告指出：众所周知的氧化热处理为，在将SiGe层浓缩成所希望的Ge浓度的时候，为了要充分地进行晶格弛豫(lattice relaxation)，使得可以接近根据该Ge浓度所决定的原本的晶格常数，该厚度必须是130nm以上(参照手冢等人，日本结晶成长学会体(bulk)成长分科会，第61回研究会资料集，平成16年5月28日，P23)。
发明内容
本发明的目的在于提供一种半导体晶片的制造方法，其利用短时间的热处理，便能够充分地进行SGOI晶片的SiGe层的晶格弛豫，并能够降低制造成本。
为了达成前述目的，本发明提供一种半导体晶片的制造方法，其包含：至少在SOI晶片上，先磊晶成长Si1-XGeX层(0<X<1)，然后在该已经磊晶成长后的Si1-XGeX层上，形成Si1-YGeY层(0≤Y<X)后，通过氧化热处理，浓缩前述磊晶成长后的Si1-XGeX层的Ge，而作成浓缩SiGe层的步骤；前述氧化热处理，至少是在氧化性气氛下，从950℃以下开始，在升温至950℃的期间，以使前述形成的Si1-YGeY层残存的方式，使Si1-YGeY层氧化。
如此，在SOI晶片上，先磊晶成长Si1-XGeX层，然后在其上形成Ge浓度比Si1-XGeX层低的Si1-YGeY层。之后，在进行用以浓缩Si1-XGeX层的Ge的氧化热处理的时候，若从950℃以下开始该热处理，则能够防止在晶片上发生滑动断层(slip dislocation)和翘曲等。又，在升温至950℃的期间，若以使前述所形成的Si1-YGeY层残存的方式，使其氧化，则在至950℃为止的升温过程中，Si1-XGeX层和Si1-YGeY层之间的界面一直存在。而且，在此界面，即使是在950℃以下的低温，由于也会发生滑动，所以在SiGe层和氧化膜层之间的界面不会发生滑动的950℃以下的温度，便会发生晶格弛豫(latticerelaxation)，而能够有效地进行晶格弛豫。
在前述半导体晶片的制造方法中，优选为：前述氧化热处理，是在前述升温至950℃之后，在含有氧气5％以下的氩或氮气气氛下，升温至1200℃以上，使前述残存的Si1-YGeY层氧化直至消失为止，然后在氧化性气氛下，进行前述Ge的浓缩，之后在氩或氮气气氛下，进行前述浓缩SiGe层的晶格弛豫热处理。
如此，升温至950℃之后，若将气氛置换成含有氧气5％以下的氩或氮气，并升温至1200℃以上，则在Ge的扩散速度慢的约为1000℃以下的温度，能够控制氧化，使得氧化不会进行至必要程度以上。若如此地控制，没有渗进氧化膜中的Ge没有扩散而是蓄积在氧化膜层和Si1-XGeX层之间的界面，在之后的高温下熔解、再结晶，而能够一面防止结晶性降低，一面使残存的Si1-YGeY层氧化直至消失为止。之后，在氧化性气氛下，进行Ge的浓缩亦即氧化浓缩，之后在氩或氮气气氛下，若进行浓缩SiGe层的晶格弛豫热处理，则在升温过程中，由于发生晶格弛豫，所以晶格弛豫热处理即使是短时间，晶格弛豫也充分地被进行。因此，能够缩短热处理时间，并能够降低制造成本。
此情况下，前述Si1-YGeY层的厚度，优选设为5nm至50nm。
如此，若将Si1-YGeY层的厚度设为5nm至50nm，则在进行氧化热处理的时候，温度升至950℃为止的期间，便能够作成具有为了氧化的充分的厚度，使得Si1-YGeY层可以残存，且能够作成由氧化热处理所形成的氧化膜的膜厚均匀性良好的厚度，不会有膜厚均匀性低下的可能性。
又，能够将前述Si1-YGeY层设为单结晶、多结晶、非结晶的任一种。
如此，将Si1-YGeY层设为单结晶、多结晶或非结晶的任一种，即使是950℃以下的低温，与Si1-XGeX层之间的界面会发生滑动，而能够有效率地进行晶格弛豫。
又，前述Si1-XGeX层的厚度，优选设为不到130nm。
以往，为了要进行充分的晶格弛豫，被认为SiGe层的厚度要设为130nm以上，但是若根据本发明，由于即使是在950℃为止的低温，在Si1-XGeX层和Si1-YGeY层之间的界面会发生滑动，而能够有效率地进行晶格弛豫，所以即使将Si1-XGeX层设为不到130nm，也能够充分地进行晶格弛豫。
又，前述Y优选设为0。
若如此地将前述Y设为0亦即将Si1-XGeX层设为Si层，则能够更确实地防止Ge蓄积在与氧化膜层之间的界面，而能够防止结晶性降低。
又，前述X优选设为不到0.2。
如此，若将X设为不到0.2亦即将Ge的浓度设为不到20％，则能够作成Si1-XGeX层，其伴随着晶格弛豫的在Si1-XGeX层和SOI层等之间的结晶性界面所发生的错配断层(misfit dislocation)非常少。
又，在前述氧化热处理之前，优选为：在前述SOI晶片的SOI层和BOX层之间的界面，预先植入氢离子、稀有气体离子、四族元素离子和氧离子中的至少一种。
若如此地在SOI晶片的SOI层和BOX层之间的界面，预先植入离子、稀有气体离子、四族元素离子和氧离子中的至少一种，能够促进通过之后的氧化热处理所产生的SiGe层的晶格弛豫，而能够更加地提高晶格弛豫率。
根据本发明，在SOI晶片上，先磊晶成长Si1-XGeX层，然后在其上形成Ge浓度比Si1-XGeX层低的Si1-YGeY层之后，在进行用以浓缩Si1-XGeX层的Ge的氧化热处理的时候，若从950℃以下开始该热处理，则能够防止在晶片上发生滑动断层(slip dislocation)和翘曲等。又，在升温至950℃的期间，若以使Si1-YGeY层残存的方式，使其氧化，则在至950℃为止的升温过程中，Si1-XGeX层和Si1-YGeY层之间的界面一直存在，而在此界面由于会发生滑动，所以即使在SiGe层和氧化膜层之间的界面不会发生滑动的950℃以下的低温，便会发生晶格弛豫，而能够有效率地进行晶格弛豫。藉此，能够缩短之后的晶格弛豫热处理的时间，并能够降低制造成本。
又，升温至950℃之后，若将气氛置换成含有氧气5％以下之氩或氮气，并升温至1200℃以上，则在Ge的扩散速度慢的约为1000℃以下的温度，能够控制氧化，使得氧化不会进行至必要程度以上。若如此地控制，没有渗进氧化膜中的Ge没有扩散而是蓄积在氧化膜层和Si1-XGeX层之间的界面，在之后的高温下熔解、再结晶，而能够一面防止结晶性降低，一面使残存的Si1-YGeY层氧化直至消失为止。之后，在氧化性气氛下，进行Ge的氧化浓缩后，在氩或氮气气氛下，若进行浓缩SiGe层的晶格弛豫热处理，则在升温过程中，由于发生晶格弛豫，所以晶格弛豫热处理即使是短时间，晶格弛豫也充分地被进行。因此，能够缩短热处理时间，并能够降低制造成本。
附图说明
图1是表示根据本发明的实施方式的半导体晶片的制造工序的一例的工序图。
图2是表示根据本发明的实施方式的氧化热处理工序的一例的工序图。
具体实施方式
以下，详细地说明本发明。
在SOI晶片等的Si层上，磊晶成长SiGe层后的SGOI晶片，SiGe层由于具有按照与Si层之间的晶格常数的差异而产生的应变(变形)，所以为了对形成在其上的应变Si层给予充分的应变，SiGe层的晶格常数，其晶格弛豫需要充分地进行，使得可以接近根据Ge浓度所决定的原本的晶格常数。但是，以往为了要进行充分的晶格弛豫，需要增加SiGe层的厚度或是进行长时间的晶格弛豫热处理。因此，制造时间变长而成为制造成本上升的原因。
本发明的发明人，为了要解决这些问题，进行深入的检讨，意图要缩短制造时间，来降低制造成本。结果发现在SiGe层上形成Si层的情况，相较于形成氧化膜层的情况，在1200℃以上进行氧化浓缩后的晶格弛豫率会变高。此处，所谓的晶格弛豫率，是指SiGe层的晶格常数与Si的晶格常数相同的情况设为0％，而将根据Ge浓度所决定的原本的晶格常数的情况设为100％，用以表示相对的晶格弛豫的程度。而且，验证该理由后的结果，晶格弛豫率的差异，判明是起因于：要进行晶格弛豫，需要在SiGe层的界面处的滑动，但是在1000℃以下的低温，Si层和SiGe层之间的界面，虽然会发生滑动，但是在氧化膜层和SiGe层之间的界面则难以发生滑动的缘故。又，判明了如此的界面的滑动，即使是取代Si层而设成Ge浓度低之SiGe层的情况，在1000℃以下的低温也会发生。
而且，想出在SOI晶片上，先磊晶成长Si1-XGeX层，然后在其上形成Ge浓度比Si1-XGeX层低之Si1-YGeY层(包含Si层：Y＝0)，之后在进行用以浓缩Si1-XGeX层的Ge之氧化热处理的时候，在升温至950℃的期间，若以使Si1-YGeY层残存的方式，使其氧化，则在至950℃为止的升温过程中，Si1-XGeX层和Si1-YGeY层之间的界面一直存在，而在此界面由于会发生滑动，所以即使在SiGe层和氧化膜层之间的界面不会发生滑动的1000℃以下的低温，也会发生晶格弛豫，而能够有效率地产生晶格弛豫，因而完成本发明。
以下，使用附图来说明本发明的实施方式，但是本发明并不是限定于此实施方式。
图1是表示根据本发明的实施方式的半导体晶片的制造工序的一例的工序图。
首先，如图1(A)所示，准备SOI晶片10。此SOI晶片10，是依序层积硅支持层1、BOX层2和SOI层3而成；有关其特性并没有特别限定。另外，其可采用通过以往的方法例如SIMOX(Separation by Implanted Oxygen)法或贴合法而被制作出来的任一种。
接着，如图1(B)所示，在SOI层3上，以所希望的厚度，磊晶成长Si1-XGeX层4。X满足0<X<1的条件，例如X＝0.15。又，虽然厚度没有特别限定，优选不到130nm，例如厚度为70nm。以往Si1-XGeX层4的厚度若不是130nm以上，被认为在之后的氧化热处理中，晶格弛豫无法充分地实行；但是，在本发明中，即使是如此的厚度不到130nm的Si1-XGeX层，晶格弛豫也能够充分地实行。由于厚度如此地薄也可以，能够缩短磊晶成长的时间。再者，若X<0.2，由于伴随着晶格弛豫，错配断层(misfit dislocation)也能够充分地被抑制，所以优选。
磊晶成长，能够通过CVD(Chemical Vapor Deposition)法或MBE(Molecular Beam Epitaxy)等方法来进行。CVD法的情况，例如作为原料气体，能够采用SiH4或SiH2Cl2和GeH4的混合气体。作为传输气体(carrier gas)是采用H2。作为成长条件，例如将温度设为600～1000℃、将压力设为100Torr(1.33×104Pa)以下即可。
接着，如图1(C)所示，在Si1-XGeX层4上，以所希望的厚度，形成Si1-YGeY层5。Y设成满足0≤Y<X的条件。Y比X小即可，优选设成Y＝0。如此，只要将Y设为0亦即将Si1-YGeY层设成Si层，在后述的氧化热处理的升温过程中，能够更确实地防止Ge蓄积在Si1-XGeX层和氧化膜层的界面，防止结晶性降低。又，厚度虽然没有特别地限定，优选设为2nm至50nm，例如能设成10nm。如此，只要将Si1-YGeY层的厚度设为5nm至50nm，在后述进行氧化热处理的时候，温度升至950℃为止的期间，便能够作成具有为了氧化的充分的厚度，使得Si1-YGeY层可以残存，且能够作成由氧化热处理所形成的氧化膜的膜厚均匀性良好的厚度。
又，此情况下，Si1-YGeY层5只要是单结晶、多结晶或非结晶的任一种，即使是950℃以下的低温，与Si1-XGeX层4之间的界面会发生滑动，在后述的氧化热处理的升温过程中，由于能够有效率地进行Si1-XGeX层4的晶格弛豫，所以是优选的。此情况，例如若将Si1-YGeY层5设为单结晶，与前述相同，能够使磊晶成长而形成。
再者，Si1-YGeY层5形成之后，Si1-YGeY层5的表面，也可以进行硅晶片的标准的洗净法也就是RCA洗净。SiGe层的Ge浓度越高，对于RCA洗净，其蚀刻率越快，与Si比较，容易发生表面粗糙，但是由于Si1-YGeY层5的Ge浓度比Si1-XGeX层4低，所以相较于直接洗净Si1-XGeX层4的表面，能够抑制表面粗糙的影响。特别是Si1-YGeY层5若是Si层，不会发生表面粗糙，是优选的。
进而，为了有效地进行通过氧化热处理所实行的晶格弛豫，在氧化热处理前的晶片的BOX层2和SOI层3的界面，优选预先植入氢离子、稀有气体离子(He离子、Ne离子、Ar离子)、四族元素离子(C离子、Si离子、Ge离子)和氧离子中的至少一种。此情况的离子植入量，能够设为1×1015～4×1016/cm2。植入量在1×1015/cm2以下，变成难以期待藉由离子植入所产生的晶格弛豫率的提升效果；植入量在4×1016/cm2以上，则由于氧化热处理，离子植入层有可能发生剥离。
又，进行前述离子植入的时机，只要是在氧化热处理前，并没有特别限定，可以是成长Si1-XGeX层4之前(第1图(A))、成长Si1-XGeX层4之后(图1(B))或成长Si1-YGeY层5之后(图1(C))的任一时刻，但是由于离子植入而在表面上会发生损伤，该损伤在之后的层成长的时候，由于有可能成为发生异常成长等的原因，所以优选在成长Si1-YGeY层5之后进行。
接着，如图1(D)～(F)所示，先通过氧化热处理来形成氧化膜6，然后浓缩Si1-XGeX层4的Ge而作成浓缩SiGe层7。此氧化热处理，例如能够以图2所示的步骤来进行。
图2是显示根据本发明的实施形态的氧化热处理中的各步骤的温度的一例的步骤图，(a)～(e)是表示各步骤，实线是表示温度。
在此氧化热处理中，首先，在最初的热处理中，在Si1-YGeY层5的表面，形成氧化膜，使得Ge不会从表面往外方扩散。此时，如步骤(a)所示，在氧化性气氛下，从例如650℃～700℃这样的950℃以下的温度，开始氧化热处理，而在升温至950℃的期间，以使Si1-YGeY层5残存的方式，使其氧化(图1(D))。藉此，在Si1-YGeY层5的表面，形成用以防止Ge往外方扩散之氧化膜层6。此情况下，例如能够设成以流量10SLM(Standard Litter per Minute)将干燥氧气导入热处理炉内，并以10℃/min的速度升温。升温速度能够对应Si1-YGeY层5的厚度等而作调整。
如此，在进行氧化热处理的时候，若使该热处理从950℃以下开始，由于能够防止在晶片上发生滑动断层(slip dislocation)和翘曲等，例如对于直径300mm和300mm以上的大口径的晶片，是适合的。又，升温至950℃为止的期间，若以使Si1-YGeY层5残存的方式，使其氧化，则在至950℃为止的升温过程中，Si1-XGeX层4和Si1-YGeY层5之间的界面一直存在，而在此界面发生滑动。进而，在和SOI层3之间的界面，也会发生滑动。另一方面，在SiGe层和氧化膜的界面，要发生藉由氧化膜的黏性流动所产生的滑动，由于温度必须比950℃高，所以在本发明中，即使是在950℃以下的低温，Si1-XGeX层4，藉由在和Si1-YGeY层5之间的界面所发生的滑动，发生晶格弛豫，能够有效地发生晶格弛豫。
如此地升温至950℃之后，如图2(b)所示，在含有氧气5％以下的氩或氮气气氛下，升温至1200℃以上，使Si1-YGeY层5氧化直至消失为止(图1(E))。此步骤下，例如能够设成先将氩和氧气分别以25SLM、0.5SLM的流量，导入热处理炉，将气氛置换，并以10℃/min的速度升温至1200℃。升温速度能够对应Si1-YGeY层5的厚度等而作调整。又，也可以取代氩而采用氮气。
如此，升温至950℃之后，若将气氛置换成含有氧气5％以下的氩或氮气，并升温至1200℃以上，则在Ge的扩散速度慢的约为1000℃以下的温度，能够控制氧化，使得氧化不会进行至必要程度以上。由于Ge没有渗进氧化膜中，所以氧化膜的成长速度比Ge的扩散速度快的情况，Ge没有扩散而是蓄积在和氧化膜之间的界面。亦即，由于Ge浓度极高的层被形成在界面附近，所以在已形成有如此的Ge高浓度层的状态下，氧化温度若设成1200℃以上的高温，则Ge高浓度层熔解、再结晶化，藉此，虽然有可能Si1-XGeX层4的结晶性非常低，但是若根据本发明，藉由在950℃附近的气氛的置换，能够消除此种可能性。再者，若将气氛设为氩或10％氮气，由于表面的氧化膜层6有可能被蚀刻，因此将气氛设为含有5％以下的氧气。
在此升温过程中，Si1-YGeY层5被氧化而消失，其中所含有的Ge，扩散至Si1-XGeX层4中。又，Ge扩散至SOI层3，而与Si1-XGeX层4一体化。
接着，如图2的步骤(c)所示，保持升温后的1200℃以上的温度，并将气氛置换成氧化性气氛来进行氧化热处理，使氧化层变厚，并进行Ge的氧化浓缩，使得Ge浓度成为所希望的浓度。此步骤例如能够设成将100％干燥氧气以10SLM的流量导入热处理炉，将气氛置换，并以1200℃进行20～120分钟的处理。热处理温度和热处理时间等，能够对应Si1-XGeX层4的厚度和Ge的浓度等而作调整。又，此步骤由于是在高温中进行，所以Ge的扩散速度会变成非常快。因此，即使没有特别地控制氧化膜的成长速度，也不会发生Ge的蓄积。以此方式，浓缩Si1-XGeX层4的Ge，而能够作出具有所希望的浓度的浓缩SiGe层7(图1(F))。
接着，如图2(d)所示，在氩或氮气气氛下，进行浓缩SiGe层7的晶格弛豫热处理。此步骤下，例如能够设成将氩以10LSM的流量导入热处理炉，将气氛置换，并以1200℃进行120～240分钟的处理。热处理温度和热处理时间等，能够对应浓缩SiGe层7的厚度和Ge的浓度等而作调整。此晶格弛豫，主要是通过氧化膜层6和浓缩SiGe层7之间的界面的滑动(氧化膜的黏性流动)来产生。在本发明，即使是在升温过程中，由于使晶格弛豫发生(此晶格弛豫是利用Si1-XGeX层4和Si1-YGeY层5之间的界面以及Si1-XGeX层4和SOI层3之间的界面之滑动)，所以通过此晶格弛豫热处理，即使是在短时间内，充分的晶格弛豫也是可能的。在升温过程中没有使晶格弛豫发生的情况，仅利用步骤(d)的晶格弛豫热处理，为了要使晶格弛豫充分地进行，则需要非常长时间的热处理。
而且，若通过晶格弛豫热处理而使晶格弛豫充分地进行之后，如图2(e)所示，例如在氩或氮气气氛下，以5℃/min的速度降温，而当温度降至650～700℃左右，从热处理炉取出晶片。
最后，如图1(G)所示，除去形成在表面上的氧化膜层6，可以得到SGOI晶片20。氧化膜层6的除去，例如能够将晶片浸在15％的HF水溶液中来进行。如此地被制造出来的SGOI晶片，相较于周知的SGOI晶片，具有较薄的SiGe层，是利用短时间的热处理而充分地被晶格弛豫后而成，其晶格弛豫率高，而成为高质量且低成本的SGOI晶片。再者，晶格弛豫率，是使用X射线衍射法来进行评价。
以下，根据本发明的实施例及比较例来具体地说明本发明，但是本发明并未限定于这些实施例。
(实施例1)
在通过SIMOX法制作出来的直径300mm、BOX层的厚度为150nm、SOI层的厚度为50nm的SOI晶片的表面，以SiH4和GeH4作为原料气体，通过CVD法，在650℃的成长温度，依序磊晶成长厚度为70nm的Si0.85Ge0.15层(也就是X＝0.15)和厚度为10nm的Si层(也就是Y＝0)。接着，在700℃的温度，将此晶片投入热处理炉，开始氧化热处理。首先，在干燥氧气气氛下，从700℃至1000℃，以10℃/min的速度升温。通过在相同条件下另外进行的试验，在温度到达950℃时，测量形成在表面上的氧化膜的厚度，由于为15nm，所以判断出表面的Si层大约仅被氧化7nm，而残留大约3nm的Si层。
接着，将热处理气氛置换成含有氧气1％的氩，从1000℃至1200℃，以10℃/min的速度升温。通过在相同条件下另外进行的试验，在温度到达1200℃时，形成在表面上的氧化膜的厚度为35nm，判断出表面的Si层完全被氧化7nm，而Si0.85Ge0.15层的一部分也被氧化。
在升温至1200℃时，将气氛置换成100％的干燥氧气，并将温度保持在1200℃，进行40分钟的氧化浓缩，而形成浓缩SiGe层。藉此所形成的氧化膜的总厚度大约为180nm。
接着，将气氛置换成100％的氩，并将温度保持在1200℃，进行240分钟的晶格弛豫热处理。然后，以5℃/min的速度降温，而在温度成为700℃时，将晶片从热处理炉取出，浸在15％的HF水溶液中，除去表面的氧化膜，而得到SGOI晶片。
以如此的方式得到的SGOI晶片，其浓缩SiGe层的厚度为50nm，Ge浓度为20％。又，利用X射线衍射法来评价晶格弛豫率的结果，其晶格弛豫率为60％，即使氧化热处理前的SiGe层的厚度薄(为70nm)，也能够进行充分的晶格弛豫。
(比较例1)
除了在Si0.85Ge0.15层上没有磊晶成长Si层以外，利用与实施例1相同的制作条件，得到SGOI晶片。但是，利用X射线衍射法评价晶格弛豫率的结果为，晶格弛豫率为30％，比实施例1低，是不充分的。
(实施例2)
使用与实施例1相同规格的SOI晶片，利用与实施例1相同的条件，进行Si0.85Ge0.15层及Si层的成长。之后，瞄准SOI层和BOX层的界面附近，以3×1016/cm2的植入量，植入H+离子。进而，进行氧化热处理及氧化膜除去的处理，得到其浓缩SiGe层7的厚度为50nm、Ge浓度为20％的SGOI晶片。利用X射线衍射法来评价浓缩SiGe层的晶格弛豫率的结果，其晶格弛豫率为70％，相较于没有进行氢离子植入的实施例的SGOI晶片，确认能够提高晶格弛豫率。
(比较例2)
除了在Si0.85Ge0.15层上没有磊晶成长Si层以外，利用与实施例2相同的制作条件，得到SGOI晶片。但是，利用X射线衍射法评价晶格弛豫率的结果，晶格弛豫率为43％，虽然相较于比较例1，晶格弛豫率有提高，但是若与实施例1及实施例2比较，仍是相当低，是不充分的。
再者，本发明并未被限定于前述实施方式。前述实施方式仅为例示，只要是与被记载于本发明权利要求书中的技术思想具有实质上相同的构成，能得到同样的作用效果的任何实施方式皆被包含在本发明的技术范围内。

Claims (11)

1.一种半导体晶片的制造方法，其至少包含：
在SOI晶片上，先磊晶成长Si1-XGeX层，然后在该已经磊晶成长后的Si1-XGeX层上，形成Si1-YGeY层后，通过氧化热处理，浓缩上述磊晶成长后的Si1-XGeX层的Ge，而作成浓缩SiGe层的步骤，其中，0<X<1，0≤Y<X；
上述氧化热处理，至少是在氧化性气氛下，从950℃以下开始，在升温至950℃的期间，以使上述形成的Si1-YGeY层残存的方式，使Si1-YGeY层氧化；
而且，上述氧化热处理，是在上述升温至950℃之后，在含有氧气5％以下的氩或氮气气氛下，升温至1200℃以上，使上述残存的Si1-YGeY层氧化直至消失为止，然后在氧化性气氛下，进行上述Ge的浓缩，之后在氩或氮气气氛下，进行上述浓缩SiGe层的晶格弛豫热处理。
2.如权利要求1所述的半导体晶片的制造方法，其中，上述Si1-YGeY层的厚度为5nm至50nm。
3.如权利要求1所述的半导体晶片的制造方法，其中，将上述Si1-YGeY层设为单结晶、多结晶、非结晶的任一种。
4.如权利要求2所述的半导体晶片的制造方法，其中，将上述Si1-YGeY层设为单结晶、多结晶、非结晶的任一种。
5.如权利要求1所述的半导体晶片的制造方法，其中，将上述Si1-XGeX层的厚度设为不到130nm。
6.如权利要求4所述的半导体晶片的制造方法，其中，将上述Si1-XGeX层的厚度设为不到130nm。
7.如权利要求1所述的半导体晶片的制造方法，其中，将上述Y设为0。
8.如权利要求6所述的半导体晶片的制造方法，其中，将上述Y设为0。
9.如权利要求1-8中任一项所述的半导体晶片的制造方法，其中，将上述X设为不到0.2。
10.如权利要求1-8中任一项所述的半导体晶片的制造方法，其中，在上述氧化热处理之前，在上述SOI晶片的SOI层和BOX层之间的界面，预先植入氢离子、稀有气体离子、四族元素离子和氧离子中的至少一种。
11.如权利要求9所述的半导体晶片的制造方法，其中，在上述氧化热处理之前，在上述SOI晶片的SOI层和BOX层之间的界面，预先植入氢离子、稀有气体离子、四族元素离子和氧离子中的至少一种。
CNB2005800325106A 2004-09-24 2005-09-16 半导体晶片的制造方法 Active CN100508125C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP278088/2004 2004-09-24
JP2004278088 2004-09-24

Publications (2)

Publication Number Publication Date
CN101027755A CN101027755A (zh) 2007-08-29
CN100508125C true CN100508125C (zh) 2009-07-01

Family

ID=36090052

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800325106A Active CN100508125C (zh) 2004-09-24 2005-09-16 半导体晶片的制造方法

Country Status (6)

Country Link
US (1) US7550309B2 (zh)
EP (1) EP1801854B1 (zh)
JP (1) JP4826475B2 (zh)
KR (1) KR20070051914A (zh)
CN (1) CN100508125C (zh)
WO (1) WO2006033292A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4427489B2 (ja) 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
JP4943820B2 (ja) * 2006-11-10 2012-05-30 信越化学工業株式会社 ＧＯＩ（ＧｅｏｎＩｎｓｕｌａｔｏｒ）基板の製造方法
FR2935194B1 (fr) 2008-08-22 2010-10-08 Commissariat Energie Atomique Procede de realisation de structures geoi localisees, obtenues par enrichissement en germanium
CN102437129B (zh) * 2011-08-29 2014-09-03 上海华力微电子有限公司 一种局部化soi和goi器件结构及其工艺集成方法
CN103165448B (zh) * 2011-12-08 2016-01-06 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
CN102623386A (zh) * 2012-04-12 2012-08-01 厦门大学 具有张应变的绝缘体上锗薄膜的制备方法
CN103681447A (zh) * 2012-09-10 2014-03-26 中国科学院微电子研究所 Soi衬底制作方法及soi衬底
CN103811325B (zh) * 2012-11-13 2016-12-21 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
US10361097B2 (en) 2012-12-31 2019-07-23 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
CN103646909B (zh) * 2013-12-24 2016-01-20 中国科学院上海微***与信息技术研究所 绝缘体上锗goi结构的制备方法
US9818761B2 (en) 2015-06-25 2017-11-14 International Business Machines Corporation Selective oxidation for making relaxed silicon germanium on insulator structures
CN112908849A (zh) * 2021-01-28 2021-06-04 上海华力集成电路制造有限公司 一种形成SiGe沟道的热处理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3884203B2 (ja) * 1998-12-24 2007-02-21 株式会社東芝 半導体装置の製造方法
US6369438B1 (en) 1998-12-24 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
WO2004044996A1 (ja) * 2002-11-12 2004-05-27 National Institute Of Advanced Industrial Science And Technology 熱電変換材料薄膜とセンサ素子及びその製造方法
JP2004363198A (ja) 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 歪シリコンｓｏｉ基板の製造方法
JP2004363197A (ja) 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 歪シリコンｓｏｉ基板の製造方法
JP2005050984A (ja) 2003-06-02 2005-02-24 Sumitomo Mitsubishi Silicon Corp 歪Ｓｉ−ＳＯＩ基板の製造方法及び該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP2004363199A (ja) * 2003-06-02 2004-12-24 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques

Also Published As

Publication number Publication date
WO2006033292A1 (ja) 2006-03-30
US7550309B2 (en) 2009-06-23
EP1801854A4 (en) 2010-10-06
EP1801854B1 (en) 2015-06-24
JP4826475B2 (ja) 2011-11-30
EP1801854A1 (en) 2007-06-27
KR20070051914A (ko) 2007-05-18
CN101027755A (zh) 2007-08-29
US20080003785A1 (en) 2008-01-03
JPWO2006033292A1 (ja) 2008-05-15

Similar Documents

Publication Publication Date Title
CN100508125C (zh) 半导体晶片的制造方法
CN1759468B (zh) 半导体衬底和场效应晶体管以及它们的制造方法
JP4950047B2 (ja) ゲルマニウムの成長方法及び半導体基板の製造方法
US20060214257A1 (en) Production method of strained silicon-SOI substrate and strained silicon-SOI substrate produced by same
US7648853B2 (en) Dual channel heterostructure
JP4212228B2 (ja) 半導体装置の製造方法
US7977221B2 (en) Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
JPH10256169A (ja) 半導体装置の製造方法
JP4654710B2 (ja) 半導体ウェーハの製造方法
JP2004179462A (ja) 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
US20050196925A1 (en) Method of forming stress-relaxed SiGe buffer layer
KR100729372B1 (ko) 반도체 기판 및 그 제조방법
JP4757519B2 (ja) 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
JP2004349522A (ja) 半導体基板の製造方法
JP4557505B2 (ja) 半導体基板の製造方法
JP2003109901A (ja) 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant