CN102623386A - 具有张应变的绝缘体上锗薄膜的制备方法 - Google Patents

具有张应变的绝缘体上锗薄膜的制备方法 Download PDF

Info

Publication number
CN102623386A
CN102623386A CN2012101061395A CN201210106139A CN102623386A CN 102623386 A CN102623386 A CN 102623386A CN 2012101061395 A CN2012101061395 A CN 2012101061395A CN 201210106139 A CN201210106139 A CN 201210106139A CN 102623386 A CN102623386 A CN 102623386A
Authority
CN
China
Prior art keywords
germanium
tensile strain
preparation
sige
insulator film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101061395A
Other languages
English (en)
Inventor
李成
黄诗浩
卢卫芳
赖虹凯
陈松岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen University
Original Assignee
Xiamen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen University filed Critical Xiamen University
Priority to CN2012101061395A priority Critical patent/CN102623386A/zh
Publication of CN102623386A publication Critical patent/CN102623386A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

具有张应变的绝缘体上锗薄膜的制备方法，涉及一种制备具有张应变的绝缘体上锗(GOI)薄膜的方法。在SOI衬底上生长一层Si/SiGe/Si三明治结构；对Si/SiGe/Si三明治结构进行光刻、刻蚀处理后，再沉积保护层，然后采用剥离工艺去掉光刻胶；对样品进行选择性氧化和退火，得到局部GOI。

Description

具有张应变的绝缘体上锗薄膜的制备方法
技术领域
本发明涉及一种制备具有张应变的绝缘体上锗(GOI)薄膜的方法，尤其是涉及一种与硅传统工艺相兼容，在绝缘体上硅(SOI)衬底上外延锗硅(SiGe)合金薄膜，刻蚀出台面图形，在周围淀积介质薄膜作为保护区，然后选择性氧化图形区域的SiGe，制备具有张应变的GOI薄膜的方法。
背景技术
锗材料具有高的载流子迁移率，有可能成为未来微纳特征尺寸集成电路金属-绝缘体-半导体(MOSFET)器件的沟道材料。在锗中引入应变，将进一步提高其载流子迁移率，获得高性能的应变Ge MOSFET器件。另一方面，锗材料的导带直接带与间接带带底相差很小，室温下仅为140meV，理论研究表明，在张应变的作用下，导带直接带底向下移动较间接带导带底快，两者相差进一步减小。当张应变达到1.7％时，直接带与间接带底发生反转，变为准直接带材料，可能成为制备硅基发光器件的重要材料。应变锗在微电子和光电子集成器件领域将发挥重要的作用，然而在锗中引入张应变的技术仍在探索中。
目前，提高锗张应变的方法主要有以下几种：一是利用硅和锗之间的热失配，在硅基上外延锗材料产生张应变([1]J.Liu，D.D.Cannon，K.Wada，Y.Ishikawa，S.Jongthammanurak，D.T.Danielson，J.Michel，L.C.Kimerling，Appl Phys Lett，87(2005)011110；[2]Y.Ishikawa，K.Wada，J.Liu，D.D.Cannon，H.C.Luan，J.Michel，L.C.Kimerling，Joumal of applied physics，98(2005)013501)。这种方法存在的问题是达到的最大应变值为0.25％，仍不能实现Ge的准直接带结构。二是采用机械应力的方法([3]M.El Kurdi，H.Bertin，E Martincic，M.de Kersauson，G.Fishman，S.Sauvage，A.Bosseboeuf，P.Boucaud，Appl Phys Lett，96(2010)041909；[4]T.H.Cheng，K.L.Peng，C.Y.Ko，C.Y.Chen，H.S.Lan，Y.R.Wu，C.Liu，H.H.Tseng，Appl Phys Lett，96(2010)211108)，通过晶片弯曲提高其张应变，这一类方法获得的应变不稳定，且无法用于集成芯片。三是在GaAs衬底上利用组分渐变的InxGa1-xAs缓冲层技术外延生长张应变Ge([5]Y.Huo，H.Lin，R.Chen，M.Makarova，Y.Rong，M.Li，T.I.Kamins，J.Vuckovic，J.S.Harris，ApplPhys Lett，98(2011)011111)，虽然可以得到2.33％的张应变，然而这种方法不能与硅基成熟的生产工艺相兼容。
发明内容
本发明的目的在于针对目前存在的提高Ge张应变的方法无法用于集成芯片以及与传统的硅工艺不相兼容的缺点，提供一种具有张应变的绝缘体上锗薄膜的制备方法。
本发明的技术方案是首先在SOI衬底上外延生长一定厚度的SiGe薄膜，样品清洗后采用传统的光刻和刻蚀工艺得到SiGe的台面图形结构；然后利用等离子体增强化学汽相淀积设备沉积一层Si3N4作为保护区，以防止氧气对SiGe侧面进行氧化；采用常规电阻式加热氧化炉对样品进行选择性氧化得到具有张应变的GOI单晶薄膜。
本发明包括以下步骤：
1)在SOI衬底上生长一层Si/SiGe/Si三明治结构；
2)对Si/SiGe/Si三明治结构进行光刻、刻蚀处理后，再沉积保护层，然后采用剥离工艺去掉光刻胶；
3)对样品进行选择性氧化和退火，得到局部GOI。
在步骤1)中，所述生长可采用分子束外延或化学汽相沉积法，首先在SOI衬底上外延生长SiGe合金薄膜，对样品进行清洗去除有机污染物，氧化物和金属杂质等物质；表面Si层在氧化过程中起到保护锗流失的作用，所述SiGe合金薄膜的Ge组份在0～1之间，Ge层的厚度可为5～50nm。
在步骤2)中，所述光刻的台面尺度可小于100μm；所述刻蚀的深度为到达SOI衬底的隐埋SiO2层；所述沉积Si3N4保护层可利用高真空化学汽相淀积设备沉积一层介质材料为Si3N4或SiO2等绝缘介质材料保护层。
在步骤3)中，所述对样品进行选择性氧化和退火可采用常规电阻式加热氧化炉对样品进行选择性氧化和退火；所述氧化的温度小于SiGe层的熔点；锗的张应变可以达到0.62％。
所述制备方法可用于Ge沟道MOSFET器件和Ge光电子器件制备工艺流程中。
张应变GOI薄膜是通过局部选择性氧化的方式将SOI衬底上的SiGe进行氧化并且引入张应变制备生成的纳米级别GOI薄膜，可以用于制作硅基电子或光电子器件。
本发明采用SOI衬底上外延生长的Si/SiGe/Si三明治结构作为初始材料，一方面材料外延生长方便，技术成熟，另一方面材料生长的时间短。由于刻蚀台面周围淀积了Si3N4介质，在氧化的过程中，台面的侧壁不被氧化，氧化将从顶层Si开始向衬底方向进行。SiGe的氧化具有选择性氧化Si形成SiO2，Ge不被氧化，凝聚在界面并向衬底隐埋SiO2层扩散的特点，所以氧化合适的时间，最终将生成GOI薄膜。由于在高温氧化的过程中，氧化SiGe形成的SiO2层体积膨胀，在生长方向上给Ge层作用力，且与Si3N4层以及隐埋的SiO2层之间产生相互作用力。由于各层热膨胀系数不同，Ge的热膨胀系数最大，在高温下SiO2层具有粘滞性，氧化后样品冷却到室温时，促使生成的Ge薄膜产生张应力，张应力可以达到0.62％。本发明是一种简易、低成本、与硅传统工艺相兼容的制备具有张应变GOI薄膜的新方法。
为了提高锗薄膜的张应变，同时又与成熟的硅工艺流程相兼容，本发明提出了在SOI衬底上外延SiGe合金薄膜，刻蚀出台面图形，在周围淀积介质薄膜作为保护区，然后选择性氧化图形区域的SiGe，制备具有较高应变的GOI材料的方法。
已有的提高锗张应变的方法都存在工艺条件要求高、难与传统硅工艺相兼容等缺点。本发明提供一种与传统硅工艺生产相兼容且能有效提高锗张应变的方法。
附图说明
图1为本发明制备具有张应变的GOI薄膜的流程示意图。
图2为GOI薄膜拉曼(Raman)谱测试结果。在图2中，横坐标为拉曼位移Ramanshift(cm-1)，纵坐标为强度Intensity(a.u.)；曲线a为Strained GOL，曲线b为bulk Ge；GOI材料的Ge-Ge模与体Ge材料相比向低能方向移动，表明GOI薄膜受张应变，测出GOI薄膜所受张应变为0.62％。
具体实施方式
以下实施例将结合附图对本发明作进一步的说明。
实施例1：图1给出本发明制备具有张应变的GOI薄膜的流程示意图。其中：1～3为SOI衬底；具体：1为硅衬底，2为SiO2层，3为绝缘体上硅层；4为采用超高真空化学汽相淀积***外延生长Si/SiGe/Si三明治结构；5为光刻胶；6为Si3N4层；7为氧化生成的Ge层；8为氧化生成的SiO2层。
在SOI衬底上外延生长Si/SiGe/Si三明治结构；对样品进行硅片标准清洗，涂上厚度约2μm的光刻胶；再利用光刻版进行光刻；接着用等离子体ICP干法刻蚀到隐埋的SiO2层；利用高真空薄膜淀积设备先沉积一层Si3N4作为保护区；然后采用剥离技术去除多余的光刻胶及其上的Si3N4；最后利用常规电阻式加热氧化炉对样品进行选择性氧化得到GOI薄膜。
实施例2：与实施例1类似，其区别在于所采用的材料为通过其它方式制备的Si/SiGe/Si三明治结构。

Claims (8)

1.具有张应变的绝缘体上锗薄膜的制备方法，其特征在于包括以下步骤：
1)在SOI衬底上生长一层Si/SiGe/Si三明治结构；
2)对Si/SiGe/Si三明治结构进行光刻、刻蚀处理后，再沉积保护层，然后采用剥离工艺去掉光刻胶；
3)对样品进行选择性氧化和退火，得到局部GOI。
2.如权利要求1所述的具有张应变的绝缘体上锗薄膜的制备方法，其特征在于在步骤1)中，所述生长采用分子束外延或化学汽相沉积法，首先在SOI衬底上外延生长SiGe合金薄膜，对样品进行清洗去除有机污染物、氧化物和金属杂质。
3.如权利要求2所述的具有张应变的绝缘体上锗薄膜的制备方法，其特征在于所述SiGe合金薄膜的Ge组份在0～1之间，Ge层的厚度为5～50nm。
4.如权利要求1所述的具有张应变的绝缘体上锗薄膜的制备方法，其特征在于在步骤2)中，所述光刻的台面尺度小于100μm。
5.如权利要求1所述的具有张应变的绝缘体上锗薄膜的制备方法，其特征在于在步骤2)中，所述刻蚀的深度为到达SOI衬底的隐埋SiO2层。
6.如权利要求1所述的具有张应变的绝缘体上锗薄膜的制备方法，其特征在于在步骤2)中，所述沉积Si3N4保护层利用高真空化学汽相淀积设备沉积一层介质材料为Si3N4或SiO2绝缘介质材料保护层。
7.如权利要求1所述的具有张应变的绝缘体上锗薄膜的制备方法，其特征在于在步骤3)中，采用电阻式加热氧化炉对样品进行选择性氧化和退火。
8.如权利要求7所述的具有张应变的绝缘体上锗薄膜的制备方法，其特征在于所述氧化的温度小于SiGe层的熔点。
CN2012101061395A 2012-04-12 2012-04-12 具有张应变的绝缘体上锗薄膜的制备方法 Pending CN102623386A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101061395A CN102623386A (zh) 2012-04-12 2012-04-12 具有张应变的绝缘体上锗薄膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101061395A CN102623386A (zh) 2012-04-12 2012-04-12 具有张应变的绝缘体上锗薄膜的制备方法

Publications (1)

Publication Number Publication Date
CN102623386A true CN102623386A (zh) 2012-08-01

Family

ID=46563220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101061395A Pending CN102623386A (zh) 2012-04-12 2012-04-12 具有张应变的绝缘体上锗薄膜的制备方法

Country Status (1)

Country Link
CN (1) CN102623386A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101027755A (zh) * 2004-09-24 2007-08-29 信越半导体股份有限公司 半导体晶片的制造方法
US20070205408A1 (en) * 2006-03-01 2007-09-06 Commissariat A L'energie Atomique Microstructure for formation of a silicon and germanium on insulator substrate of Si1-XGeX type
CN101101915A (zh) * 2002-07-16 2008-01-09 国际商业机器公司 制造绝缘体上硅锗衬底材料的方法以及该衬底
US20090170295A1 (en) * 2007-12-27 2009-07-02 Commissariat A L'energie Atomique MANUFACTURING METHOD FOR A SEMI-CONDUCTOR ON INSULATOR SUBSTRATE COMPRISING A LOCALISED Ge ENRICHED STEP

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101915A (zh) * 2002-07-16 2008-01-09 国际商业机器公司 制造绝缘体上硅锗衬底材料的方法以及该衬底
CN101027755A (zh) * 2004-09-24 2007-08-29 信越半导体股份有限公司 半导体晶片的制造方法
US20070205408A1 (en) * 2006-03-01 2007-09-06 Commissariat A L'energie Atomique Microstructure for formation of a silicon and germanium on insulator substrate of Si1-XGeX type
US20090170295A1 (en) * 2007-12-27 2009-07-02 Commissariat A L'energie Atomique MANUFACTURING METHOD FOR A SEMI-CONDUCTOR ON INSULATOR SUBSTRATE COMPRISING A LOCALISED Ge ENRICHED STEP

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
《Appl. Phys. Lett.》 20031027 S. Nakaharai et. al. "Characterization of 7-nm-thick strained Ge-on-insulator layer fabricated by Ge-condensation technique 第3516-3518页 第83卷, 第17期 *
S. NAKAHARAI ET. AL.: ""Characterization of 7-nm-thick strained Ge-on-insulator layer fabricated by Ge-condensation technique", 《APPL. PHYS. LETT.》, vol. 83, no. 17, 27 October 2003 (2003-10-27), pages 3516 - 3518 *
胡美娇等: "循环氧化退火制备GeOI薄膜材料及其性质研究", 《物理学报》, vol. 60, no. 7, 31 July 2011 (2011-07-31) *

Similar Documents

Publication Publication Date Title
US9666674B2 (en) Formation of large scale single crystalline graphene
EP0520216B1 (en) Fabrication of defect free silicon on an insulating substrate
TWI756227B (zh) 具有經改良之機械強度的高電阻率單晶矽碇及晶圓
US20060134893A1 (en) Fabrication of strained heterojunction structures
JP2008505482A5 (zh)
US20070017438A1 (en) Method of forming dislocation-free strained thin films
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
JP6511516B2 (ja) ゲルマニウム・オン・インシュレータ基板の製造方法
US10050110B2 (en) Device isolation for III-V substrates
JP2021532570A (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ構造
JP2008504704A (ja) 埋め込みｐ＋シリコン・ゲルマニウム層の陽極酸化による歪みシリコン・オン・インシュレータ
WO2008057695A1 (en) A nanoscale, highly selective, thermally resilient carbon etch-stop
US8617938B2 (en) Device and method for boron diffusion in semiconductors
CN203055915U (zh) 张应变锗薄膜
US7695564B1 (en) Thermal management substrate
CN102556937A (zh) 具有悬臂梁结构的应变锗器件及其制备方法
US9455141B2 (en) Silicon-germanium fin of height above critical thickness
Liu et al. A method for fabricating silicon quantum wires based on SiGe/Si heterostructure
CN102623386A (zh) 具有张应变的绝缘体上锗薄膜的制备方法
KR20090041062A (ko) Ｉｎ(Ａｓ)Ｓｂ 반도체의 격자 부정합 기판상 제조방법 및이를 이용한 반도체 소자
CN103441062A (zh) 一种Ge组分及带宽可调控的SiGe纳米带的制备方法
CN102544275A (zh) 具有悬浮膜结构的应变锗器件及其制备方法
KR20090012472A (ko) 실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법
JPWO2020014441A5 (zh)
CN110804727B (zh) 应变薄膜异质结、制备方法及应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120801