CN100499969C - 具有内置电路元件的组件及其制造方法 - Google Patents

具有内置电路元件的组件及其制造方法 Download PDF

Info

Publication number
CN100499969C
CN100499969C CNB2004100447187A CN200410044718A CN100499969C CN 100499969 C CN100499969 C CN 100499969C CN B2004100447187 A CNB2004100447187 A CN B2004100447187A CN 200410044718 A CN200410044718 A CN 200410044718A CN 100499969 C CN100499969 C CN 100499969C
Authority
CN
China
Prior art keywords
circuit element
insulation layer
electric insulation
built
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100447187A
Other languages
English (en)
Other versions
CN1551719A (zh
Inventor
朝日俊行
田口丰
菅谷康博
中谷诚一
藤井俊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1551719A publication Critical patent/CN1551719A/zh
Application granted granted Critical
Publication of CN100499969C publication Critical patent/CN100499969C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种具有内置电路元件的组件，包括电绝缘层、设置在电绝缘层的两个主平面上的一对布线层、与该对布线层电连接并且在其厚度方向穿过电绝缘层的多个通路导体和埋置在电绝缘层中的电路元件，其中根据预定的规则，在电绝缘层的周边部分设置该多个通路导体。所述多个通路导体例如被间隔设置，以便在平行于其主平面方向的电绝缘层的切割平面中形成至少一条直线。

Description

具有内置电路元件的组件及其制造方法
技术领域
本发明涉及具有内置电路元件的组件及其制造方法，其中电路元件被埋置在电绝缘层中。
背景技术
近来，随着电子设备的性能和微型化需求的增加，同时也要求增加关于其中形成了多个电路元件的、具有内置电路元件的组件的密度和功能性以及微型化。作为增加密度的方法，开发了使用内通路的连接。例如，如果使用内通路，可以使LSI与其它电路元件的布线连接最少。在电绝缘层(具有内置电路元件的层)中的任意位置放置多个内通路(例如，参见JP11(1999)-220262A)。
在制造过程中，在电路元件连接到布线层之后和在电绝缘层中埋置电路元件之前，具有内置电路元件的组件经过选自安装检测和关于电路元件等的特性检测中的至少一个检测。在这些检测中，使检测工具的探针与将连接到内通路的焊区部分(用于构成布线层的连接部的导电部分)接触。然后，将电压施加给待测对象，由此确定是否实现了满足预定条件的电连接。
然而，在具有内置电路元件的常规组件中，多个内通路和与其连接的焊区部分被放置在任意的位置。因此，为了进行检测，需要包括多个探针的精密检测工具，所述多个探针应设置为与上述多个焊区部分对应。这样的检测工具不能用于具有内置电路元件的其它组件。
发明内容
本发明的一种具有内置电路元件的组件包括电绝缘层、设置在电绝缘层的两个主平面上的一对布线层、与该对布线层电连接并且在其厚度方向穿过电绝缘层的多个通路导体和埋置在电绝缘层中的电路元件。根据预定的规则至少在电绝缘层的周边部分设置该多个通路导体。
本发明的另一种具有内置电路元件的组件包括电绝缘层、设置在电绝缘层的两个主平面上的一对布线层、电连接该对布线层并且在其厚度方向穿过电绝缘层的多个通路导体和埋置在电绝缘层中的多个通路导体。在平行于其主平面方向切割的该电绝缘层的切割表面中，该电绝缘层包括其中设置了该电路元件的第一区和其中设置了所述多个通路导体的第二区。该多个通路导体被间隔设置，以便在第二区中基本上形成一个矩阵。
本发明的一种具有内置电路元件组件的制造方法包括步骤：(a)制备两个第一片状材料，其中包括多个焊区部分的布线层形成在剥离膜的一个主平面上或者形成在绝缘基片的一个主平面上，在至少一个第一片状材料上安装电路元件，(b)执行选自安装检测和特性检测中的至少一种检测，(c)将电绝缘材料形成为第二片状材料，其中在若干个预定位置设置多个通孔，以导电材料填充所述通孔，以及在第一片状材料之间设置填充有导电材料的第二片状材料，使得其上安装有电路元件的第一片状材料的表面面对第二片状材料，然后在厚度方向的压力下对它们加热，由此在第二片状材料中埋置该电路元件。在步骤(a)中，根据预定规则，在剥离膜的一个主平面的周边上或者在绝缘基片的一个主平面上设置多个焊区部分。在步骤(b)中，利用检测工具进行检测，该检测工具包括对应于多个焊区部分设置的多个探针和用于支撑该多个探针的支撑件。
本发明的另一种具有内置电路元件的组件的制造方法包括步骤：(a)制备两个第一片状材料，其中在剥离膜的一个主平面或者在绝缘基片的一个主平面上形成包括多个焊区部分的布线层，在至少一个第一片状材料上安装电路元件，(b)执行选自安装检测和特性检测中的至少一种检测，(c)将电绝缘材料形成为第二片状材料，其中在若干个预定位置设置多个通孔，以导电材料填充所述通孔，以及在第一片状材料之间设置填充有导电材料的第二片状材料，使得其上安装有电路元件的第一片状材料的表面面对第二片状材料，然后在厚度方向的压力下加热它们，由此在第二片状材料中埋置电路元件。在步骤(a)中，多个焊区部分间隔设置，以便在剥离膜的一个主平面上或者绝缘基片的一个主平面上基本上形成一个矩阵。在步骤(b)中，利用检测工具进行检测，该检测工具包括对应于多个焊区部分设置的多个探针和用于支撑该多个探针的支撑件。
根据本发明，用于选自安装检测和特性检测的至少一种检测的检测工具可以在具有内置电路元件的组件和具有内置电路元件的其它组件之间共享，所述安装检测和特性检测用于具有内置电路元件的组件的制造过程。因此可以降低成本，提高生产率。
在阅读和理解了下面参照附图的详细描述之后，对于本领域技术人员来说，本发明的上述以及其它优点是显而易见的。
附图的简要说明
图1是显示本发明的具有内置电路元件的例示组件的截面图。
图2是图1所示的沿线A-A’截取的具有内置电路元件的组件的截面图。
图3是说明在图1所示具有内置电路元件组件的制造过程中进行检测的状态的立体图。
图4是本发明的具有内置电路元件的另一个例示组件的截面图。
图5是本发明的具有内置电路元件的再一个例示组件的截面图。
图6是本发明的具有内置电路元件的再一个例示组件的截面图。
图7是本发明的具有内置电路元件的再一个例示组件的截面图。
图8是本发明的具有内置电路元件的再一个例示组件的截面图。
图9A至9E是基于图1所示具有内置电路元件的组件的示例制造方法的工艺的截面图。
图10是图9B所示第一片状材料的示意图。
图11A是显示探针的例子的前视图，图11B是显示探针的另一个例子的前视图。
图12是本发明的具有内置电路元件的再一个例示组件的截面图。
图13是图12所示的沿线B-B’截取的具有内置电路元件的组件的截面图。
图14是在图12所示具有内置电路元件的组件的制造过程中进行检测的状态的立体图。
图15A至15C是基于图12所示具有内置电路元件组件的示例制造方法的工艺的截面图。
图16是图15A所示布线板的示意图。
图17是检测工具的例示截面图，显示了用于本发明的具有内置电路元件的组件的例示制造方法的检测工具。
图18是检测工具的另一个例示截面图，显示了用于本发明的具有内置电路元件的组件的例示制造方法的检测工具。
图19是显示本发明的具有内置电路元件的另一个例示组件的截面图。
图20是图19所示的沿线C-C’截取的具有内置电路元件的组件的截面图。
图21是显示在平行于电绝缘层的主平面的方向切割得到的、构成图19所示具有内置电路元件的组件的电绝缘层的切割表面的截面图。
图22A至22C是基于图19所示具有内置电路元件的组件的例示制造方法的工艺的截面图。
图23是显示图22A所示第三片状材料的局部平面图。
图24A是表明在图19所示具有内置电路元件的组件的制造过程中进行检测的状态的立体图，图24B是图24A所示部分“F”的放大图。
图25至27是图表，每个图表都显示了通路导体离电绝缘层的中心之距离和线性热膨胀系数以及通路导体的电阻变化率之间的关系。
具体实施方式
在本发明中，“根据预定的规则设置”是指多个通路导体被有规则地设置，例如，多个通路导体被间隔设置、以形成至少一条直线，它们被设置以形成一个矩阵之四边中的三边，它们被设置以形成一个矩形，它们以之字形方式形成，它们基本上以等间隔设置，等等。
在本发明中，焊区部分指的是将连接通路导体的的连接部的导电部分。布线层包括多个上述焊区部分。布线层进一步可以包括与每个焊区部分等电连接的导线和与电路元件的电极连接的焊盘电极中的至少一种。
安装检测指的是用于确定所安装的电路元件相对于布线层的导电的检测。特性检测指的是用于检查具有内置电路元件的组件的元件的电气操作、并且确定元件特性的检测，或者指的是用于检查包含元件的临时组件的电气操作和确定元件特性的检测。
在本发明的具有内置电路元件的组件中，优选的是，在电绝缘层的沿平行于其主平面的方向切割的切割表面中，间隔设置多个通路导体以便形成至少一条直线。
在本发明的具有内置电路元件的组件中，优选的是，平面状的电绝缘层是矩形，在电绝缘层的沿平行于其主平面的方向切割的切割表面中，沿着矩形的四个边中的三个边间隔设置多个通路导体，或者设置多个通路导体，以便沿该矩形的四个边形成一个矩形。
在本发明的具有内置电路元件的组件中，优选的是，在电绝缘层的沿平行于其主平面的方向切割的切割表面中，以之字形的方式设置多个通路导体。
本发明的具有内置电路元件的组件优选包括多个电路元件，其中在电绝缘层的沿平行于其主平面的方向切割的切割表面中，电绝缘层包括其中设置了多个电路元件的第一区和其中设置了多个通路导体的第二区。
本发明的具有内置电路元件的组件可以包括至少一个布线板，其中在电绝缘层的两个主平面上设置的至少一对布线层可以作为用于布线板的布线层。布线板可以具有多层布线结构，其中在绝缘基片中设置至少一个布线层。
本发明的具有内置电路元件的组件包括一对布线板，该对布线板被设置将电绝缘层夹在其中，其中布线板在垂直于其厚度方向的线性热膨胀系数小于电绝缘层在垂直于其厚度方向的线性热膨胀系数。此外，布线板的杨式模量比电绝缘层的大。在具有内置电路元件的组件中，在电绝缘层的两个主平面上设置的该对布线层之一作为一个布线板的布线层，该对布线层的另一个作为另一个布线板的布线层。假设从在电绝缘层的在平行于其主平面方向切割的表面上的中心到该表面的边缘的距离为L，则优选在距离中心超过0.7L的区域中设置多个通路导体。在本说明书中，杨式模量指的是在垂直于厚度方向的弹性拉伸模量。
本发明的具有内置电路元件的另一个组件可以包括至少一个布线板，其中在电绝缘层的两个主平面上设置的至少一对布线层可以作为布线板一个表面上的布线层。布线板可以具有多层布线结构，其中在绝缘基片中设置至少一个布线层。
根据本发明的具有内置电路元件组件的制造方法，其中制备两个第一片状材料和在至少一个第一片状材料上安装的电路元件，在第一片状材料中，在剥离膜的一个主平面上或者在绝缘基片的一个主平面上形成包括多个焊区部分的布线层，多个焊区部分优选间隔设置以便形成至少一条直线。
此外，在上述工艺中，平面状的剥离膜或者绝缘基片是矩形的，优选，沿着矩形四个边中的三个边间隔设置多个焊区部分，或者间隔设置多个焊区部分以便沿着矩形的四个边形成一个矩形。此外，在上述工艺中，优选设置多个焊区部分以便形成之字形图案。
在本发明的具有内置电路元件的组件的制造方法中，优选用于进行选自安装检测和特性检测中的至少一种检测工艺的检测工具包括多个探针和用于支撑探针的支撑件，并且多个探针基本上等间隔设置。优选探针具有针的形状。优选这些探针具有弹性。用于支撑探针的支撑件优选具有弹性。
根据上述用于制造本发明的具有内置电路元件的组件的方法，其中制备两个第一片状材料和在至少一个第一片状材料上安装电路元件，在第一片状材料中，在剥离膜的一个主平面上或者在绝缘基片的一个主平面上形成了包括多个焊区部分的布线层，第一片状材料可以是布线板。可以选择的是，第一片状材料可以是多层布线基片，其中在绝缘基片中设置布线层。
根据用于制造本发明的具有内置电路元件的组件的另一个方法，其中制备两个第一片状材料和在至少一个第一片状材料上安装电路元件，在第一片状材料中，在剥离膜的一个主平面上或者在绝缘基片的一个主平面上形成包括多个焊区部分的布线层，第一片状材料可以是布线板。可以选择的是，第一片状材料可以是多层布线板，其中在绝缘基片中设置布线层。
下面将参考附图描述本发明的具有内置电路元件的例示组件。
实施例1
图1是本发明的一种具有内置电路元件的组件的截面图，图2是沿线A-A’截取的图1所示具有内置电路元件的组件的截面图。
如图1和2所示，本发明的具有内置电路元件的组件1包括在平面图中为矩形的电绝缘层101、设置在电绝缘层101的两个主平面上的一对布线层18b和102、电连接布线层18b和102的多个通路导体103和埋置在电绝缘层101中的多个电路元件109。每个通路导体103都在电绝缘层101的厚度方向穿过该电绝缘层。在具有内置电路元件的组件1中，该对布线层18b和102被埋置在电绝缘层101中。
如图2所示，在平行于电绝缘层101主平面101a的方向切割得到的电绝缘层101的切割表面中(参见图1)，在电绝缘层101的周围沿着其四个边放置多个通路导体103。此外，多个通路导体103基本上等间隔设置。图1所示布线层18b具有多个与通路导体103连接的焊区部分18b’，如图2所示。在对应于上述多个焊区部分18b’的位置，布线层102(参见图1)也具有多个焊区部分。
具有内置电路元件的组件1包括与电绝缘层101的一个主平面连接的布线板108。埋置在电绝缘层101中的布线层18b作为布线板108的布线层。在埋置在电绝缘层101中之前将多个电路元件109安装在布线板108上以集成在一起。
在具有内置电路元件的组件1的制造过程中，电路元件109在安装在布线板108上之后和埋置在电绝缘层101中之前，至少进行选自安装检测和特性检测中的一种检测。
例如，在安装检测中，使用如图3所示的检测工具6。如图3所示，检测工具6包括由导体构成的多个探针4、用于将每个探针4连接到电源的布线(未示出)和用于支撑多个探针4的板状支撑件5。该多个探针4基本上等间隔设置，以便形成平面图中的矩形(即四条直线)。探针4穿过支撑件5，其端部从支撑件5的一个表面伸出。
除了本发明的具有内置电路元件的组件之外，图3所示的检测工具6例如还可以用于检测具有内置电路元件的另一个组件，在该另一个组件中，沿着电绝缘层101的周边上的四个边中的一个边设置多个通路导体103和多个焊区部分18b’(参见图2)，检测工具6也可以用于检测具有内置电路元件的再一个组件等，在该再一个组件中，沿着两个边设置多个通路导体和多个焊区部分。此外，检测工具6还可以用于对具有内置电路元件的各种组件进行上述检测，所述组件配置有从图2所示的多个通路导体103(和焊区部分18b’)任意选择的多个通路导体(和焊区部分)。
如上所述，包括周期性地设置的探针4的检测工具6可以用于上述具有内置电路元件的各种组件的检测。因此，具有内置电路元件的组件1可以与具有内置电路元件的各种组件共享检测工具6，实现了成本的降低和生产力的提高。
通常，在具有内置电路元件的组件的设计规则中，电路元件和通路导体之间的距离比电路元件之间的距离大。例如，电路元件和通路导体之间的距离为500μm，而电路元件之间的距离例如为150μm。因此，例如，当在电路元件109之间放置通路导体103时，阻止了密度增加，导致设计复杂化。
如图2所示，在具有内置电路元件的组件1中，在电绝缘层101的平行于其主平面的方向切割的切割平面中，电绝缘层101被分为其中放置多个电路元件109的第一区D和其中放置多个通路导体103的第二区E。这种结构可以增加组件密度，减小为了增加密度而带来的设计难度。在本实施例中，通路导体103未被设置在第一区D中，通路导体103未被设置在相邻电路元件109之间。在第二区E中，没有设置电路元件109。第一区D位于电绝缘层101的中心，第二区E位于电绝缘层101的周边，以便环绕第一区D。
电绝缘层101由绝缘材料(例如，绝缘树脂、包含填料和绝缘树脂的混合物或类似物)构成。电绝缘层101可以进一步包含增强材料，例如玻璃纤维或类似物。绝缘树脂的例子包括热固树脂、热塑性树脂、光固化树脂等。当使用环氧树脂、酚醛树脂、异氰酸酯树脂或类似材料时，可以增强电绝缘层101的耐热性。当使用具有低介质损耗因数的材料例如氟塑料(例如聚四氟乙烯(PTFE))、聚苯醚(PPO)、聚亚苯醚(PPE)或者液态聚合物、或者通过改性这些树脂得到的树脂时，增强了电绝缘层101的高频特性。
在电绝缘树脂101由包含填料和绝缘树脂的混合物制成的情况下，如果适当选择填料和绝缘树脂的种类，可以容易地控制电绝缘层101的线性热膨胀系数、导热率、介电常数等。作为填料，例如可以使用Al2O3、MgO、SiO2、BN、AlN、Si3N4、“特氟纶”(商标名)或类似材料。在使用Al2O3、BN和AlN的情况下，可以制造具有高导热率的电绝缘层，并且可以增强电绝缘层的热辐射。Al2O3还具有低成本的优点。在使用SiO2、Si3N4和“特氟纶”(商标名)的情况下，可以制造具有低介电常数的电绝缘层。具体地说，具有低比重的SiO2适用于移动电话等。当使用BN时，可以降低电绝缘层的线性热膨胀系数。
可以将分散剂、着色剂、偶联剂、脱模剂或类似物添加到包含填料和绝缘树脂的混合物中。当添加分散剂时，可以增强绝缘树脂中填料的分散性。如果用着色剂给电绝缘树脂上色，则容易使用自动识别装置。当添加偶联剂时，则增强了绝缘树脂和填料之间的粘附强度，并且可以增强电绝缘层101的绝缘性。当添加脱模剂时，可以增强相对于模具的脱模性能，提高生产率。
布线层102由具有导电性的材料制成，例如金属箔和导电树脂组合物。作为金属箔，例如可以使用通过电镀制造的大约厚3微米至35微米的铜箔。希望使将与电绝缘层101接触的铜箔表面粗糙化，以便增强彼此的粘接。此外，为了增强粘接和抗氧化，可以使用其表面经过耦合(coupling)的铜箔或者镀有锡、锌或镍的铜箔。此外，作为布线层102，可以使用通过蚀刻或者冲孔形成的金属板的引线框。可以将剥离膜上形成的布线层102转移形成到电绝缘层101上。可以通过将布线层102形成为预定的布线图案而得到耦合器、滤波器等。
通路导体103由导电材料构成，例如其中混合了金属粒子和热固性树脂的导电树脂组分等。作为金属粒子，例如可以使用金、银、铜、钯、镍等。由于其高的导电率，因此优选使用金、银、铜、镍等。由于其高的导电率和低的迁移性，因此尤其优选铜。当使用其中用银覆盖铜的金属粒子时，可以满足低的迁移性和高的导电率两个特性。作为热固性树脂，例如可以使用环氧树脂、酚醛树脂或者异氰酸酯树脂。由于其高耐热性，因此尤其优选环氧树脂。此外，还通过在电绝缘层101中形成通孔，然后镀覆，可以形成通路导体103。
对通路导体103的数量没有特别的限制。根据在布线层102上要安装的元件、电路结构等适当确定通路导体的数量。例如，在存储器被安装在布线层102上的情况，通路导体103的数量例如大约需要8—1024个，与存储器的管脚数量对应。
用于形成构成布线板108的布线层18b、18c的材料和方法与布线102相同，用于形成构成布线板108的通路导体18d的材料和方法与通路导体103相同。
构成布线板108的绝缘基片18a例如由绝缘树脂、填料和绝缘树脂的混合物、陶瓷或类似物形成。绝缘基片18a进一步可以包含增强材料例如玻璃纤维等。此外，绝缘基片18a可以由与电绝缘层101相同的材料构成。当与电绝缘层101相同的材料用于绝缘基片18a时，绝缘基片18a的特性例如线性热膨胀系数等变得与电绝缘层101的特性类似，因此增强了电连接的可靠性。
电路元件109的例子包括无源元件104a至104c或者有源元件106。无源元件104a至104c的例子包括片式电容器、片式电感器、片式电阻器、二极管、热敏电阻器、开关等。有源元件106的例子包括半导体元件，例如晶体管、IC、LSI等。
例如，用导电材料105将无源元件104a至104c连接到布线层18b，如图1所示。作为导电材料105，可以使用金属例如金、铜、焊料或类似物、导电粘合剂等。作为导电粘合剂，例如可以使用与热固性树脂揉捏在一起的金、银、铜、银-钯合金等。如果使用高温焊料作为导电材料105，那么在回流期间可以防止焊料的再熔化。此外，如果使用无铅焊料或者上述导电性粘合剂，可以减轻对环境的负担。
例如，有源元件106可以是封装件【如芯片比例封装(chip scalepackage)(CSP)】或者裸芯片。有源元件106例如通过突起107与布线层108连接，如图1所示。安装有源元件106之后，可以在有源元件106和布线层18b之间注入密封树脂。密封树脂的注入能够抑制在埋置在电绝缘层101中的有源元件106和布线板108之间形成间隙。作为密封树脂，可以使用通常用于倒装晶片连接的底层树脂或类似物。底层树脂的例子包括各向异性导电膜(ACF)、非导电膜(NCF)等。
在图1和2所示的例子中，在电绝缘层101的四个边的周边上存在多个通路导体103(或者第二区E)。然而，本发明并不限于此。多个通路导体103(或者第二区E)可以至少存在于电绝缘层101的周边的一部分上(例如存在于电绝缘层101的一个边的周边上)。
此外，在图1和2所示的例子中，多个通路导体103基本上等间隔设置在四条直线中，以便在电绝缘层101的在平行于其主平面的方向切割得到的切割表面中限定一个矩形。然而，本发明并不限于此。例如，如图4和5所示，多个通路导体103(和焊区部分18b’)可以间隔设置，以便形成至少两条平行线。此外，例如如图6所示，多个通路导体(和焊区部分18b’)可以沿着矩形的四个边中的三个边间隔设置，或者以之字形的方式设置，如图7所示。当以之字形方式设置焊区部分18b’时，设置与在其上设置了布线层18b(参见图1)的绝缘基片18a表面上的焊区部分18b’直接电连接的导线变得容易了。此外，多个通路导体103不必等间隔设置。
此外，在用于本发明的具有内置电路元件的组件的制造过程的检测工具的平面图中，对应于图4和5所示的多个焊区部分18b’，可以间隔设置检测工具的多个探针，以便形成至少两条平行线。此外，例如，可以间隔设置多个探针，以便对应于图6所示的多个焊区部分18b’形成矩形的四个边中的三个边。此外，可以将多个探针设置为之字形，以便对应于图7所示的多个焊区部分18b’。
在图4和图7所示的例子中，在平面图中，第二区E沿一个矩形中的电绝缘层的一边出现。在图5所示的例子中，第二区E沿一个矩形的四条边中的二条相对边出现。在图6所示的例子中，第二区E沿一个矩形的四条边中的三条边出现。在图4至图7所示的例子中，通路导体103不在第一区D中，通路导体103不在相邻电路元件109之间。在第二区E中，没有设置电路元件109。
在图2和图4至7所示的例子中，设置在电绝缘层101周边上的多个焊区部分18b’的任一个都与通路导体103连接。然而，本发明并不限于此。如图8所示，多个焊区部分18b’可以包括至少一个非连接焊区部分182b’，该非连接焊区部分182b’不与多个通路导体103的任何一个连接，但用于检测。包括与相应的通路导体103连接的连接焊区部分181b’和非连接焊区部分182b’的多个焊区部分18b’可以等间隔设置，以便至少形成一条直线。
在图2和图4至8中，关于布线层18b(参考图1)，仅示出了设置在电绝缘层101周边上的多个焊区部分18b’，省略了构成布线层18b的导线、与电路元件的电极连接的焊盘电极、其它焊区部分等。其它焊区部分指的是与通路导体18d连接的焊区部分(参见图1)。
此外，并不具体限制埋置在电绝缘层中的电路元件的数量，可以是一个或多个。
实施例2
在实施例2中，将描述实施例1的具有内置电路元件组件的制造方法的例子。用于实施例2的材料与实施例1所描述的相同。这里用相同的附图标记表示与实施例1相同的部件，并且省略了对其的描述。
首先，如图9A所示，通过下面的方法由包含热固性树脂和无机填料的混合物模制片状材料30。
制备包含无机填料、热固性树脂和用于降低密度的溶剂的混合浆料。使用该混合浆料在剥离膜上形成膜。尽管对膜形成方法没有限制，但可以使用刮片法、涂布机法、挤出模制法或类似方法。然后，从形成为膜的混合浆料中除去一部分溶剂。
然后，在片状材料30的若干个预定位置形成多个通孔31。例如，可以通过利用二氧化碳气体激光器、准分子激光器等的激光处理、钻孔、冲孔等形成通孔31。具体地说，由于其方便性和高精度，因此优选激光处理。作为激光器，可以使用二氧化碳气体激光器、YAG激光器、准分子激光器或类似激光器。然后，用导电树脂组合物32填充通孔31。
接着，例如，在100℃下、在片状材料30的两个表面层叠铜箔(厚度：9微米)。然后，通过热压或类似处理，在压力下加热所得到的层叠结构，由此固化片状材料30和包含在导电树脂组合物32中的热固性树脂。固化的片状材料30作为绝缘基片18a，固化的导电树脂组合物32作为通路导体18d。此后，从铜箔除去不需要的部分，以便形成布线层18b和18c。由此形成第一片状材料(布线板108)，其中布线层18b形成在绝缘基片18a上(参见图9B)。
图10是从布线层18b侧看到的第一片状材料(布线板108)的示意图。布线层18b由多个焊区部分18b’、与电路元件的电极连接的多个焊盘电极183、导线(未示出)、其它的焊区部分(未示出)等构成。间隔形成多个焊区部分18b’，以便在绝缘基片18a的一个主平面的周边上形成一个矩形。为了容易理解，在图10中省略了导线、其它焊区部分等。
接着，如图9C所示，在第一片状材料(布线板108)上安装多个电路元件109。然后，对所安装的多个电路元件109进行安装检测。
图3显示了进行安装检测的状态。将其上安装有多个电路元件(未示出)的布线板108放置在支撑板7上。然后，将支撑板7与检测工具6的支撑件5对准，使得检测工具6的探针4的尖与焊区部分18b’接触。在检测工具6的支撑件5的端面与支撑板7的端面对准的条件下，通过使检测工具6接近支撑板7，可以容易地使探针4的端部与焊区部分18b’对准。然后，通过给其上安装有多个电路元件的布线板108施加电压，确定是否建立了满足预定条件的电连接。在图3中，省略了安装在布线板108上的电路元件109(参考图9C)。此外，在图3中，关于布线层18b(参见图9B)，仅示出了将与电绝缘层中的通路导体连接的焊区部分18b’。
尽管对探针4的形状没有特别的限制，但是，例如它们优选具有图11A所示的针状。当探针4为针状时，可以容易地将它们与焊区部分对准。此外，如图11B所示，探针4可以包括线圈状部分41a，以便具有象弹簧一样的弹性。此外，图3所示的支撑件5可以由具有橡胶弹性的材料形成。如果选自探针4和支撑件5的至少一个以这种方式具有弹性，那么在检测期间容易在高度方向调整检测工具，这样可以提高生产率。
如果从支撑件5伸出的探针4的端部的长度设置得比安装在布线板108上的电路元件109(参见图9C)的高度高，那么可以进行检测而不会毁坏电路元件109。
接着，如图9D所示，形成在预定位置具有多个通孔41的第二片状材料40。在对应于焊区部分18b’(参见图10)的位置设置通孔41。然后，用导电树脂组合物42填充通孔41。例如，可以利用与片状材料30相同的材料和方法形成第二片状材料40(参考图9A)。还可以通过与形成片状材料30的方法(参见图9A)不同的方法制造第二片状材料40。例如，甚至可以通过下列方法形成第二片状材料40：使绝缘材料形成为小球状、接着熔融、和将熔融材料注入到具有预定形状的模具中；用绝缘材料填充模具、接着熔融和模制熔融材料，或类似方法。作为模具，可以使用转移模具和注入模具。对于导电树脂组合物42的填充来说，可以采用印制或者注入。
另一方面，如图9D所示，形成另一个第一片状材料，其中在剥离膜310上设置布线层102。在对应于布线层18b的焊区部分18b’的位置形成构成布线层102的、与通路导体103连接的焊区部分(参见图9E)。可以通过在剥离膜310的一个表面上层叠铜箔、从该铜箔蚀刻掉不需要的部分形成布线层102。可以通过印刷或类似方式形成布线层102。具体地说，当通过蚀刻形成布线层102时，可以形成微小的布线图形。用于便于从剥离膜310剥离布线层102的剥离层可以被定位在布线层102和剥离膜310之间。作为剥离膜310，可以使用树脂膜(由聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)等)、金属箔(例如铜箔、铝箔等)或类似物。
接着，如图9D所示，在其上安装有电路元件109的布线板108(第一片状材料)和其上形成有布线层102的剥离膜310(另一个第一片状材料)之间放置填充有导电树脂组合物42的第二片状材料40。然后，在厚度方向的压力下加热它们，从而将电路元件109埋置在第二片状材料40中。
以等于或者高于将第二片状材料40和包含在导电性树脂组合物42中的热固性树脂完全固化的温度、在空气中进行加热。此外，在50g/mm2至2kg/mm2(0.5Mpa至20Mpa)的范围内进行加压。如果在上述范围内的压力下进行加压，可以使第二片状材料40、电路元件109和布线板108彼此坚固地粘接，从而可以增强具有内置电路元件的组件的机械强度。
接着，从布线层102剥离剥离膜310。固化的第二片状材料40作为电绝缘层101，导电树脂组合物42作为通路导体103(参见图9E)。
实施例3
图12是本发明的具有内置电路元件的组件的截面图。图13是沿线B-B’截取的图12所示具有内置电路元件的组件的截面图。
如图12和13所示，本发明的具有内置电路元件的组件包括平面图中为矩形的电绝缘层201、设置在电绝缘层201的两个主平面上的一对布线层28b和38b、电连接布线层28b和38b的多个通路导体203和埋置在电绝缘层201中的多个电路元件209(204a至204d)、306a和304a。通路导体203在电绝缘层201的厚度方向上穿过电绝缘层201。在具有内置电路元件的组件2中，该对布线层28b和38b被埋置在电绝缘层201中。
如图13所示，在本实施例的具有电路元件的组件2中，以和实施例1一样的方式，在平行于电绝缘层201的主平面的方向切割的电绝缘层201的切割表面中，将电绝缘层201分为其中放置多个电路元件209的第一区D和其中放置多个通路导体203的第二区E。第二区E位于电绝缘层201的中心，第一区D位于电绝缘层101的周边上，以便环绕第二区E。穿过电绝缘层201的多个通路导体203间隔设置以便基本上在第二区E中形成一个矩阵。电路元件209不在相邻通路导体203之间。
图12所示布线层28b包括图13所示的多个焊区部分28b’。任何焊区部分28b’都与通路导体203连接。
在图13中，关于布线层28b(参见图12)，仅示出了放置在电绝缘层201的中心部分中的多个焊区部分28b’，省略了构成布线层28b的导线、将与电路元件的电极连接的焊盘电极、其它焊区部分等。其它焊区部分指的是与通路导体28d连接的焊区部分(参见图12)。
如图12所示，具有内置电路元件的组件2包括与电绝缘层201连接的布线板208和308。埋置在电绝缘层201中的布线层28b和38b作为布线板208和308的布线层。在电绝缘层201中埋置电路元件之前，将电路元件209、306a和304a安装在布线板208和308上，以便集成到一起。在具有内置电路元件的组件2中，电路元件304b至304d也安装在布线板308的与电绝缘层201侧相反的表面上。图12中，附图标记28a、38a代表绝缘基片；28d、38d代表通路导体；28c、38c代表布线层。这些部件分别构成布线板208、308。
在具有内置电路元件的组件2的制造过程中，分别在布线板208、308上安装电路元件209、306a和304a之后和在电绝缘层201中埋置电路元件之前，至少进行选自安装检测和特性检测中的一种检测。
在相对于安装在布线板208上的电路元件209和安装在布线板308上的电路元件306a和304a进行的安装检测中，例如使用如图14所示的检测工具6。检测工具6包括多个探针4和用于支撑多个探针4的板状支撑件5。每个探针4都穿过支撑件5，其端部从支撑件5的一个表面伸出。基本上等间隔地设置多个探针4，以便在检测工具6的平面图中基本上形成矩阵。
除了本实施例的具有内置电路元件的组件2，图14所示的检测工具6例如也可以用于具有内置电路元件的另一个组件的检测，该另一个组件仅包括设置成5行和5列的多个通路导体203(和焊区部分28b’(参见图13))中的2列。此外，检测工具6还可以用于检测各种具有内置电路元件的组件，这些组件设置有从图13所示的多个通路导体203(和焊区部分28b’)任意选择的多个通路导体(和焊区部分)。
如上所述，包括周期性设置的探针4的检测工具6可以用于上述各种具有内置电路元件的组件的检测。因此本实施例的具有内置电路元件的组件2可以和具有内置电路元件的各种组件共享检测工具6，实现成本的降低和生产率的提高。
此外，如图13所示，在本实施例的具有内置电路元件的组件2中，与实施例1的方式一样，电绝缘层201被分为放置了多个电路元件209的第一区D和放置了多个通路导体203的第二区E。因此，增加了组件的密度，降低了为了增加密度而带来的设计困难。在本实施例中，电路元件209不在第二区E中，电路元件209不在相邻通路导体203之间。另外，在第一区D中没有放置通路导体203。
在图12所示的例子中，布线板208、308分别具有多层布线结构，其中在绝缘基片28a、38a中设置一个布线层以便形成三层的布线结构。布线层的数量没有限制。如果布线层的数量增加，处理复杂电路、安排布线等变得容易了。
此外，即使在本实施例中，以和实施例1相同的方式可以不必等间隔地设置多个通路导体203。此外，每对布线层28b、38b可以包括不与任何通路导体203连接、但是用于检测的非连接焊区部分。包括与通路导体203连接的连接焊区部分和非连接焊区部分的多个焊区部分可以基本上设置为矩阵形状。
实施例4
在实施例4中将描述用于制造实施例3的具有内置电路元件的组件的示例方法。实施例4中所用的材料与实施例1所描述的材料相同。此外，与实施例3相同的部件用相同的附图标记表示，并且这里省略了其描述。
首先，按如下方式制备布线板208(第一片状材料)(参见图15A)。可以通过常规的已知方法制造布线板208。例如，具有多个通孔的两个片状材料由包含热固性树脂和无机填料的混合物形成，每个通孔都填充有导电树脂组合物。然后层叠填充有导电树脂组合物的片状材料，使得布线层放置在其间以形成叠层体208。在叠层体的一个表面上设置布线层28b，在其另一个表面上设置布线层28c。加热叠层体，从而具有其固化的热固性树脂的两个片状材料变为绝缘基片28a，固化的导电树脂组合物变为通路导体28d。也通过与布线板208相同的方式制造布线板308。
图16是从布线层28b侧看到的布线板208(第一片状材料)的示意图。布线层208由多个焊区部分28b’、与电路元件的电极连接的多个焊盘电极283、导线(未示出)、其它的焊区部分(未示出)等构成。多个焊区部分28b’间隔形成，以便在绝缘基片28a的中心部分基本上形成矩阵。为了容易理解，图16省略了上述导线、其它的焊区部分等。在布线板308的布线层38b上，也在与焊区部分28b’对应的位置形成焊区部分(参见图15A)。
然后，如图15A所示，在布线板208上安装电路元件209，在布线板308上分别安装电路元件306a、304a。
与上面同时进行的是，形成其中在预定位置设置了多个通孔51并且用导电树脂组合物52填充了通孔51的第二片状材料50。在与焊区部分28b’对应的位置设置通孔51(参见图16)。可以通过与片状材料30一样的材料和方法制造第二片状材料50(参见图9A)。
然后，例如，对在布线层208上安装的电路元件209和在布线板308上安装的电路元件306a、304a进行安装检测。
接着，如图15A所示，在其上安装有电路元件209的布线板208和其上安装有电路元件304a和306a的布线板308之间放置第二片状材料50，其中通孔51由导电树脂组合物52填充。然后，它们在厚度方向的压力下被加热，从而在第二片状材料50中埋置电路元件209、304a和306a，固化第二片状材料50和包含在导电树脂组合物52中的热固性树脂。加热和加压条件与实施例2相同。通过加热固化的第二片状材料50作为电绝缘层201，导电树脂组合物52作为通路导体203(参见图15B)。
然后，如图15C所示，通过在布线板308上安装电路元件304b至304d和306b，得到具有内置电路元件的组件。
下面将描述检测过程。如图14所示，在支撑板7上放置其上安装有多个电路元件(未示出)的布线板208。然后，使支撑板7与检测工具6的支撑件5对准，使得检测工具6的探针4的尖接触焊区部分28b’。通过在使检测工具6的支撑件5的端面与支撑板7的端面对准的条件下使检测工具6接近支撑板7，可以容易地对准探针4的端部与焊区部分28b’。然后，通过给其上安装有多个电路元件的布线板208施加电压，对多个电路元件进行安装检测。同样对安装在布线板308上的电路元件306a、304a(参见图15A)进行安装检测。在图14中，省略了安装在布线板208上的电路元件209(参见图15A)。此外，在图14中，关于布线层28b(参见图15A)，仅示出了将与电绝缘层中的通路导体连接的焊区部分。
例如，也可以利用图17所示的检测工具6进行上述安装检测。图17所示的检测工具6包括具有橡胶弹性的支撑件5和多个探针4。探针4穿过支撑件5，两个端部4a、4b从支撑件5伸出。在图17所示的检测工具6中，相邻探针4之间的间隔很窄，因此相对于待检测物体的对准很容易。图17是检测工具6的截面图。为了方便，省略了剖面线。
其上安装了电路元件209的布线板208的表面与其上安装了电路元件304a、306a的布线板308的表面相对，图17所示的检测工具6放置在布线板208和308之间(参见图15A)。使探针4的端部4a、4b的尖接触构成各个布线层28b、38b的焊区部分。然后，给其中在布线板208上安装了电路元件209的安装体和在布线板308上安装了电路元件304a、306a的安装体施加电压，从而对电路元件209、304a和306a进行安装检测。
此外，也可以利用图18所示的检测工具进行特性检测。如图18所示，检测工具6包括其中在布线板308上安装了电路元件304a至304d、306a和306b的结构5，多个探针4与结构5电连接。检测工具6与焊区部分28b’(参见图14)接触，在该条件下给其施加电压，从而检查临时组件的电气操作。通过检查临时组件的电气操作，可以检测其中在布线基片208上安装了电路元件的安装体的特性。
更具体地说，如图12和13所示，一种具有内置电路元件的组件包括第一电路***、第二电路***和放置在第一电路***和第二电路***之间、其中至少埋置了第一电路元件的电绝缘层201和放置在电绝缘层201中、电连接第一和第二电路***的多个通路导体203，其中第一电路***包括第一布线层28b和与第一布线层28b电连接的第一电路元件209，第二电路***包括第二布线层38b和与第二布线层38b电连接的第二电路元件304a至304d、306a和306d，用于制造上述组件的方法包括：在绝缘基片28a的一个主平面上形成包括多个焊区部分28b’的第一布线层28b、此后在其上形成了第一布线层的绝缘基片28a上安装第一电路元件209的第一步；检测第一电路***的特性的第二步。在第一步中，根据预定规则在绝缘基片28a的一个主平面的中心部分形成多个焊区部分28b’。在第二步中，利用检测工具进行上述检测，所述检测工具包括具有与第二电路***结构相同的结构5和放置成与电连接结构5的焊区部分28b’对应的多个探针4。在第二步中，检查与第一电路***和检测工具电连接的临时组件的电气操作，从而检测第一电路***的特性。
上述用于制造具有内置电路元件的组件的方法也可以应用于制造其中根据预定规则在电绝缘层的周边上放置了多个通路导体的、具有内置电路元件的组件的制造方法。
实施例5
图19是本实施例的具有内置电路元件的组件的截面图，图20是沿着线C-C’截取的图12所示具有内置电路元件的组件的截面图。
如图19和20所示，本实施例的具有内置电路元件的组件3包括在平面图中为矩形的电绝缘层301、设置在电绝缘层301的两个主平面上的一对布线层48b、58b、电连接布线层48b、58b的多个通路导体303和埋置在电绝缘层301中的多个电路元件409(404，406)和509(506，504)。通路导体303在其厚度方向穿过电绝缘层301。在具有内置电路元件的组件3中，该对布线层48b、58b被嵌入在电绝缘层101中。
如图20所示，将多个通路导体303放置在电绝缘层301的周边，并且间隔设置，以便在平行于主平面301a切割的电绝缘层301的切割表面中(参见图19)，沿着电绝缘层301的四个边形成一个矩形。多个通路导体基本上等间隔设置。
图19所示的布线层48b包括图20所示的多个焊区部分48b’，每个焊区部分48b’都与通路导体303连接。
在图20中，关于布线层48b(参见图19)，仅示出了在电绝缘层301的周边上设置的多个焊区部分48b’，省略了构成布线层48b的导线、与电路元件的电极连接的焊盘电极和其它焊区部分。其它焊区部分指的是那些与构成布线板408的通路导体48d(参见图19)连接的焊区部分。此外，布线层58b(参见图19)在对应于焊区部分48b’的位置也具有多个焊区部分。
如图19所示，具有内置电路元件的组件3包括夹置电绝缘层301的一对布线板408、508。嵌入在电绝缘层301主平面中的布线层48b、58b作为布线板408、508的布线层。电路元件409、509安装在布线板408、508上，以便在被埋置在电绝缘层301中之前集成到一起。在图19中，附图标记48a、58a代表绝缘基片，48d、58d代表通路导体，48c、58c代表布线层，这些分别构成布线板408、508。
以与实施例1和3相同的方式，具有内置电路元件的组件3还可以与各种具有内置电路元件的组件共享用于从安装检测和特性检测选择的至少一种检测。因此，可以降低成本和提高生产率。
如图20所示：甚至在具有内置电路的组件3中，以与实施例1和3相同的方式相同，在平行于主平面301a的方向切割的电绝缘层301的切割表面上(参见图19)，将电绝缘层301分为其中放置了多个电路元件409的第一区D和其中放置了多个通路导体303的第二区E。因此可以增加组件的密度，并且降低了为了增加密度而带来的设计困难。在本实施例中，通路导体303不在第一区D中，通路导体303不在相邻电路元件409之间。在第二区E中没有放置电路元件409。第一区D出现在电绝缘层301的中心，第二区E位于电绝缘层301的周边以便环绕第一区D。
如图19所示，例如，当比较不包含增强材料等的电绝缘层301和包含增强材料(例如玻璃纤维和芳族聚酰胺无纺纤维)的布线板408、508的杨氏模量和线性热膨胀系数时，布线板408、508的杨氏模量大于电绝缘层301的杨氏模量。更具体地说，施加于截面的应力和每单位长度的拉伸之间的比值，在布线板408、508中比在电绝缘层301中大。电绝缘层301在垂直于厚度的方向13上的线性热膨胀系数大于布线板408、508的线性热膨胀系数。如图19所示，在包含夹置电绝缘层301的一对布线板408、508的具有内置电路元件的组件3中，电绝缘层301在方向13上的膨胀受到具有较大的杨氏模量的布线基片408、508的抑制。因此，在电绝缘层301中，增加了厚度方向(z轴方向)的膨胀程度。通路导体303和焊区部分之间的连接相对于厚度方向14的力是不牢固的。因此，当增加厚度方向(z轴方向)14电绝缘层301的膨胀程度时，降低了通路导体303的电连接的可靠性。这种现象在电绝缘层301的中心部分比周边部分更能明显地被观察到。其原因是具有内置电路元件地组件地侧表面是开放的。在本实施例的具有内置电路元件的组件3中，在电绝缘层301的周边上设置多个通路导体303。因此，回流或类似情况之后布线层之间通过通路导体303的电连接的可靠性高。
如图21所示，假设在平行于电绝缘层301的主表面的方向切割的表面上，从中心O到该表面的边缘的距离为L。在本实施例的具有内置电路元件的组件中，在离中心O超过0.7L的距离定位的区域G中设置了多个通路导体303。因此如本例的结果所示(将在后面描述)，通过通路导体303的电连接的可靠性高。在图21中，省略了埋置在电绝缘层301中的电路元件。
实施例6
在实施例6中，将参考图22A-22C至24A-24B描述实施例5的具有内置电路元件的组件3的制造方法的例子。在图22A-22C和23中，与实施例5相同的部件用相同的附图标记表示，并且这里省略了对它们的描述。
首先如图22A所示，制备一对第三片状材料10、11，其中在包含多个绝缘基片48a、58a的绝缘基体上形成多个布线层48b、58b。第三片状材料10、11的制造方法与参考15A描述的布线板208、308的制造方法相同。但是，在本实施例中，集成了多个绝缘基片48a、58a。用于制造第三片状材料10、11的材料与参考图15A描述的用于制造布线板208、308的材料相同。
图23是从布线层48b侧看到的第三片状材料10的局部平面图。布线层48b由多个焊区部分48b’、与电路元件的电极连接的焊盘电极483、导线(未示出)、其它的焊区部分(未示出)等构成。多个焊区部分48b’间隔形成以便在绝缘基片48a的一个主平面的周边上形成矩形。在第三片状材料11的布线层58b中，在对应于焊区部分48b’的位置形成了多个焊区部分。
然后，如图22A所示，在第三片状材料10、11上安装多组电路元件409、509。然后对所安装的多组电路元件409、509进行安装检测。
图24A和24B显示了进行特性检测的状态。如图24A和24B所示，用于检测的检测工具6包括具有多个开口的支撑件5和围绕每个开口设置的多个探针4。多个探针4的两端4a、4b穿过支撑件5，从支撑件5伸出。端部4a、4b的尖端呈锥形。
将其上安装有电路元件(未示出)的第三片状材料10、11固定到支撑板71a、71b上，并且放置第三片状材料10、11使得其上安装有电路元件的表面彼此相对。将检测工具6放置在第三片状材料10、11之间。使探针4的端部4a的尖端接触布线层48b(参见图22A)的焊区部分(参见图23)，并且使探针4的端部4b的尖端接触布线层58b(参见图22A)的焊区部分，由此形成临时组件。然后通过给其上安装有电路元件的第三片状材料10、11施加电压检查临时组件的电气操作，由此对具有内置电路元件的组件3的元件进行特性检测。在图24A中，为了方便，省略了安装在第三片状材料10、11上的电路元件和布线层。
检测工具6的厚度比电路元件409和509的总厚度大。因此，能够防止电路元件409、509在检测过程中受到冲击而毁坏(参见图22A和24)。
另一方面，如图22B所示，形成其中在预定位置设置了多个通孔61的第四片状材料60。在对应于焊区部分48b’(参见图23)的位置设置通孔61。然后用导电的树脂组合物62填充通孔61。第四片状材料60是利用与制造片状材料30(参见图9A)相同的方法来制造，并且由与片状材料30相同的材料制造。
然后，将填充有导电树脂组合物62的第四片状材料60放置在其上安装有多组电路元件409、509的第三片状材料10、11之间。接着，在厚度方向的压力下加热上述结构。结果电路元件408、509被埋置在第四片状材料60中，固化第四片状材料60和包含在导电树脂组合物62中的热固性树脂。因此，形成了其中电路元件409、509放置在第三片状材料10、11之间的第五片状材料12。加热和加压条件与实施例2相同(参见图22C)。
接着，在预定位置(由交替的长短虚线表示)切割该第五片状材料12，由此按照组分离该多组电路元件409、509。用切割器或类似装置切割第五片状材料12。已经固化并且被切割的第四片状材料60作为电绝缘层301，导电的树脂组合物62作为通路导体303(参见图22C)。
因此，根据本实施例的具有内置电路元件组件的制造方法，可以有效地制造具有内置电路元件的组件。
实施例1—6的具有内置电路元件的组件包括布线板，并且相对于安装在布线板上的电路元件对组件进行检测。本发明并不限于此。下述方案也是可行的。本发明的具有内置电路元件的组件不包括布线板；将多个电路元件安装在剥离膜上，在制造过程中剥离膜上形成了布线层；检测电路元件之后，将电路元件埋置在电绝缘层中。
举例
下面讨论形成在电绝缘层中的通路导体形成的位置和通过通路导体进行电连接的稳定性之间的关系。
制造14个各具有10mm×10mm的平面形状的组件、14个各具有30mm×30mm的平面形状的组件、14个各具有50mm×50mm的平面形状的组件。每个组件的厚度设为1.6毫米。
通过将包含按重量20％的环氧树脂、按重量80％的SiO2(平均粒径：7μm或更小)和甲基乙基酮(MEK)(溶剂)的混合物形成为片状(厚度：1.0mm；相对于按重量100份的包含环氧树脂和SiO2的混合物，在刚形成的新片中包含按重量5份的MEK)，从而得到电绝缘层的材料。使用玻璃环氧树脂基片(FR4)(日立化学有限公司制造的MCL-E-67)作为布线板。
在未固化(B阶段)的电绝缘层中，使用冲孔器形成多个通孔(直径为150μm)。形成的通孔离电绝缘层的中心O(参见图21)具有0.5mm的间距。然后用导电膏填充通孔。作为导电膏，使用包含按重量85％的涂有银的铜粉(平均粒径：5μm)和按重量15％的环氧树脂的混合物。
将填充有导电膏的电绝缘层放置在两个布线板之间，并且布线板和电绝缘层对准以便层叠。在这种条件下，在180℃、3MPa压力下将叠层体加热一个小时。加热的结果是，固化了电绝缘层和导电膏以得到组件。
构成如此得到的组件的电绝缘层的杨氏模量大约为3GPa。另一方面，布线板具有其中用环氧树脂浸渍玻璃纤维的结构。因此，容易理解，布线板的杨氏模量比电绝缘层的杨氏模量大。根据JIS K7162测量电绝缘层的杨氏模量。
此外，由于布线板具有其中用环氧树脂浸渍玻璃纤维的结构，因此，容易理解，布线板在垂直于其厚度的方向上的线性热膨胀系数小于电绝缘层在垂直于其厚度的方向上的线性热膨胀系数。
按照下列方法对如此得到的三种组件进行耐热试验。测量通路导体在耐热试验前后的电阻值。按照四端子法测量电阻值。此外，从14个组件选择1个组件，通过下列方法测量该组件在垂直于其厚度方向的线性热膨胀系数。图25—27显示了结果。图25显示了10mm×10mm的组件的结果。图26显示了30mm×30mm的组件的结果。图27显示了50mm×50mm的组件的结果。
[耐热测试]
在一个工作循环中，利用带型回流测试设备，使每个组件位于260℃的大气中保持10秒钟或者更长的时间，直到组件的表面温度达到25℃(室温)，如此循环执行10次。
[线性热膨胀系数]
利用激光位移仪器(FRT GmbH制造的CHR 150N)测量每个组件在厚度方向的线性热膨胀系数。为了提高测量灵敏度，在测量部分设置铜箔。在环境温度从25℃升高到260℃的同时，以10℃的间隔测试厚度的变化量。以温度作横轴、变化量作纵轴绘出一个图，从该图在260℃时的斜率得到线性热膨胀系数。
在图25—27中，电阻值的变化率(％)取决于通路导体在进行耐热测试之前的电阻值。例如，如果进行耐热测试之后的电阻值是进行耐热测试之前电阻值的2倍，变化率为100％。如果变化率为100％或者更小，则确定电连接的可靠性是令人满意的。
如图25所示，在离电绝缘层的中心O超过0.35厘米距离的区域中(参见图21)，通路导体电阻值的变化率为100％或者更小。更具体地说，假设从在平行于电绝缘层301主平面的方向上切割的表面上的中心O到该表面的边缘的距离为L，在离中心O超过0.7L的区域中，通路导体的电阻值变化率为100％或者更小。
同样，在图26和27中，在离中心O超过0.7L距离的区域中(对应于图26中离中心O超过1.05厘米距离的区域、或者图27中离中心O超过1.75厘米距离的区域)，通路导体电阻值的变化率为100％或者更小。
在不离开本发明的精神或主要特征的情况下，可以以其它的方式实施本发明。应认为本申请所公开的实施例在所有方面都是说明性的而不是限制性的。本发明的范围由附加的权利要求表示，而不是由前面的描述表示，落在与权利要求等效的含义和范围内的所有变化都应被包含在其内。

Claims (22)

1.一种具有内置电路元件的组件，包括：
电绝缘层；
一对布线层，设置在该电绝缘层的两个主平面上；
多个通路导体，与该一对布线层电连接并且在所述电绝缘层的厚度方向穿过该电绝缘层，
埋置在该电绝缘层中的电路元件，和
一对布线板，它们被设置成将该电绝缘层夹在其中，其中，在该电绝缘层的两个主平面上设置的该一对布线层之一层作为一个布线板的布线层，该一对布线层的另一层作为另一个布线板的布线层，
根据预定的规则，在该电绝缘层的至少一部分周边上设置所述多个通路导体，
所述布线板在垂直于其厚度方向的线性热膨胀系数小于所述电绝缘层在垂直于其厚度方向的线性热膨胀系数，和
所述布线板的杨氏模量比所述电绝缘层的杨氏模量大。
2.根据权利要求1的具有内置电路元件的组件，其中所述多个通路导体间隔设置，以便在平行于所述电绝缘层的主平面方向切割该电绝缘层的切割表面中形成至少一条直线。
3.根据权利要求1的具有内置电路元件的组件，其中该电绝缘层的平面形状为矩形，在平行于所述电绝缘层的主平面的方向切割该电绝缘层的切割表面中，沿着该矩形的四个边中的三个边间隔设置所述多个通路导体。
4.根据权利要求1的具有内置电路元件的组件，其中该电绝缘层的平面形状为矩形，在平行于所述电绝缘层的主平面的方向切割该电绝缘层的切割表面中，间隔设置所述多个通路导体，以便沿着该矩形的四个边形成一个矩形。
5.根据权利要求1的具有内置电路元件的组件，其中在平行于所述电绝缘层的主平面的方向切割该电绝缘层的切割表面中，以之字形方式设置所述多个通路导体。
6.根据权利要求1至5任一项的具有内置电路元件的组件，包括多个电路元件，其中在平行于所述电绝缘层的主平面的方向切割该电绝缘层的切割表面中，该电绝缘层包括设置了所述多个电路元件的第一区和设置了所述多个通路导体的第二区。
7.根据权利要求1的具有内置电路元件的组件，其中该布线板具有多层布线结构，该布线结构为在绝缘基片中设置至少一个布线层。
8.根据权利要求1的具有内置电路元件的组件，其中，
假设从在平行于所述电绝缘层的主平面方向切割该电绝缘层的切割表面上的中心到该表面的边缘线的距离为L，则在距离该中心超过0.7L的区域中设置所述多个通路导体。
9.一种具有内置电路元件的组件的制造方法，包括步骤：
a、制备两个第一片状材料，所述第一片状材料在剥离膜的一个主平面上或者在绝缘基片的一个主平面上形成包括多个焊区部分的布线层，并在至少一个所述第一片状材料上安装电路元件；
b、执行选自安装检测和特性检测中的至少一种检测；和
c、将电绝缘材料加工成在若干个预定位置形成多个通孔的第二片状材料，以导电材料填充所述通孔，并在所述第一片状材料之间设置填充有所述导电材料的所述第二片状材料，使得其上安装有电路元件的所述第一片状材料的表面面对所述第二片状材料，然后在厚度方向加压并加热它们，由此在所述第二片状材料中埋置该电路元件，
在步骤a中，根据预定规则，在所述剥离膜的一个主平面的周边上或者在所述绝缘基片的一个主平面的周边上设置所述多个焊区部分；
在步骤b中，利用检测工具进行检测，该检测工具包括对应于所述多个焊区部分设置的多个探针和用于支撑该多个探针的支撑件。
10.根据权利要求9的具有内置电路元件的组件的制造方法，其中在步骤a中，间隔设置该多个焊区部分，以便形成至少一条直线。
11.根据权利要求9的具有内置电路元件的组件的制造方法，其中在步骤a中，该剥离膜或者该绝缘基片的平面形状为矩形，沿着该矩形的四个边中的三个边间隔设置所述多个焊区部分。
12.根据权利要求9的具有内置电路元件的组件的制造方法，其中在步骤a中，该剥离膜或者该绝缘基片的平面形状为矩形，间隔设置该多个焊区部分，以便沿着该矩形的四个边形成一个矩形。
13.根据权利要求9的具有内置电路元件的组件的制造方法，其中在步骤a中，以交错结构设置所述多个焊区部分，以便形成之字形图案。
14.根据权利要求9的具有内置电路元件的组件的制造方法，其中基本上等间隔地设置所述多个探针。
15.根据权利要求9的具有内置电路元件的组件的制造方法，其中所述探针为针形。
16.根据权利要求9的具有内置电路元件的组件的制造方法，其中所述探针具有弹性。
17.根据权利要求9的具有内置电路元件的组件的制造方法，其中该支撑件具有弹性。
18.根据权利要求9的具有内置电路元件的组件的制造方法，其中所述第一片状材料为布线板。
19.根据权利要求9的具有内置电路元件的组件的制造方法，其中所述第一片状材料为多层布线基片，该多层布线基片在该绝缘基片中设置布线层。
20.一种具有内置电路元件的组件的制造方法，包括步骤：
a、制备两个第一片状材料，其中所述第一片状材料在剥离膜的一个主平面或者在绝缘基片的一个主平面上形成包括多个焊区部分的布线层，并在至少一个所述第一片状材料上安装电路元件；
b、执行选自安装检测和特性检测中的至少一种检测；和
c、将电绝缘材料加工成在若干个预定位置上形成多个通孔的第二片状材料，以导电材料填充所述通孔，并在所述第一片状材料之间设置填充有所述导电材料的所述第二片状材料，使得其上安装有电路元件的所述第一片状材料的表面面对所述第二片状材料，然后在厚度方向加压并加热它们，由此在所述第二片状材料中埋置电路元件，
在步骤a中，多个焊区部分被间隔设置，以便在所述剥离膜的一个主平面上或者该绝缘基片的一个主平面上基本上形成一个矩阵，和
在步骤b中，利用检测工具执行检测，该检测工具包括对应于所述多个焊区部分设置的多个探针和用于支撑该多个探针的支撑件。
21.根据权利要求20的具有内置电路元件的组件的制造方法，其中所述第一片状材料为布线板。
22.根据权利要求20的具有内置电路元件的组件的制造方法，其中所述第一片状材料为多层布线基片，该多层布线基片在该绝缘基片中设置布线层。
CNB2004100447187A 2003-05-16 2004-05-17 具有内置电路元件的组件及其制造方法 Expired - Fee Related CN100499969C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003139345 2003-05-16
JP139345/2003 2003-05-16

Publications (2)

Publication Number Publication Date
CN1551719A CN1551719A (zh) 2004-12-01
CN100499969C true CN100499969C (zh) 2009-06-10

Family

ID=33410836

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100447187A Expired - Fee Related CN100499969C (zh) 2003-05-16 2004-05-17 具有内置电路元件的组件及其制造方法

Country Status (2)

Country Link
US (1) US7248482B2 (zh)
CN (1) CN100499969C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103891424A (zh) * 2011-10-21 2014-06-25 株式会社村田制作所 元器件内置树脂基板

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP2005026525A (ja) * 2003-07-03 2005-01-27 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
KR100716826B1 (ko) * 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
JP2007158157A (ja) * 2005-12-07 2007-06-21 Alps Electric Co Ltd 電子回路装置
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
WO2009001621A1 (ja) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
JP2009036532A (ja) * 2007-07-31 2009-02-19 Koyo Technos:Kk 検査冶具および検査装置
JP5668866B2 (ja) 2011-10-14 2015-02-12 株式会社村田製作所 部品内蔵樹脂基板
KR101909202B1 (ko) * 2012-10-08 2018-10-17 삼성전자 주식회사 패키지-온-패키지 타입의 패키지
KR101483874B1 (ko) * 2013-07-29 2015-01-16 삼성전기주식회사 인쇄회로기판
JP2017028024A (ja) * 2015-07-17 2017-02-02 富士通株式会社 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法
CN106920786B (zh) 2016-03-16 2018-11-06 三星半导体(中国)研究开发有限公司 集成电源模块的封装件
US10553563B2 (en) * 2018-05-30 2020-02-04 Epistar Corporation Electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US90883A (en) * 1869-06-01 Improvement in umbrella-runners
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
TW550997B (en) 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103891424A (zh) * 2011-10-21 2014-06-25 株式会社村田制作所 元器件内置树脂基板
CN103891424B (zh) * 2011-10-21 2016-12-28 株式会社村田制作所 元器件内置树脂基板

Also Published As

Publication number Publication date
US20040226744A1 (en) 2004-11-18
US7248482B2 (en) 2007-07-24
CN1551719A (zh) 2004-12-01

Similar Documents

Publication Publication Date Title
CN100499969C (zh) 具有内置电路元件的组件及其制造方法
US5808358A (en) Packaging electrical circuits
EP1900025B1 (en) Hybrid conductive coating method for electrical bridging connection of RFID die chip to composite antenna
TW383435B (en) Electronic device
KR100377088B1 (ko) 회로부품 내장 모듈 및 그 제조방법
US6519161B1 (en) Molded electronic package, method of preparation and method of shielding-II
KR101652534B1 (ko) 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
KR100272156B1 (ko) 배선기판 조립체와 그 전기적 접합부 형성방법
CN100397711C (zh) 各向异性导电连接器及其生产方法和电路器件的检查设备
KR100616796B1 (ko) 반도체소자의 실장방법
US7220131B1 (en) Electromechanical device having a plurality of bundles of fibers for interconnecting two planar surfaces
CN101316485B (zh) 电子元器件组件及电子元器件组件的制造方法
CN100588038C (zh) 半导体装置及其制造方法
KR20030032892A (ko) 부품 내장 모듈과 그 제조 방법
US6898850B2 (en) Method of manufacturing circuit board and communication appliance
CN102203883B (zh) Ptc装置
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
CN115605966A (zh) 分流电阻器及其制造方法
CN112203410A (zh) 埋入式电路板及其制备方法
EP0729644A1 (en) Multi-chip electronic package module utilizing an adhesive sheet
JP4509645B2 (ja) 回路部品内蔵モジュールおよびその製造方法
JP3185452B2 (ja) 回路基板検査用アダプター装置の製造方法、並びに回路基板検査用アダプター装置、これを用いた回路基板検査方法および装置
JP2004273853A (ja) 樹脂層付チップ部品とそれを用いた部品内蔵モジュール及びそれらの製造方法
JP4231229B2 (ja) 半導体パッケージ
JP4698100B2 (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610

Termination date: 20100517