CN100476795C - 事件处理机 - Google Patents
事件处理机 Download PDFInfo
- Publication number
- CN100476795C CN100476795C CNB2005100084347A CN200510008434A CN100476795C CN 100476795 C CN100476795 C CN 100476795C CN B2005100084347 A CNB2005100084347 A CN B2005100084347A CN 200510008434 A CN200510008434 A CN 200510008434A CN 100476795 C CN100476795 C CN 100476795C
- Authority
- CN
- China
- Prior art keywords
- signal
- trigger
- row
- signal generator
- event
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Programmable Controllers (AREA)
- Blinds (AREA)
Abstract
本发明提出了一种采用事件机工作原理的事件处理机,事件处理机是一种具有独特工作原理的有穷自动机。现有的电子计算机采用“状态机”(State Machine)工作原理,即现有的电子计算机是由时钟(Clock)信号定时驱动的。事件处理机采用“事件机”(Event Machine)工作原理,事件处理机是由外部随机“事件”(Event)信号驱动的。事件处理机对于特定“事件”序列的反应是可以预先设置的。一个特定“事件”的发生将推动事件处理机产生相应的输出信号并且改变到相应的等待下一个特定“事件”的场合。事件处理机的工作原理使它特别适用于要求高速和低功耗的随机信号处理领域。
Description
技术领域
本发明涉及一种使用事件机工作原理的事件处理机,事件处理机是一种具有独特工作原理的有穷自动机。
背景技术
现有的电子计算机采用“状态机”(State Machine)工作原理,即现有的电子计算机是由时钟(Clock)信号定时驱动的,每个时钟信号推动计算机前进一步,完成预先设定的处理工作。
本发明所描述的事件处理机采用“事件机”(Event Machine)工作原理,事件处理机是由随机“事件”(Event)信号的边沿驱动的,事件处理机对于特定“事件”序列的反应是可以预先设置的。一个特定“事件”的发生将推动事件处理机产生相应的输出信号并且改变到相应的等待下一个特定“事件”的场合。
与状态机相比,事件处理机的工作原理使它在处理随机信号时具有两个主要优点:
1.当特定的“事件”信号发生时,它将直接驱动事件处理机完成特定的操作,因此具有更快的反应和处理速度;
2.当无特定的“事件”信号发生时,事件处理机不产生相关的驱动动作,因此功率消耗较低。
上述两个优点使得事件处理机特别适用于要求高速和低功耗的随机信号处理领域。
需要特别说明的是,推动事件处理机工作进程的信号来源与推动状态机工作进程的信号来源具有本质差别:事件处理机的工作进程在原理上与时钟无关,在未产生特定的事件信号时,事件处理机的工作进程是停止不动的。而当预先设定的事件发生时,该事件信号的边沿(从无效状态变为有效状态)触发事件处理机的工作进程按预定方式前进一步。
在事件处理机中,触发器的翻转、输出信号的产生都可以由特定事件信号的边沿直接驱动,因此事件处理机在原理上并不需要状态机***所必备的时钟机制。事件处理机与状态机是不同工作原理的两种有穷自动机。
事件处理机在实现具体功能时也可以采用相应的时钟机制,但此时采用时钟机制仅仅是一种可选的工艺性方法。
目前广泛使用的现场可编程门阵列(FPGA)器件是新型的半导体元件,FPGA器件可以用来构成一个乘法器、或用来构成一个状态机、也可以用来构成一个事件处理机,FPGA器件是一种通用的智能半导体元件,FPGA技术属于智能元件范畴。
事件处理机属于有穷自动机范畴,事件处理机是一种具有独特工作原理的有穷自动机,事件处理机不仅可以由电子元件构成,成为电子事件处理机,也可以由具有相应功能的机械元件、光学元件等元件构成,成为机械结构、光学结构、或者其他结构的事件处理机。
本文中所描述的触发器,是一种功能部件,该触发器可以由电子元件构成,也可以由具有相应功能的机械元件、光学元件、或者其他元件构成。
发明内容
本发明描述了一种由随机事件驱动并且能对随机事件做出响应的机器,这个机器中对特定事件的反应规律是可以预先设置的,本发明描述了事件处理机每个功能部件的输出信号与输入信号关系、连接关系和工作原理。其功能示意方框图见图1。
事件处理机1由功能部件2、3和4构成。
2是触发器矩阵,2的功能本质是事件处理机的运算核心,2由m行乘以n列个触发器构成。2具有两组输入信号:行信号发生器4发出的行选择信号8和列信号发生器3发出的列触发信号5。触发器矩阵2具有两组输出信号:操作编码信号6和行编码信号7。触发器矩阵中的触发器2[x,y]具有两个输入信号:行信号8[y]和列信号5[x],每个触发器内具有若干存储器,能够预先设置操作编码和行编码。在该触发器矩阵某个行信号为有效状态时,如果该触发器矩阵的某个列信号由无效状态变为有效状态,则该触发器矩阵将按内部预先设置的操作编码驱动事件处理机的操作编码信号,同时按内部预先设置的行编码驱动事件处理机内部的行编码信号。
3是列信号发生器,3的功能本质是事件发生器,3具有两组输入信号:外部事件变量信号9和行信号发生器4发出的同步信号10。列信号发生器3具有一组输出信号:列触发信号5。列信号发生器3具有存储器,能够预先设置5对9的反应规律和相关事件的优先级。当预先设置的外部事件发生时,该列信号发生器输出的列触发信号中的对应位按预先设定的规则由无效状态变为有效状态。列信号发生器使用行信号发生器输出的同步信号使该列信号发生器输出的列触发信号符合下述规则:
规则1,在一个场合内,该列信号发生器输出的列触发信号中只有一位二进制信号从无效状态变为有效状态;
规则2,在一个场合内,如果有多个特定的外部事件顺序发生,则该列信号发生器输出的列触发信号中仅有最先发生的事件对应的二进制信号从无效状态变为有效状态,而其他事件对应的二进制信号均为无效状态;
规则3,在一个场合内,如果有多个特定的外部事件同时发生,则该列信号发生器输出的列触发信号中仅有预先定义中优先级较高的那个事件对应的二进制信号从无效状态变为有效状态,而其他事件对应的二进制信号均为无效状态。
4是行信号发生器,4的功能本质是场合发生器,4具有一组输入信号:触发器矩阵2发出的行编码信号7,4还具有一个输入信号:外部复位信号11。行信号发生器4具有两组输出信号:行选择信号8和同步信号10。行信号发生器4具有存储器,能够预先设置行选择信号的初始值。该行信号发生器在外部复位信号为有效状态时,其输出的行选择信号中所有位均为无效状态,当复位信号由有效状态变为无效状态时,行信号发生器输出预先设置的行选择信号的初始值,然后行信号发生器开始接收触发器矩阵输出的行编码信号,并根据接收到的行编码信号产生新的行选择信号去驱动触发器矩阵,同时行信号发生器输出相应的同步信号去驱动列信号发生器。在一个场合内,行信号发生器输出的行选择信号中只有一位为有效状态,行信号发生器输出的行选择信号中的其他位均为无效状态。
在一个触发器2[x,y]的行信号8[y]变为有效后,如果该触发器的列信号5[x]由无效状态变为有效状态,则该触发器将被“触发”,此时它将用内部预先设置的操作编码驱动事件处理机1的操作编码信号6,产生一组预先设置的二进制输出信号,这组二进制输出信号可以驱动事件处理机1所连接的操作机构产生相应的操作动作。同时该触发器还将用它内部预先设置的行编码驱动事件处理机1内部的行编码信号7,使行信号发生器4产生一组新的行选择信号8,这个新的行信号将改变触发器矩阵2有效行的状态,触发器矩阵2将在新的有效行状态下等待特定事件(列信号)的发生。
上述过程顺序发生,就可以对特定的随机事件序列产生预先设置的处理过程。
场合定义:在事件处理机中,两个相邻行选择信号发生时刻之间的时间所对应的环境及其变化过程称为一个场合。如果一个事件触发所产生的新的行选择信号与前一个行选择信号相同,仍然认为是进入了一个新的场合。在一个场合内,只有一位行选择信号为有效状态,其他位的行选择信号均为无效状态。
事件处理机的功能和工作过程可以描述为:
在预定的场合中等待预定事件(输入信号)发生,并在这个预定事件发生后产生预定的输出信号,然后进入一个新的预定场合等待新的预定事件发生。
2中的触发器仅能由列信号的有效边沿(即列信号由无效状态变为有效状态时)所触发,即触发器被输入信号所触发的必要充分条件是:首先行信号变为有效状态,然后列信号由无效状态变为有效状态。
如果行信号是无效状态,则触发器不会被触发。
如果在行信号处于无效状态情况时,列信号首先由无效状态变为有效状态,然后行信号再由无效状态变为有效状态,则触发器不会被触发。
行选择信号8是一组m位的二进制信号,行信号发生器4在外部复位信号11处于有效状态时,其输出的行选择信号8的所有位全部处于无效状态,在外部复位信号4由有效状态变为无效状态后,行信号发生器4首先将内部预先设置的行信号初始值输出,产生复位后第一个有效的行选择信号,进入了复位后的第一个场合,然后行信号发生器4开始接收触发器矩阵2输出的行编码信号7,并根据接收到的行编码信号产生新的行选择信号,进入一个新的场合。
列信号发生器3的输入信号9是外部事件变量信号,9由任意位二进制信号组成,3的输出信号5是一组列触发信号,由n位二进制信号组成,信号5对信号9的反应规律可以预先设置,使5中的相应位二进制信号与特定的事件状态(有效/无效)相对应。3的另一组输入信号是行信号发生器4发出的同步信号10,列信号发生器3使用同步信号10使3输出的列触发信号5符合下述规则:
规则1,在一个场合内,只有一位二进制信号从无效状态变为有效状态;
规则2,在一个场合内,如果有多个特定外部事件顺序发生,则仅有最先发生事件对应的二进制信号从无效状态变为有效状态,而其他事件对应的二进制信号均为无效状态;
规则3,在一个场合内,如果有多个特定外部事件同时发生,则仅有预先定义中优先级较高的那个事件对应的二进制信号从无效状态变为有效状态,而其他事件对应的二进制信号均为无效状态。列信号发生器3中各个特定事件在各个场合中的优先级可以预先设置。
附图说明
图1是事件处理机功能示意方框图。
1是事件处理机,由功能部件2、3和4构成。1具有一组输入信号:外部事件变量信号9。事件处理机1还具有一个输入信号:外部复位信号11。事件处理机1具有一组输出信号:操作编码信号6。
2是触发器矩阵,2由m行乘以n列个触发器构成。2具有两组输入信号:行信号发生器4发出的行选择信号8和列信号发生器3发出的列触发信号5。触发器矩阵2具有两组输出信号:操作编码信号6和行编码信号7。触发器矩阵2中每个触发器具有若干存储器。
3是列信号发生器,3具有两组输入信号:外部事件变量信号9和行信号发生器4发出的同步信号10。列信号发生器3具有一组输出信号:列触发信号5。列信号发生器3具有若干存储器。
4是行信号发生器,4具有一组输入信号:触发器矩阵2发出的行编码信号7,行信号发生器4还具有一个输入信号:外部复位信号11。行信号发生器4具有两组输出信号:行选择信号8和同步信号10。行信号发生器4具有若干存储器。
5是列触发信号,由n位二进制信号组成。
6是操作编码信号,由任意位二进制信号组成。
7是行编码信号,由任意位二进制信号组成。
8是行选择信号,由m位二进制信号组成。
9是外部事件变量信号,由任意位二进制信号组成。
10是同步信号,由任意位二进制信号组成。
11是外部复位信号,由一位二进制信号组成。
具体实施方式
如图1所示,本发明所描述的事件处理机1的工作过程如下。
在开始工作前,2中每个触发器内预先设置了操作编码和行编码,3中预先设置了5对9的反应规律并且预先设置了相关事件的优先级,4中预先设置了行信号初始值。
首先11为有效状态,使1处于复位状态,此时8的所有位均为无效状态,因此2中的所有触发器均处于不触发状态,6和7均处于未被驱动的状态。
然后11由有效状态变为无效状态,此时4输出预先设置的行初始值,产生初始行选择信号,此时行选择信号中的有效位为8[y1],因此2中所有第y1行的触发器2[x,y1]的行选择信号均处于有效状态,其他行触发器的行选择信号均处于无效状态。
此后如果特定事件对应的列触发信号5[x1]由无效状态变为有效状态,因而触发器2[x1,y1]被触发,2[x1,y1]用它内部预先设置的操作编码驱动6,产生输出信号6[1],触发器2[x1,y1]还用它内部预先设置的行编码驱动7,使4产生新的行选择信号,此时行选择信号中的有效位为8[y2],因此2中所有第y2行的触发器2[x,y2]的行选择信号均处于有效状态,其他行触发器的行选择信号均处于无效状态,2进入一个新的场合。
此后如果特定事件对应的列触发信号5[x2]由无效状态变为有效状态,因而触发器2[x2,y2]被触发,2[x2,y2]用它内部预先设置的操作编码驱动6,产生输出信号6[2],触发器2[x2,y2]还用它内部预先设置的行编码驱动7,使4产生新的行选择信号,此时行选择信号中的有效位为8[y3],因此2中所有第y3行的触发器2[x,y3]的行选择信号均处于有效状态,其他行触发器的行选择信号均处于无效状态,2进入一个新的场合。
此后如果特定事件对应的列触发信号5[x3]由无效状态变为有效状态,因而触发器2[x3,y3]被触发,2[x3,y3]用它内部预先设置的操作编码驱动6,产生输出信号6[3],触发器2[x3,y3]还用它内部预先设置的行编码驱动7,使4产生新的行选择信号,此时行选择信号中的有效位为8[y4],因此2中所有第y4行的触发器2[x,y4]的行选择信号均处于有效状态,其他行触发器的行选择信号均处于无效状态,2进入一个新的场合。
如上所述顺序进行下去,1就对预先设定的特定的外部随机事件序列5[x1]、5[x2]、5[x3]、......做出了预先设定的输出反应序列6[1]、6[2]、6[3]、......,实现了对预定外部随机事件序列的预定处理过程。
Claims (5)
1、一种采用事件机工作原理的事件处理机,其特征在于,该事件处理机能被预先设置的任意位二进制外部事件变量输入信号构成的事件所驱动,产生预先设置的任意位二进制输出信号,并且变化到预先设置的新的等待状态,等待下一个预先设置的任意位二进制外部事件变量输入信号构成事件的发生;
该事件处理机由触发器矩阵、列信号发生器和行信号发生器构成,当该触发器矩阵某行的行信号有效时,如果该触发器矩阵某列的列信号由无效状态变为有效状态,则该触发器矩阵中处于有效行和有效列交叉点上的触发器将被触发,该触发器将用内部预先设置的操作编码驱动该事件处理机的输出信号,产生预先设置的操作,该触发器还将用内部预先设置的行编码驱动该事件处理机内的行编码信号,使行信号发生器产生一个新的行选择信号,改变该触发器矩阵有效行的状态,使该事件处理机进入一个新的场合;
场合定义:在事件处理机中,两个相邻行选择信号发生时刻之间的时间所对应的环境及其变化过程称为一个场合,如果一个事件触发所产生的新的行选择信号与前一个行选择信号相同,仍然认为是进入了一个新的场合;
事件处理机的功能和工作过程可以描述为:
在预定的场合中等待预定输入信号构成事件的发生,并在这个预定输入信号构成事件发生后产生预定的输出信号,然后进入一个新的预定场合等待新的预定输入信号构成事件的发生。
2、根据权利要求1所述的事件处理机,其中的触发器矩阵由大于零的正整数m行乘以大于零的正整数n列个触发器构成;该触发器矩阵具有两组输入信号:行信号发生器发出的m位二进制行选择信号和列信号发生器发出的n位二进制列触发信号;该触发器矩阵具有两组输出信号:任意位二进制操作编码信号和任意位二进制行编码信号;在该触发器矩阵某个行信号为有效状态时,如果该触发器矩阵的某个列信号由无效状态变为有效状态,则该触发器矩阵将按内部预先设置的操作编码驱动事件处理机的操作编码信号,同时按内部预先设置的行编码驱动事件处理机内部的行编码信号。
3、根据权利要求2所述的事件处理机,其中每个触发器具有两个输入信号:行信号和列信号;该触发器内具有若干存储器,能够预先设置操作编码和行编码;该触发器具有两组输出信号:操作编码信号和行编码信号;在该触发器行信号为有效状态时,如果该触发器的列信号由无效状态变为有效状态,则该触发器将被触发,此时该触发器将用内部预先设置的操作编码驱动事件处理机的操作编码信号,使事件处理机产生一组预先设置的二进制输出信号,同时该触发器还将用它内部预先设置的行编码驱动事件处理机内部的行编码信号,使行信号发生器产生一组新的行选择信号;该触发器仅能由列信号由无效状态变为有效状态时的边沿触发,该触发器被输入信号触发的必要充分条件是:首先该触发器的行信号变为有效状态,然后该触发器的列信号由无效状态变为有效状态;该触发器在非触发状态时将不驱动事件处理机的操作编码信号和行编码信号。
4、根据权利要求1所述的事件处理机,其中的列信号发生器具有两组输入信号:任意位二进制外部事件变量信号和行信号发生器发出的任意位二进制同步信号;该列信号发生器具有一组输出信号:列触发信号;该列信号发生器具有存储器,能够预先设置该列触发信号对外部事件变量信号的反应规律和相关事件的优先级,当预先设置的外部事件发生时,该列信号发生器输出的列触发信号中的对应位按预先设定的规则由无效状态变为有效状态;列信号发生器使用行信号发生器输出的同步信号使该列信号发生器输出的列触发信号符合下述规则:
规则1,在一个场合内,该列信号发生器输出的列触发信号中只有一位二进制信号从无效状态变为有效状态;
规则2,在一个场合内,如果有多个特定的外部事件顺序发生,则该列信号发生器输出的列触发信号中仅有最先发生的事件对应的二进制信号从无效状态变为有效状态,而其他事件对应的二进制信号均为无效状态;
规则3,在一个场合内,如果有多个特定的外部事件同时发生,则该列信号发生器输出的列触发信号中仅有预先定义中优先级较高的那个事件对应的二进制信号从无效状态变为有效状态,而其他事件对应的二进制信号均为无效状态。
5、根据权利要求1所述的事件处理机,其中的行信号发生器具有一组输入信号:触发器矩阵发出的行编码信号,该行信号发生器还具有一个输入信号:外部复位信号;该行信号发生器具有两组输出信号:行选择信号和同步信号;该行信号发生器具有存储器,能够预先设置行选择信号的初始值;该行信号发生器在外部复位信号为有效状态时,其输出的行选择信号中所有位均为无效状态,当复位信号由有效状态变为无效状态时,该行信号发生器输出预先设置的行选择信号的初始值,然后该行信号发生器开始接收触发器矩阵输出的行编码信号,并根据接收到的行编码信号产生新的行选择信号去驱动触发器矩阵,同时该行信号发生器输出相应的同步信号去驱动列信号发生器;在一个场合内,行信号发生器输出的行选择信号中只有一位为有效状态,行信号发生器输出的行选择信号中的其他位均为无效状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100084347A CN100476795C (zh) | 2005-02-21 | 2005-02-21 | 事件处理机 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100084347A CN100476795C (zh) | 2005-02-21 | 2005-02-21 | 事件处理机 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1825297A CN1825297A (zh) | 2006-08-30 |
CN100476795C true CN100476795C (zh) | 2009-04-08 |
Family
ID=36935981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100084347A Expired - Fee Related CN100476795C (zh) | 2005-02-21 | 2005-02-21 | 事件处理机 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100476795C (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1298521A (zh) * | 1998-02-25 | 2001-06-06 | Pact信息技术有限公司 | 具有二维或多维可编程序的单元结构(fpgas、dpgas等)的数据流处理器和模块的无死锁配置方法 |
US6268743B1 (en) * | 2000-03-06 | 2001-07-31 | Acatel Corporation | Block symmetrization in a field programmable gate array |
CN1547249A (zh) * | 2003-12-16 | 2004-11-17 | 复旦大学 | 可编程逻辑器件结构 |
-
2005
- 2005-02-21 CN CNB2005100084347A patent/CN100476795C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1298521A (zh) * | 1998-02-25 | 2001-06-06 | Pact信息技术有限公司 | 具有二维或多维可编程序的单元结构(fpgas、dpgas等)的数据流处理器和模块的无死锁配置方法 |
US6268743B1 (en) * | 2000-03-06 | 2001-07-31 | Acatel Corporation | Block symmetrization in a field programmable gate array |
CN1547249A (zh) * | 2003-12-16 | 2004-11-17 | 复旦大学 | 可编程逻辑器件结构 |
Non-Patent Citations (1)
Title |
---|
FPGA的工作原理及其应用. 黄再银.电子世界,第2003卷第2期. 2003 * |
Also Published As
Publication number | Publication date |
---|---|
CN1825297A (zh) | 2006-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110083563B (zh) | 一种基于循环优先级实现公平仲裁的仲裁电路 | |
CN101262229A (zh) | 串行/并行转换电路、液晶显示驱动电路 | |
CN103116384A (zh) | 一种SoC***时钟控制的方法和SoC | |
CN107850998B (zh) | 随机并行微处理器 | |
CN115880132B (zh) | 图形处理器、矩阵乘法任务处理方法、装置及存储介质 | |
CN100476795C (zh) | 事件处理机 | |
CN100397381C (zh) | 一种复用管脚工作模式的自动切换装置 | |
CN104967442A (zh) | 基于可逆逻辑的8421bcd码同步十进制加/减法计数器 | |
CN102063284B (zh) | 一种除法运算方法及装置 | |
Murali et al. | Logic from nonlinear dynamical evolution | |
US3064894A (en) | Decimal to binary and binary-decimal to binary converter | |
US10416703B2 (en) | Counter/timer array for generation of complex patterns independent of software control | |
US3354295A (en) | Binary counter | |
CN203813760U (zh) | 移位分频器电路 | |
CN116662247B (zh) | 异步检测方法及其电路、接口和芯片 | |
Dinneen et al. | The logical design of CG24 | |
CN1549345A (zh) | 管线结构电力管理控制*** | |
CN114545801B (zh) | 可由外部信号直接启动输出的处理器 | |
CN204009891U (zh) | 一种十六位嵌入式芯片软核 | |
CN204794967U (zh) | 基于可逆逻辑的8421bcd码同步十进制加/减法计数器 | |
CN204131504U (zh) | 一种实时检测按键触发状态的按键电路和游戏手柄 | |
RU2693319C1 (ru) | Самосинхронный динамический двухтактный d-триггер с единичным спейсером | |
RU2288501C1 (ru) | Накапливающий сумматор | |
JP2564105Y2 (ja) | パルス生成器 | |
Oliveira et al. | Asynchronous burst-mode control for low-power gated-clock finite state machines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090408 Termination date: 20130221 |