CN100476775C - 用于总线通信设备的主机控制器以及总线通信设备 - Google Patents

用于总线通信设备的主机控制器以及总线通信设备 Download PDF

Info

Publication number
CN100476775C
CN100476775C CNB2004800131750A CN200480013175A CN100476775C CN 100476775 C CN100476775 C CN 100476775C CN B2004800131750 A CNB2004800131750 A CN B2004800131750A CN 200480013175 A CN200480013175 A CN 200480013175A CN 100476775 C CN100476775 C CN 100476775C
Authority
CN
China
Prior art keywords
console controller
transmission
descriptor
transmits
internal storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800131750A
Other languages
English (en)
Other versions
CN1788261A (zh
Inventor
志·Y·吴
曾耀铠
卡舒·夏尔马
巴特·韦尔滕滕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
St Wireless
ST Ericsson SA
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1788261A publication Critical patent/CN1788261A/zh
Application granted granted Critical
Publication of CN100476775C publication Critical patent/CN100476775C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种电子设备，工作为USB主机，具有由存储器总线连接的嵌入式处理器和***存储器。主机控制器集成电路不需要控制该***存储器，相反只是纯粹地充当从属设备。该嵌入式处理器然后以基于传送的事务处理的形式将数据写入该主机控制器集成电路。

Description

用于总线通信设备的主机控制器以及总线通信设备
发明领域
本发明涉及一种总线***，尤其涉及一种总线控制器，以及一种并入该总线控制器的设备。
更具体而言，本发明涉及一种集成电路，其能够用作电子设备内的主机控制器，以便改进该设备的工作效率。
背景技术
在传统的电子设备中，工作为USB主机，处理器能够将数据写入***存储器。主机控制器集成电路随后能够直接从***存储器中读取数据。为了能够实现这些，主机控制器需要控制***存储器。然而，因为***存储器在主机控制器集成电路和***处理器之间共享，所以主机控制器能够控制***存储器的这个要求需要使用特用于***处理器的总线主控器。此外，当主机控制器正在控制***存储器时，可能破坏在***处理器的控制下运行的设备的核心功能。
发明内容
根据本发明的一个方面，主机控制器集成电路不能控制***存储器，相反只是纯粹地充当从属设备。嵌入式处理器然后以基于传送的事务处理的形式将数据写入主机控制器集成电路。
附图简述
将参考附图来描述本发明，其中：
图1是根据本发明的一个方面的USB主机的方框示意图。
图2是根据本发明的另一个方面的主机控制器的方框示意图。
图3是根据本发明的一个方面的主机控制器的备选方式的方框示意图。
图4举例说明图2或者图3的主机控制器中的存储器的结构。
图5是示出图1的设备中的软件的格式的示意图。
图6举例说明从主机微处理器向主机控制器写入的数据的格式。
图7示出采用其来传送数据的传送描述符报头的结构。
图8是保存在图4的存储器中的将要传输的数据的示意表示。
图9举例说明通过其传输图8的数据的方法。
具体实施方式
图1是工作为USB主机的电子设备10的相关部件的方框示意图。本发明特别适用于诸如移动电话或者PDA这样的设备，其中与个人计算机(PC)中的相比，微处理器和***存储器的功能限制更相关。然而，本发明适用于能够作为USB主机的任何设备。
显然设备10将具有许多部件，该部件没有在图1中示出，因为它们与对本发明的理解无关。
设备10具有主机微处理器20，其包括通过标准***总线23连接到LCD控制器24、DMA主控器25和存储控制器26的处理器核心22。存储控制器26通过***总线32连接到***存储器30。
主机控制器40也通过***总线或存储器总线32连接到主机微处理器20和***存储器30。主机控制器40具有用于USB总线42的接口，通过该接口它能够连接到多个USB设备。在这个举例说明的实施例中，主机控制器40是USB 2.0主机控制器。
正如传统的一样，主机控制器40用于检索由处理器20以适当的格式准备的数据，并且将该数据经由总线接口进行传输。在USB通信中，有两种数据传送，即异步传送和周期性传送。控制和成批数据利用异步传送来传输，ISO和中断数据利用周期性传送来传输。队列事务处理描述符(qTD)数据结构用于异步传送，而同步事务处理描述符(iTD)数据结构用于周期性传送。
处理器20按照适当的结构准备数据，并且将其存储在***存储器30中，主机控制器40随后必须从***存储器30中检索该数据。
图2更详细地示出嵌入式USB主机控制器40的结构。
如上所述，主机控制器40具有用于存储器总线32的连接，其连接到包含存储器映射输入/输出、存储器管理单元以及从属DMA控制器的接口44。接口44还具有用于控制和中断信号的连接46，以及支持主机控制器的RAM结构和操作寄存器的寄存器48。
接口44连接到主机控制器的单片或双通道RAM 50，在这个优选实施例中，该单片或双通道RAM 50是一个双通道RAM，将在以下进行更详细地描述。单片或双通道50连接到主机控制器逻辑单元52，其还包含用于USB总线42的接口。控制信号能够在内部总线54上从寄存器48发送到逻辑单元52。
如上所述，在这种情况下，单片或双通道RAM 50是一个双通道RAM，允许同时将数据写入该存储器和从该存储器中读取数据。
图3示出本发明的备选实施例，其中相同的参考数字表示与图2中相同的部件。在这种情况下，单片或单通道RAM 56是一个单通道RAM，并且通过仲裁器58来传送写入到单片或单通道RAM 56和从单片或单通道RAM 56中读取的数据，而仲裁器58考虑有效地同时访问单片或单通道RAM 56。
图4示出了单片存储器的结构。关于图4中示出的结构，对于图2中示出的单片或双通道RAM 50或图3中示出的单片或单通道RAM 56都是一样的。
如图4中所示，RAM被有效地分成两个部分，即第一部分70和第二部分76，第一部分70包含用于所存储的传送描述符(transfer descriptor)TD1、TD2、…、TDn的报头和状态信息，并且其本身被再分成与异步(成批)传送相关的部分72以及与周期性(同步和中断)传送相关的部分74，而第二部分76包含用于那些所存储的传送描述符TD1、TD2、…、TDn的有效负载数据。
该RAM的这种结构有下列优点，即主机微处理器20能够容易地一起写入和读取所有的传送描述符报头。这种结构还使得与周期性传送相关的报头在每一微帧中仅被扫描一次，而与异步传送相关的报头贯穿整个微帧被连续扫描变得容易。
这意味着在事务处理之间的时间将很小，并且同样重要地，从一个事务处理到另一个事务处理是一致的。
图5是部分地示出在主机控制器40上操作的软件的示意图，以举例说明根据本发明的设备的操作方法。
主机控制器40运行USB驱动器软件80以及USB增强主机控制器接口软件82，它们通常是常规软件。
然而，根据本发明，主机控制器40还运行USB EHCI接口软件84，该软件为将被传输数据的每个端点准备基于传送的传送描述符列表。
这样撰写EHCI接口软件84以便它使用由EHCI主机堆栈82产生的用于现有的周期性和异步报头的参数，并且能够用于所有不同的USB传送形式，特别是高速USB传送，诸如高速同步、成批、中断以及控制和初始/停止分割事务处理。
主机微处理器20将基于传送的传送描述符写到所述***存储器，此外，主机微处理器20将基于传送的传送描述符通过***总线32写入主机控制器40的单片或双通道RAM 50或者单片或单通道RAM 56，而无需要求主机控制器40控制总线32。换言之，主机控制器40仅充当从属设备。然后能够将基于传送的传送描述符存储器映射到主机控制器40的单片或双通道RAM 50或者单片或单通道RAM 56。
有益地，主机控制器40的单片或双通道RAM 50或者单片或单通道RAM 56被映射在主机微处理器20中，改善了能够从主机微处理器20中调度事务处理的容易度。
此外，如上所述，单片或双通道RAM 50或者单片或单通道RAM 56加上仲裁器58的使用意味着当一个基于传送的传送描述符正由主机控制器40执行时，主机微处理器20能够将数据写入另一个块空间。
图6举例说明一个USB帧的格式，该USB帧被分成多个微帧，其中经由USB总线42从主机控制器40中传输数据。正如常规的一样，包括不同传送类型的事务处理的多个事务处理可以在一个微帧内被发送。此外，正如常规的一样，高速同步传送总是首先被发送，接着是高速中断传送、以及全速和低速初始分割和完成分割传送，高速成批数据占据微帧中的剩余时间。
基于传送的协议允许主机微处理器20将1ms帧的数据写入主机控制器的单片或双通道RAM 50或者单片或单通道RAM 56(假如RAM足够大以保存这个数据)，以便在没有来自主机微处理器的进一步干预的情况下该数据能够经由USB总线42被传输。
图7举例说明用于支持高速USB传输的基于传送的协议，图7a示出根据该协议用于一个端点的基于传送的传送描述符的16字节报头的格式，图7b和7c描述了该报头字段的内容。基于传送的协议报头包括具有与常规的USB EHCI软件相同的定义的参数，允许传送描述符被容易地构造。
基于传送的协议还保证数据能够在公平的基础上被发送到每一个USB端点。
图8示出一种情况，其中与第一传送描述符TD1相关的有效负载数据被分成三个分组PL1、PL2和PL3，每一个分组是64字节；与第二传送描述符TD2相关的有效负载数据仅包括一个32字节的分组PL1；与第三传送描述符TD3相关的有效负载数据被分成两个分组PL1和PL2，每一个分组是8字节；并且与第四传送描述符TD4相关的有效负载数据被分成四个分组PL1、PL2、PL3和PL4，每一个分组是16字节。
图9举例说明这些数据分组被从RAM 50或56中传送到连接到主机的各个设备中的各个端点的方法。
如由图8中的箭头90所表示的，出现了一个循环过程。首先，在步骤91中，传送与第一传送描述符TD1相关的第一分组PL1。该传送描述符包含一个被设置为高的有效标志，以表示还有更多与这个传送描述符相关的数据。
其次，在步骤92中，传送与第二传送描述符TD2相关的第一分组PL1。这个传送描述符现在包含一个由主机控制器40设置为低的有效标志，表示完成了与第二传送描述符TD2相关的有效负载数据的传送。
接着，在步骤93和94中，分别传送与第三和第四传送描述符TD3和TD4相关的有效负载数据的第一分组PL1。而且，这些传送描述符的每一个都包含一个被设置为高的有效标志，表示有更多与这些传送描述符的每一个相关的有效负载数据留待传送。
接下来，在步骤95中，传送与第一传送描述符TD1相关的有效负载数据的第二分组PL2。有效标志继续为高，因为还有更多与该传送描述符相关的有效负载数据留待传送。
因为与第二传送描述符TD2相关的有效负载数据的传送已经完成，因此，在步骤96中，传送与第三传送描述符TD3相关的有效负载数据的第二分组PL2。这次，这个传送描述符中的有效标志被设置为低，表示完成了与第三传送描述符TD3相关的有效负载数据的传送。
在步骤97中，传送与第四传送描述符TD4相关的有效负载数据的第二分组PL2，并且有效标志继续为高。
在步骤98中，传送与第一传送描述符TD1相关的有效负载数据的第三分组PL3，有效标志被设置为低，表示完成了与第一传送描述符有关的有效负载数据的传送。
在步骤99和100中，传输与第四传送描述符TD4相关的有效负载数据的第三和第四分组PL3和PL4，在步骤100中，有效标志被设置为低，表示完成了与第四传送描述符TD4相关的有效负载数据的传送。
在基于传送的传送描述符的执行期间，基于传送的传送描述符的内容由主机控制器逻辑单元52进行更新。例如，当完成与传送描述符相关的有效负载数据的传送时，传送描述符报头内的有效标志被设置为低。USB EHCI接口软件84然后将该更新的基于传送的传送描述符的格式改变成能够由常规的EHCI主机堆栈82来处理的格式，并且将该更新的基于传送的传送描述符复制回到***存储器30。
因此，提供了一种主机控制器，其允许将高速USB主机功能特别并入基于非PC的***。

Claims (10)

1.一种主机控制器，用于包括主机微处理器和***存储器的总线通信设备，所述主机控制器包括：
第一接口，用于连接到连接所述主机微处理器和所述***存储器的存储器总线，以便所述主机控制器仅充当所述存储器总线上的从属设备；
内部存储器，用于存储通过所述第一接口接收的多个基于传送的传送描述符；以及
第二接口，用于连接到外部总线，
其中所述主机控制器：
执行存储在所述内部存储器内的基于传送的传送描述符；
在执行中更新所述存储的基于传送的传送描述符的内容；以及
将更新后的存储在所述内部存储器内的所述基于传送的传送描述符复制到所述***存储器，
其中所述内部存储器被分成两个部分，并且在第一部分中存储基于传送的传送描述符报头，以及在第二部分中存储基于传送的传送描述符有效负载数据，以及
其中所述内部存储器的所述第一部分被分成两个子部分，并且在第一子部分中存储与周期性传送相关的传送描述符报头，以及在第二子部分中存储与异步传送相关的传送描述符报头。
2、根据权利要求1中所述的主机控制器，其中所述内部存储器是双通道RAM。
3、根据权利要求1中所述的主机控制器，其中所述内部存储器是单通道RAM，并且所述主机控制器进一步包括仲裁器，以允许同时将数据写入所述RAM和从所述RAM中读出数据。
4、根据权利要求1中所述的主机控制器，其中所述主机控制器在每一个微帧中扫描一次所述内部存储器的所述第一子部分，而在每一个微帧中自始自终连续扫描所述第二子部分。
5、根据权利要求1中所述的主机控制器，其中所述主机控制器是USB主机控制器，并且所述第二接口是USB总线接口。
6、根据权利要求1中所述的主机控制器，其中所述内部存储器存储多个微帧的传送描述符，并且在没有来自所述主机微处理器的干预的情况下执行存储在所述内部存储器内的所述基于传送的传送描述符。
7、根据权利要求6中所述的主机控制器，其中所述多个微帧的传送描述符的每一个可以存储与一个或多个同步传送、中断传送和成批数据传送相关的有效负载数据。
8、一种总线通信设备，包括：
主机微处理器；
***存储器；
存储器总线，其连接所述主机微处理器和所述***存储器；以及
主机控制器，
其中所述主机微处理器形成基于传送的传送描述符，并将所述基于传送的传送描述符写到所述***存储器和所述主机控制器，以及
其中所述主机控制器包括：
第一接口，用于连接到所述存储器总线，以便所述主机控制器仅充当所述存储器总线上的从属设备；
内部存储器，用于存储通过所述第一接口接收的多个基于传送的传送描述符；以及
第二接口，用于连接到外部总线，
其中所述主机控制器：
执行存储在所述内部存储器内的基于传送的传送描述符；
在执行中更新存储在所述内部存储器内的所述基于传送的传送描述符的内容；以及
将所述更新后的存储的基于传送的传送描述符复制到所述***存储器，
其中所述内部存储器被分成两个部分，并且在第一部分中存储基于传送的传送描述符报头，以及在第二部分中存储基于传送的传送描述符有效负载数据，以及
其中所述内部存储器的所述第一部分被分成两个子部分，并且在第一子部分中存储与周期性传送相关的传送描述符报头，以及在第二子部分中存储与异步传送相关的传送描述符报头。
9、根据权利要求8中所述的总线通信设备，其中所述主机控制器的所述第二接口是USB总线接口，并且所述总线通信设备充当USB主机。
10、根据权利要求8中所述的总线通信设备，其中所述主机微处理器将多个微帧的传送描述符写入到所述***存储器和所述主机控制器，并且所述主机控制器在没有来自所述主机微处理器的干预的情况下执行所述多个微帧的传送描述符。
CNB2004800131750A 2003-05-15 2004-05-12 用于总线通信设备的主机控制器以及总线通信设备 Expired - Fee Related CN100476775C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG0300128 2003-05-15
SGPCT/SG03/00128 2003-05-15

Publications (2)

Publication Number Publication Date
CN1788261A CN1788261A (zh) 2006-06-14
CN100476775C true CN100476775C (zh) 2009-04-08

Family

ID=33448781

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800131750A Expired - Fee Related CN100476775C (zh) 2003-05-15 2004-05-12 用于总线通信设备的主机控制器以及总线通信设备

Country Status (7)

Country Link
US (1) US7747808B2 (zh)
EP (1) EP1625506B1 (zh)
JP (1) JP4696199B2 (zh)
CN (1) CN100476775C (zh)
AT (1) ATE369587T1 (zh)
DE (1) DE602004008060T2 (zh)
WO (1) WO2004102406A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035948B1 (en) * 2001-03-19 2006-04-25 Transdimension, Inc. System and method for USB controllers
WO2004102406A1 (en) * 2003-05-15 2004-11-25 Koninklijke Philips Electronics N.V. Usb host controller with memory for transfer descriptors
US8713239B2 (en) * 2004-06-15 2014-04-29 Nxp B.V. Bus controller for handling split transactions
GB2423165B (en) * 2005-02-14 2007-01-10 Elan Digital Systems Ltd Host controller device and method
US7281074B2 (en) * 2005-06-29 2007-10-09 Intel Corporation Method and apparatus to quiesce USB activities using interrupt descriptor caching and asynchronous notifications
US8564252B2 (en) 2006-11-10 2013-10-22 Cypress Semiconductor Corporation Boost buffer aid for reference buffer
KR101029074B1 (ko) * 2007-01-10 2011-04-18 삼성전자주식회사 호스트 컨트롤러에서의 디스크립터 추적 장치 및 그 추적방법
US8035401B2 (en) 2007-04-18 2011-10-11 Cypress Semiconductor Corporation Self-calibrating driver for charging a capacitive load to a desired voltage
US8756557B2 (en) * 2007-05-09 2014-06-17 Synopsys, Inc. Techniques for use with automated circuit design and simulations
CN101266584B (zh) * 2008-05-13 2011-05-11 威盛电子股份有限公司 通用串行总线主机控制器及其控制方法
TW201140325A (en) * 2010-05-14 2011-11-16 Realtek Semiconductor Corp Memory access apparatus and method thereof
CN102467471A (zh) * 2010-11-04 2012-05-23 瑞昱半导体股份有限公司 存储器存取装置及方法
US9667240B2 (en) 2011-12-02 2017-05-30 Cypress Semiconductor Corporation Systems and methods for starting up analog circuits
KR101468677B1 (ko) * 2013-12-27 2014-12-05 (주)실리콘화일 아비터를 이용한 메모리의 억세스 제어회로
US20160018995A1 (en) * 2014-07-17 2016-01-21 Lsi Corporation Raid system for processing i/o requests utilizing xor commands
US9977619B2 (en) 2015-11-06 2018-05-22 Vivante Corporation Transfer descriptor for memory access commands

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2572292B2 (ja) * 1990-05-14 1997-01-16 株式会社小松製作所 非同期データ伝送装置
NL9301129A (nl) * 1993-06-29 1995-01-16 Nederland Ptt Processorcircuit omvattende een eerste processor, en systeem omvattende het processorcircuit en een tweede processor.
JP3358045B2 (ja) * 1995-06-14 2002-12-16 オムロン株式会社 プログラマブルコントローラ
US6119190A (en) * 1996-11-06 2000-09-12 Intel Corporation Method to reduce system bus load due to USB bandwidth reclamation
US6470409B1 (en) * 1996-11-26 2002-10-22 Xilinx Inc. Interface system having a programmable number of channels and methods of implementing same
US5974486A (en) * 1997-08-12 1999-10-26 Atmel Corporation Universal serial bus device controller comprising a FIFO associated with a plurality of endpoints and a memory for storing an identifier of a current endpoint
US6496869B1 (en) * 1998-03-26 2002-12-17 National Semiconductor Corporation Receiving data on a networked computer in a reduced power state
US7003613B1 (en) * 1999-01-26 2006-02-21 Transdimension Inc. System for transferring data using a USB host system with a dedicated processor
US6742076B2 (en) * 2000-01-03 2004-05-25 Transdimension, Inc. USB host controller for systems employing batched data transfer
US7035948B1 (en) * 2001-03-19 2006-04-25 Transdimension, Inc. System and method for USB controllers
US7093118B2 (en) * 2001-06-27 2006-08-15 Intel Corporation System and method for external bus device support
US6748466B2 (en) * 2001-06-29 2004-06-08 Intel Corporation Method and apparatus for high throughput short packet transfers with minimum memory footprint
US6728801B2 (en) * 2001-06-29 2004-04-27 Intel Corporation Method and apparatus for period promotion avoidance for hubs
US6721815B1 (en) * 2001-09-27 2004-04-13 Intel Corporation Method and apparatus for iTD scheduling
JP2005504392A (ja) * 2001-09-27 2005-02-10 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ バス・システムおよびバス・インターフェース
US7007119B2 (en) * 2001-09-28 2006-02-28 Intel Corporation System and method for supporting split transactions on a bus
ATE478380T1 (de) 2001-09-28 2010-09-15 Nxp Bv Bussystem und busschnittstelle zur verbindung mit einem bus
JP3636157B2 (ja) * 2002-04-19 2005-04-06 セイコーエプソン株式会社 データ転送制御装置、電子機器及びデータ転送制御方法
WO2004102406A1 (en) * 2003-05-15 2004-11-25 Koninklijke Philips Electronics N.V. Usb host controller with memory for transfer descriptors
US7340554B2 (en) * 2003-05-15 2008-03-04 Nxp B.V. USB host controller with DMA capability
US8713239B2 (en) * 2004-06-15 2014-04-29 Nxp B.V. Bus controller for handling split transactions
JP2008502977A (ja) * 2004-06-15 2008-01-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ バス・コントローラのための割り込み方式
US7281074B2 (en) * 2005-06-29 2007-10-09 Intel Corporation Method and apparatus to quiesce USB activities using interrupt descriptor caching and asynchronous notifications

Also Published As

Publication number Publication date
ATE369587T1 (de) 2007-08-15
JP2007501472A (ja) 2007-01-25
WO2004102406A1 (en) 2004-11-25
DE602004008060D1 (de) 2007-09-20
CN1788261A (zh) 2006-06-14
US7747808B2 (en) 2010-06-29
US20070011386A1 (en) 2007-01-11
EP1625506A1 (en) 2006-02-15
DE602004008060T2 (de) 2008-04-17
EP1625506B1 (en) 2007-08-08
JP4696199B2 (ja) 2011-06-08

Similar Documents

Publication Publication Date Title
CN100476775C (zh) 用于总线通信设备的主机控制器以及总线通信设备
US9720844B2 (en) Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous
US9292224B2 (en) Providing indirect data addressing for a control block at a channel subsystem of an I/O processing system
CN104360967B (zh) 存储器***、主机控制器以及dma的控制方法
CN100405303C (zh) 数据处理***
CN1969270B (zh) 用于处理拆分事务的总线控制器
US7475170B2 (en) Data transfer device for transferring data to and from memory via a bus
US6889266B1 (en) Method for delivering packet boundary or other metadata to and from a device using direct memory controller
US7469309B1 (en) Peer-to-peer data transfer method and apparatus with request limits
CN112131176B (zh) 一种基于pcie的fpga快速局部重构方法
CN105260332A (zh) 一种对cpld数据包进行有序存储的方法及***
CN110377221A (zh) 双端口固态存储设备及其数据处理方法
CN1969268B (zh) 主机控制器、总线通信设备和操作主机控制器的方法
US20060277326A1 (en) Data transfer system and method
CN100583071C (zh) 用于传送数据的总线控制器
CN114691023A (zh) 读写设备的读写操作方法、读写设备及可读存储介质
CN113220238B (zh) 一种通用sas控制器接口实现方法
US20240168876A1 (en) Solving submission queue entry overflow using metadata or data pointers
JP2505298B2 (ja) スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式
US20220237132A1 (en) Data transmission method and ping-pong dma architecture
KR950001929B1 (ko) 다단 송수신 데이타의 중계제어장치 및 그 방법
JPH03145845A (ja) 通信制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070928

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070928

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP BV

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20101213

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: ST-ERICSSON CO., LTD.

Free format text: FORMER NAME: NXP BV

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: EINDHOVEN, NETHERLANDS TO: PLAN-LES-OUATES, SWITZERLAND

CP01 Change in the name or title of a patent holder

Address after: Swiss Prang Eli Ute

Patentee after: ST-ERICSSON S.A.

Address before: Swiss Prang Eli Ute

Patentee before: ST Wireless

TR01 Transfer of patent right

Effective date of registration: 20101213

Address after: Swiss Prang Eli Ute

Patentee after: ST Wireless

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20210512

CF01 Termination of patent right due to non-payment of annual fee