浅沟槽隔离结构的形成方法
技术领域
本发明涉及半导体制程技术领域,特别涉及一种浅沟槽隔离结构的形成方法。
背景技术
半导体集成电路通常包含有源区和位于有源区之间的隔离区,这些隔离区在制造有源器件之前形成。现有技术中形成隔离区域的方法主要有局部氧化隔离工艺(LOCOS)或浅沟槽隔离工艺(STI)。LOCOS工艺是在晶片表面淀积一层氮化硅,然后再进行刻蚀,对部分凹进区域进行氧化生长氧化硅。有源器件在氮化硅所确定的区域生成。但是,局部氧化隔离存在氮化硅边缘生长的“鸟嘴”(bird’s beak)现象,如图1所示,这是由于在氧化的过程中氮化硅和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间,增大了电路的体积。局部氧化隔离技术在氧化过程中还会对晶片产生应力破坏。因此LOCOS工艺只适用于大尺寸器件的设计和制造。
随着半导体工艺进入深亚微米时代,0.18μm以下的器件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺(STI)来制作。浅沟槽隔离工艺是在MOS电路中解决局部氧化隔离造成的“鸟嘴”问题的有效方法。
图2a至2f为依据传统方法形成浅沟槽隔离结构的制造方法剖面示意图。首先,参考图2a,在半导体基板100上形成垫氧化层110和腐蚀阻挡层120,在腐蚀阻挡层120上形成图案化的光刻胶,并以图案化的光刻胶为掩膜,蚀刻垫氧化层110和腐蚀阻挡层120至半导体基板100;参考图2b,以腐蚀阻挡层120为掩模,蚀刻半导体基板100至一设定深度,形成浅沟槽130。
接着,参考图2c,在沟槽130的表面上形成衬氧化层140,衬氧化层140可以是二氧化硅等绝缘材料;参考图2d,将绝缘物质(如二氧化硅)填入沟槽130中,并覆盖衬氧化层140侧壁和整个腐蚀阻挡层120,形成隔离氧化层150;然后,参考图2e,对填入的隔离氧化层150进行平坦化处理,如采用化学机械抛光工艺清除腐蚀阻挡层120上的隔离氧化层150,最后,参考图2f,去除腐蚀阻挡层120和垫氧化层110,去除垫氧化层110的工艺一般采用湿法蚀刻,由于湿法蚀刻是等向性的,也会将沟槽130侧壁的绝缘物质蚀刻掉一些,结果,形成的浅沟槽隔离结构如图2f所示,在沟槽130的侧壁形成凹陷160。
此凹陷会累积电荷,继之在集成电路中造成元件的次临限漏电流(sub-threshold leakage current),此即所谓的颈结效应(kink effect),进而使得元件的可靠度与良率降低。而且,此凹陷在进行字线腐蚀时使残留物残留在该部分,妨害元件稳定地执行动作,而且由于在该区域发生的边缘电场(FringingElectric Field),引起晶体管曲线顶点(Hump)出现,使亚阈值电流(Sub-thresholdcurrent)变大,并发生反向窄宽度效应(Inverse Narrow Width Effect),使元件特性恶化。
申请号为CN03825402的中国专利申请文件提供了一种解决上述沟槽侧壁凹陷问题的浅沟槽隔离结构的制作方法,参考图3a所示,在硅基板60的上部形成垫氧化物62。第一层氮化物层64沉积在垫氧化层62的上部,随后是第二层氧化硅层66的沉积,以及第二层氮化硅层68的沉积随后,通过非等向蚀刻形成沟槽70;参考图3b所示,以等向方式将沟槽70暴露在氧化蚀刻助剂中,侧蚀垫氧化物层62和第二层氧化层66,参考图3c所示,在露出的硅基板60表面上形成氧化物衬层76,随后,如图3d中所示,在沟槽70内以及第二层氮化硅层68上沉积氧化物材料,并通过化学机械研磨(CMP)工艺将第二层氮化硅层68上的氧化物层抛光掉,参考图3e所示,依次去除第二层氮化物层68和第二氧化硅层66,并暴露出第一氮化物层64,最后,去除第一氮化物层64和垫氧化物62,形成图3e所示的结构。但是,上述形成隔离沟槽的方法工艺复杂,而且在去除垫氧化物62的过程中同样不能避免沟槽70侧壁的过刻蚀。
发明内容
本发明解决的问题是现有技术的浅沟槽隔离工艺形成的浅沟槽隔离结构会在沟槽侧壁产生凹陷。
本发明提供了一种沟槽隔离结构的形成方法,包括如下步骤:
在半导体基板上依次形成垫氧化层和腐蚀阻挡层,并依次定义腐蚀阻挡层、垫氧化层和半导体基板,形成沟槽;
在沟槽内表面形成衬氧化层;
形成填满沟槽并覆盖垫氧化层侧壁和腐蚀阻挡层的隔离氧化层;
平坦化所述隔离氧化层至曝露出腐蚀阻挡层;
依次去除半导体基板上的腐蚀阻挡层和垫氧化层;
在半导体基板和隔离氧化层上形成旋制氧化层,填满沟槽隔离结构侧壁的凹陷;
去除旋制氧化层,直至曝露出半导体基板和隔离氧化层。
其中,所述旋制氧化层材料为二氧化硅。
其中,所述的沟槽隔离结构的形成方法,半导体基板和隔离氧化层上形成旋制氧化层后,需进行退火处理。
其中,所述沟槽隔离结构的形成方法,退火后形成的旋制氧化层的厚度为300埃至1000埃,优选的厚度为300埃至500埃。
其中,所述的沟槽隔离结构的形成方法,去除旋制氧化层的工艺包含如下步骤:
采用干刻蚀法去除部分旋制氧化层,直至剩余的旋制氧化层的厚度为100埃至200埃;
采用湿刻蚀法去除剩余的旋制氧化层,直至曝露出半导体基板和隔离氧化层。
其中,所述干蚀刻法为反应性离子蚀刻法(reactive ion etching,RIR)。
其中,所述湿蚀刻法为使用氢氟酸溶液对旋制氧化层进行湿蚀刻,去除剩余的旋制氧化层,直至曝露出半导体基板和隔离氧化层。
其中,所述半导体基板为硅或者绝缘体上硅。
其中,所述的垫氧化层为二氧化硅或者氮氧化硅,所述的腐蚀阻挡层为氮化硅。
其中,所述的隔离氧化层材料为二氧化硅。
其中,所述去除腐蚀阻挡层和垫氧化层的工艺为湿蚀刻法。
由于采用了上述技术方案,与现有技术相比,本发明具有以下优点:
1、本发明在采用传统工艺形成沟槽侧壁含有凹陷的沟槽隔离结构之后,采用旋制氧化工艺在半导体基本和隔离填充层上形成旋制氧化层,由于旋制氧化工艺形成的旋制氧化层在填充沟槽侧壁的凹陷之后仍然具有比较平坦的表面,因此,采用干蚀刻和湿蚀刻工艺之后形成的沟槽隔离结构仍然具有平坦的表面,并且克服了沟槽侧壁凹陷的缺陷。
2、本发明在采用传统工艺形成沟槽侧壁含有凹陷的沟槽隔离结构之后,形成的旋制氧化层的厚度在300埃至1000埃,优选300埃至500埃,不仅保证旋制氧化层填满沟槽侧壁的凹陷,而且在随后采用刻蚀工艺去除旋制氧化层后,使半导体基板和沟槽隔离结构仍然具有平坦的表面。
3、本发明刻蚀去除旋制氧化层的工艺分两步进行,首先采用干蚀刻法,蚀刻部分旋制氧化层,蚀刻之后,剩余的旋制氧化层的厚度为100埃至200埃,然后,经由湿蚀刻法去除剩余的旋制氧化层,保证去除旋制氧化层的工艺过程不会损害有源区单晶硅表面。
附图说明
图1为在氮化硅边缘生长的“鸟嘴”(bird’s beak)现象的示意图;
图2a至图2f为现有的浅沟槽隔离工艺形成的STI结构的剖面结构示意图;
图3a至图3e为另一现有的浅沟槽隔离工艺形成的STI结构的剖面结构示意图;
图4a至图4i为本发明浅沟槽隔离工艺形成的STI结构的剖面结构示意图。
具体实施方式
本发明提供一种沟槽隔离结构的形成方法,在本发明的一具体实施例中,包括如下步骤:
在半导体基板上依次形成垫氧化层和腐蚀阻挡层,并依次定义腐蚀阻挡层、垫氧化层和半导体基板,形成沟槽;
在沟槽内表面形成衬氧化层;
形成填满沟槽并覆盖垫氧化层侧壁和腐蚀阻挡层的隔离氧化层;
平坦化所述隔离氧化层至曝露出腐蚀阻挡层;
依次去除半导体基板上的腐蚀阻挡层和垫氧化层;去除腐蚀阻挡层和垫氧化层之后,在沟槽的侧壁会产生凹陷,为了填充沟槽侧壁的凹陷,本发明又进行了下列步骤:
在半导体基板和隔离氧化层上形成旋制氧化层,填满沟槽隔离结构侧壁的凹陷,并对旋制氧化层进行退火处理;
之后,去除旋制氧化层,直至曝露出半导体基板和隔离氧化层,去除旋制氧化层的工艺可分两步完成,首先,采用干法刻蚀至剩余的旋制氧化层的厚度为100埃至200埃,然后采用湿法刻蚀工艺去除剩余的旋制氧化层,直至曝露出半导体基板和隔离氧化层。
下面结合附图对本发明的具体实施方式做详细的说明。
首先,参考图4a,在半导体基板400上形成垫氧化层410和腐蚀阻挡层420,之后,在腐蚀阻挡层420上喷涂光刻胶,并利用曝光、显影等工艺形成光刻胶开口。其中在半导体基板400上与光刻胶开口位置对应的区域为隔离区,其余为有源区,再以光刻胶为掩膜,采用非等向性蚀刻法蚀刻腐蚀阻挡层420和垫氧化层410,直至露出半导体基板400上预形成隔离沟槽的区域,最后去除腐蚀阻挡层420上的光刻胶层。
所述的半导体基板400为硅或者绝缘体上硅。所述的垫氧化层410的材料可以是二氧化硅等,一般采用热氧化的工艺形成。所述的垫氧化层410的材料还可以是氮氧化硅层,一般采用低压化学气相沉积或者等离子体辅助化学气相沉积法形成。所述的腐蚀阻挡层420的材料例如是氮化硅,一般采用化学气相沉积法沉积在垫氧化层410上。
参考图4b,以腐蚀阻挡层420为掩模,蚀刻半导体基板400至一设定深度,形成沟槽430。蚀刻半导体基板400的工艺可以是非等向性蚀刻法,如反应性离子蚀刻法(reactive ion etching,RIR)。一般情况下,形成的沟槽430的深度为0.1um至1.5um。
参考图4c,在沟槽430的内表面形成衬氧化层440,衬氧化层440的材料可以是二氧化硅等;形成衬氧化层440的方法可以是热氧化法。
参考图4d,将绝缘物质填入沟槽430中,而形成隔离氧化层450,所述隔离氧化层的材料可以是二氧化硅等,隔离氧化层450填满沟槽430并且覆盖整个垫氧化层410以及腐蚀阻挡层420,如图4d所示。在沟槽430内以及腐蚀阻挡层上沉积隔离氧化层450的工艺可以采用化学气相沉积法,比较优化的技术方案例如以氧气(O2)和甲硅烷(silane;SiH4)为反应气体,以高密度等离子化学气相沉积法(HDPCVD;high-density plasma chemical vapor deposition),在沟槽430内以及腐蚀阻挡层420的表面上沉积一层二氧化硅绝缘层。
然后,参考图4e,对填入的隔离氧化层450进行平坦化处理,所述的平坦化工艺例如化学机械抛光法,直至曝露出腐蚀阻挡层420,所述的平坦化工艺也可以采用化学机械抛光法抛光至隔离氧化层450表面为一平坦结构,然后采用刻蚀工艺刻蚀至曝露腐蚀阻挡层420。
最后,参考图4f,依次去除腐蚀阻挡层420和垫氧化层410。去除腐蚀阻挡层420的工艺例如采用含有五价热磷酸溶液的湿蚀刻法。去除垫氧化层410的工艺一般也采用湿蚀刻法,例如采用氢氟酸溶液进行刻蚀。由于湿法蚀刻是等向性的,在采用氢氟酸溶液去除垫氧化层410时,也会将沟槽430侧壁与半导体基板接触的绝缘物质蚀刻掉一些,结果,形成的浅沟槽隔离结构如图4f所示,在沟槽430的侧壁形成凹陷470。
参考图4g,在半导体基板400和隔离氧化层450上形成旋制氧化层460。本发明优选旋制氧化层的材料为二氧化硅。旋制氧化层(Spin on Glass)的形成工艺是利用旋转的晶圆,将含有硅化物的溶液均匀地平涂在晶圆上,再利用加热方式将硅化物与溶剂驱离,使固体硅化物硬化成稳定的非晶相氧化硅的一种工艺。
本发明的一个具体实施例中,将含有附图4f所示结构的晶圆旋转,然后将浓度为15%~25%的二氧化硅的甲醇溶液均匀的平涂在晶圆上,依靠晶圆的高速旋转,在晶圆表面形成厚度均匀的含有甲醇溶剂的二氧化硅膜层,之后,为了使形成的旋制氧化层460更加致密,在850摄氏度至1050摄氏度的高温下退火处理,在高温退火的过程中,甲醇蒸发,并在晶圆表面形成一层固态的厚度均匀的二氧化硅膜层。在高温退火过程中旋制氧化层的厚度会缩水变小,本发明要求退火后形成的旋制氧化层的厚度为300埃至1000埃,以保证填满沟槽侧壁的凹陷以及在随后刻蚀去除旋制氧化层的过程中不会损伤到半导体基板的表面并且保证在刻蚀去除旋制氧化层之后隔离氧化层表面的平整度。
由于本发明采用液态的硅化物溶液,并采用旋转喷涂的方式形成旋制氧化层460,因此,形成的旋制氧化层460在完全填充沟槽430侧壁形成的凹陷之后,还能够保持在半导体基板400和隔离氧化层450表面上形成的旋制氧化层460表面的平坦度。
本发明形成的旋制氧化层460的厚度在300埃至1000埃,较好的是300埃至500埃,本发明的一些实施例中,形成的旋制氧化层的厚度分别为400埃,600埃,700埃,800埃,900埃等。
参考图4h,退火之后,进行去除旋制氧化层460的制程,直至曝露出半导体基板400和隔离氧化层450。在本发明中,去除旋制氧化层460的一个优选的工艺可以分为两步进行,首先,采用干蚀刻工艺去除部分的旋制氧化层460,形成如图4h所示的结构,剩余的旋制氧化层为460a,厚度为100埃至200埃,可以保证采用干蚀刻的工艺不会损伤半导体基板400的表面,然后,采用湿刻蚀法去除高于半导体基板400的旋制氧化层460a,形成如图4i所示的结构,剩余的旋制氧化层。
所述的采用干蚀刻法去除部分的旋制氧化层460的工艺,例如采用氧等离子体刻蚀的工艺进行刻蚀,进行刻蚀后,如图4h所示,剩余的旋制氧化层460a的厚度为100埃至200埃,在本发明的一些具体实施例中,干刻蚀旋制氧化层460之后剩余的旋制氧化层的厚度分别为120埃,140埃,150埃,180埃等。由于干蚀刻工艺之前形成的旋制氧化层460的表面为平面结构,因此,干蚀刻之后剩余的旋制氧化层460a的表面仍然为平坦的结构。
所述的采用湿刻蚀法去除剩余的旋制氧化层460a的工艺例如使用氢氟酸溶液对二氧化硅进行湿蚀刻法。进行湿刻蚀之后,形成如图4i所示的结构,仅仅在沟槽430侧壁形成的凹陷区域填充有旋制氧化层460b。
本发明在采用传统工艺形成沟槽侧壁含有凹陷的沟槽隔离结构之后,采用旋制氧化工艺在半导体基本和隔离填充层上形成旋制氧化层,由于旋制氧化工艺形成的旋制氧化层在填充沟槽侧壁的凹陷之后仍然具有比较平坦的表面,因此,采用干蚀刻和湿蚀刻工艺去除旋制氧化层之后形成的沟槽隔离结构仍然具有平坦的表面,并且克服了沟槽侧壁产生凹陷的缺陷。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。