CN100440773C - 相位内插收发电路及其收发方法 - Google Patents

相位内插收发电路及其收发方法 Download PDF

Info

Publication number
CN100440773C
CN100440773C CNB2006100767625A CN200610076762A CN100440773C CN 100440773 C CN100440773 C CN 100440773C CN B2006100767625 A CNB2006100767625 A CN B2006100767625A CN 200610076762 A CN200610076762 A CN 200610076762A CN 100440773 C CN100440773 C CN 100440773C
Authority
CN
China
Prior art keywords
signal
clock signal
phase
interpolation
data input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100767625A
Other languages
English (en)
Other versions
CN1832361A (zh
Inventor
林小琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB2006100767625A priority Critical patent/CN100440773C/zh
Publication of CN1832361A publication Critical patent/CN1832361A/zh
Application granted granted Critical
Publication of CN100440773C publication Critical patent/CN100440773C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种收发电路用以发出一数据输出信号以及接收一数据输入信号，此收发电路包含一锁相模块、一发送模块以及一接收模块。其中，锁相模块用以产生至少一频率相同但相位不同的时钟信号；发送模块与锁相模块电性连接，用以依据时钟信号发送数据输出信号；接收模块与锁相模块电性连接，用以接收数据输入信号，并依据时钟信号恢复数据输入信号。

Description

相位内插收发电路及其收发方法
技术领域
本发明是关于一种收发电路，特别关于一种序列传输***的收发电路。
背景技术
由于通讯科技的进步，序列传输的传输速度已大幅提升，并应用于无线通讯或计算机***等领域。
如图1所示，一序列传输的收发电路(transceiver)1包含一编码器11、一并入串出转换器(parallel-in-serial-output converter)12、一锁相回路(Phase Locked Loop)14、一发送器13、一接收器18、一时钟数据恢复器(Clock Data Recovery)15、一串入并出转换器(serial-in-parallel-output converter)17以及一译码器16。
编码器11将一数据D1编码(如8B/10B或64B/66B)成为数据D2，锁相回路14产生一时钟CLK，并入串出转换器12依据时钟CLK将编码后的数据D2由并列信号转换为序列信号D3，发送器13发送转换后的数据D3。
接收器18接收一数据D4，由于数据传输时并没有一并传送时钟，因此，时钟数据恢复器15必须自数据D4中恢复数据D4的时钟与数据，串入并出转换器17将数据D4由序列信号转为并列信号D5，译码器16将数据D5译码为数据D6，最后将数据D6送至其它层级电路处理，例如：数据连接层。若收发模块以多通道方式传送数据，各通道的接收端亦需各自的时钟数据恢复器以恢复各通道的时钟与数据。
然而，收发模块包含两个时钟产生元件(锁相回路14与时钟数据恢复器15)，时钟产生元件在设计生产制造时占有较高的成本，特别是高频的时钟产生元件或是多通道传输时，若能够减少收发模块中时钟产生元件的数量将可降低收发模块的成本。
因此，如何提供一种收发电路，以减少收发电路中时钟产生元件的使用数量，以简化收发电路的架构，进而减少收发电路的成本，是目前业界最需要重视的问题之一。
发明内容
有鉴于上述课题，本发明提供一种能够减少时钟产生元件的收发电路。
本发明的收发电路用以发出一数据输出信号以及接收一数据输入信号，此收发电路包含一锁相模块、一发送模块以及一接收模块。其中，锁相模块用以产生至少一频率相同但相位不同的时钟信号，发送模块与锁相模块电性连接，用以依据时钟信号发送数据输出信号，而接收模块则与锁相模块电性连接，用以接收数据输入信号，并依据时钟信号恢复数据输入信号。
本发明的收发电路中，发送模块及接收模块共享同一组锁相模块以分别发送或恢复数据，与公知技术相比之下，收发电路中锁相模块的需求数量将可减少，以简化收发电路的架构，进而降低收发电路的成本。
附图说明
图1为显示公知收发电路的一区块图；
图2为显示本发明实施例的收发电路的一区块图；
图3为显示本发明实施例的收发电路的另一区块图；
图4为显示本发明实施例的收发电路中时钟信号的一示意图；
图5为显示本发明实施例的收发电路中时钟信号的另一示意图；
图6为显示本发明实施例的收发电路应用于多通道传输的一区块图；以及
图7为显示本发明实施例的收发电路的发送与接收的方法的一流程图。
组件符号说明：
1   收发电路
11  编码器
12  并入串出电路
13            发送器
14            锁相回路
15            时钟数据恢复器
16            译码器
17            串入并出器
18            接收器
2             收发电路
21            锁相模块
22            发送模块
23            接收模块
231           相位内插单元
231a          信号内插器
231b          信号选择器
232           相位比较单元
233           相位调整单元
234           串入并出单元
CLK           时钟
D1-D6         数据
Dout          数据输出信号
Din           数据输入信号
I41-I43       内插时钟信号
I51-I53       内插时钟信号
Pck           时钟信号
Pck1-Pck10    时钟信号
Pss           相位调整信号
Pcs1-Pcs10    相位比较信号
Rf1-Rf10      参考时钟信号
Tin           数据信号
Tout          数据信号
S01～S04      流程步骤
具体实施方式
以下将参照相关图式，说明依本发明实施例的收发电路，其中相同的组件将以相同的参照符号加以说明。
请参照图2所示，依本发明实施例的收发电路2发送一数据输出信号Dout与接收一数据输入信号Din，收发电路2包含一锁相模块21、一发送模块22以及一接收模块23。
锁相模块21产生至少一同频率但相位不同的时钟信号Pck，发送模块22与锁相模块21电性连接，并接收时钟信号Pck与数据信号Tout，并依据时钟信号Pck发送数据输出信号Dout，接收模块23与锁相模块21电性连接，并接收时钟信号Pck与数据输入信号Din，并依据时钟信号Pck恢复数据输入信号Din的数据与时钟，并将由数据输入信号Din恢复后的数据信号Tin送至其它层级电路处理。也就是说，发送模块22及接收模块23依据相同的时钟信号Pck而作动。
本实施例中的时钟信号的Pck频率为数据输出信号Dout的频率的整数倍分之一，在此则以整数倍为10为例。
请参照图3与图4所示，锁相模块21产生多个时钟信号Pck1-Pck10，时钟信号Pck1-Pck10为同频率但不同相位，接收模块23包含一相位内插单元231、至少一相位比较单元232以及至少一相位调整单元233。
相位内插单元231接收时钟信号Pck1-Pck10与一相位调整信号Pss，并依据时钟信号Pck1-Pck10与相位调整信号Pss选出一参考时钟信号Rf1-Rf10；相位内插单元231可在相邻时钟信号Pck1-Pck10之间内***至少一频率相同但相位不同的内插时钟信号，且内插时钟信号与时钟信号Pck1-Pck10的工作频率相同，但各时钟信号Pck1-Pck10与各内插时钟信号则彼此相位不同。
在本实施例中，时钟信号Pck1-Pck10的频率为150MHz，且时钟信号Pck1-Pck10的相位差为十分之一的时钟信号Pck1-Pck10周期，发送模块22由彼此不同相位的时钟信号Pck1-Pck10所触发，并于触发时发送数据输出信号Dout，因此发送模块22以1.5GHz的频率以序列传输方式发送数据输出信号Dout。
请参照图3与图5所示，相位内插单元231在各时钟信号Pck1-Pck10之间***三个内插时钟信号，例如在时钟信号Pck4-Pck5之间***内插时钟信号I41-I43，在时钟信号Pck5-Pck6之间***内插时钟信号I51-I53，内插时钟信号I41-I43、I51-I53与时钟信号Pck1-Pck10的工作频率皆为150MHz，但各时钟信号Pck1-Pck10与各内插时钟信号则彼此相位不同。
相位内插单元231再依据相位调整信号Pss，自时钟信号Pck1-Pck10与内插时钟信号中，选取其中之十为参考时钟信号Rf1-f10。例如参考时钟信号Rf4由选取内插时钟信号I41而产生，参考时钟信号Rf5由选取内插时钟信号I52而产生。参考时钟信号Rf1-Rf10可供接收模块恢复数据输入信号的时钟与数据。另外，相位内插单元231并非是一个时钟产生元件，而是类似于时钟信号的缓冲区，藉由延迟控制以产生各不同相位的参考时钟信号。
相位比较单元232的工作频率为150MHz，数据输入信号Din的频率为1.5GHz，相位比较单元232一次读取十位的数据输入信号Din，并将数据输入信号Din中各位分别与各不同相位的参考时钟信号Rf1-Rf10比较相位，以分别产生相位比较信号Pcs1-Pcs10，因此，数据输入信号Din的时钟与数据得以恢复。
相位调整单元233接收相位比较信号Pcs1-Pcs10，并依据相位比较信号Pcs1-Pcs10产生一相位调整信号Pss，以控制相位内插单元231从内插时钟信号与时钟信号Pck1-Pck10选取出与数据输出信号Din相位较接近的时钟信号为参考时钟信号Rf1-Rf10。
另外，接收模块更包含一串入并出单元234，串入并出单元234与相位比较单元232电性连接，并接收已恢复的数据输入信号Din，并依据参考时钟信号Rf1-Rf10将已恢复的数据输入信号Din转换成数据信号Tin。数据信号Tin可以并列传输方式被发送至其它层级电路处理。由于在数字传输***当中，一个字节(byte)的数据经由8B/10B编码为一个十位长的符号(symbol)后才传输。由于数据输入信号Din频率是参考时钟信号Rf1-Rf10频率的十分之一，各参考时钟信号Rf1-Rf10触发时分别对应至已恢复的数据输入信号Din的各位周期。当串入并出单元234操作于参考时钟信号Rf1频率时，其在一个参考时钟周期内自数据输入信号Din粹取出十个位，并将这十位长的符号由序列信号转换为并列信号，以输出数据信号Tin。
收发电路2以较低的工作频率(150MHz)处理高频数据(1.5GHz)，不仅可避免高频噪声的困扰，且对于信号跳动(jitter)的容忍度亦较佳。另外，由于参考时钟信号Rf1-Rf10是与串入并出单元234的工作频率相同，参考时钟信号Rf1-Rf10无须经由额外的除频电路即可供串入并出单元234转换数据输入信号Din。
另外，请参照图6所示，收发电路2亦可应用于多通道传输，与图3至图5的实施例相比之下，接收模块23包含一相位内插单元231、多个相位比较单元232、多个相位调整单元233以及多个串入并出单元234，相位内插单元231包含一信号内插器231a以及多个信号选择器231b。利用信号内插器231a、各信号选择器231b、各相位比较单元232以及各相位调整单元233恢复各通道的数据输入信号Din。各串入并出单元234转换各通道的数据输入信号Din。
以第一通道为例，信号内插器231a接收时钟信号Pck1-Pck10，并依据时钟信号Pck1-Pck10，产生多个内插时钟信号，信号选择器231b分别接收时钟信号Pck1-Pck10、内插时钟信号以及对应的相位调整信号Pss，并依据第一通道的相位调整信号Pss自内插时钟信号与时钟信号Pck1-Pck10选取出参考时钟信号Rf1-Rf10。第一通道的相位比较单元332与串入并出单元234可依据参考时钟信号Rf1-Rf10而作动。
当收发电路2应用于多通道传输时，收发电路2内仅包含一个时钟产生元件，发射模块22及接收模块23仍可共享相同的锁相模块21，与公知技术相比之下，各通道接收端亦可共享单一时钟产生元件(锁相模块21)。
由于本实施例中利用降频的概念来处理高频数据，使得收发电路2中各数据信号与时钟信号较不会受到高频噪声的干扰，因而发射模块22及接收模块23得以共享锁相模块21产生的参考时钟信号Rf1-Rf10，故收发电路2中仅需要一个时钟产生元件即可。
另外，请参照图7所示，依本发明实施例的收发电路的发送与接收的方法包括下列步骤。
首先，步骤S01产生至少一时钟信号，其中时钟信号频率相同但相位不同。
接着，步骤S02根据一相位调整信号，在相邻时钟信号间内插至少一个内插时钟信号，其中内插时钟信号与时钟信号频率相同但相位不同。
然后，步骤S03自时钟信号以及内插时钟信号选择至少一参考时钟信号。
最后，步骤S04根据参考时钟信号恢复数据输入信号。
由于依本实施例的数据同步方法可应用于前述图2与图3中的收发电路2的数据同步***，而且上述数据同步方法的可能实施方式与功效已于前述实施例的数据同步***中讨论过，故于此不再赘述。
综上所述，因依本发明的收发电路中，发送模块及接收模块共享同一组锁相模块以分别发送或恢复数据，与公知技术相比之下，收发电路中锁相模块的需求数量将可减少，以简化收发电路的架构，进而降低收发电路的成本。
以上所述仅为举例性，而非为限制性的。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于所附的权利要求范围中。

Claims (9)

1、一种收发电路，用以发出一数据输出信号以及接收一数据输入信号，收发电路包含：
一锁相模块，用以产生频率相同但相位不同的多个时钟信号；
一发送模块，与该锁相模块电性连接，用以依据所述时钟信号发送所述数据输出信号；以及
一接收模块，与该锁相模块电性连接，用以接收所述数据输入信号，并依据所述时钟信号恢复所述数据输入信号；
其中该接收模块包含：
一相位内插单元，其接收所述时钟信号以及一相位调整信号，用以选出至少一参考时钟信号；
至少一相位比较单元，其接收所述参考时钟信号以及所述数据输入信号，用以比较所述数据输入信号与所述参考时钟信号的相位并产生一相位比较信号，同时利用所述相位比较单元恢复所述数据输入信号；
至少一相位调整单元，接收所述相位比较信号，用以依据所述相位比较信号产生一相位调整信号；以及
一串入并出单元，与该相位比较单元电性连接，并接收已恢复的所述数据输入信号，并依据所述参考时钟信号将已恢复的所述数据输入信号转换成一数据信号。
2、如权利要求1所述的收发电路，其中所述时钟信号的频率为所述数据输出信号频率的整数倍分之一。
3、如权利要求1所述的收发电路，其中所述相位内插单元在相邻时钟信号间内插频率相同但相位不同的多个内插时钟信号，所述内插时钟信号与所述时钟信号频率相同但相位不同。
4、如权利要求3所述的收发电路，其中所述相位内插单元依据所述相位调整信号，由所述内插时钟信号与所述时钟信号选择所述参考时钟信号。
5、如权利要求1所述的收发电路，其中当该接收模块包含多个相位比较单元与多个相位调整单元，且该锁相模块产生所述多个时钟信号时，所述相位内插单元包含：
一信号内插器，用以接收所述时钟信号，并依据所述时钟信号产生多个内插时钟信号；以及
多个信号选择器，用以分别接收所述时钟信号、所述内插时钟信号、以及对应的所述相位调整信号，并依据所述相位调整信号从所述内插时钟信号与所述时钟信号选出所述参考时钟信号。
6、一种发送与接收的方法，用以发送一数据输出信号并接收一数据输入信号，该方法包含有：
产生多个时钟信号，其中所述时钟信号频率相同相位不同；
根据一相位调整信号在相邻的所述时钟信号间内插至少一个内插时钟信号，其中所述内插时钟信号与所述时钟信号频率相同相位不同；
自所述时钟信号以及所述内插时钟信号选择至少一参考时钟信号；以及
根据所述参考时钟信号恢复所述数据输入信号；
其中所述时钟信号的频率为所述数据输出信号频率的整数倍分之一。
7、如权利要求6的发送与接收方法，更包含比较所述参考时钟信号以及所述数据输入信号的相位用以产生所述相位调整信号。
8、如权利要求6的发送与接收方法，更包含将恢复后的数据输入信号转换成并列信号后输出。
9、如权利要求6的发送与接收方法，其中该方法更包含根据所述时钟信号发送所述数据输出信号。
CNB2006100767625A 2006-04-18 2006-04-18 相位内插收发电路及其收发方法 Active CN100440773C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100767625A CN100440773C (zh) 2006-04-18 2006-04-18 相位内插收发电路及其收发方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100767625A CN100440773C (zh) 2006-04-18 2006-04-18 相位内插收发电路及其收发方法

Publications (2)

Publication Number Publication Date
CN1832361A CN1832361A (zh) 2006-09-13
CN100440773C true CN100440773C (zh) 2008-12-03

Family

ID=36994402

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100767625A Active CN100440773C (zh) 2006-04-18 2006-04-18 相位内插收发电路及其收发方法

Country Status (1)

Country Link
CN (1) CN100440773C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769455B (zh) * 2012-07-25 2014-08-13 苏州亮智科技有限公司 高速输入输出接口及其接收电路
KR102671076B1 (ko) * 2017-02-09 2024-05-30 에스케이하이닉스 주식회사 내부클럭생성회로
CN109709826B (zh) * 2018-11-30 2020-04-07 中国电子科技集团公司第三十八研究所 一种收发组件发射相位快速切换方法
CN112688709B (zh) * 2020-12-18 2022-03-29 上海安路信息科技股份有限公司 Fpga接口单元、fpga接口模块及fpga接口***

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010028693A1 (en) * 2000-04-07 2001-10-11 Shyh-Pyng Gau Method and circuit for glithch-free changing of clocks having different phases
CN1334538A (zh) * 2000-07-20 2002-02-06 汤永福 电台自动化及远程网络管理***
CN1447557A (zh) * 2002-03-26 2003-10-08 株式会社东芝 同步电路
CN1481107A (zh) * 2003-07-23 2004-03-10 威盛电子股份有限公司 多信道串行联机装置及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010028693A1 (en) * 2000-04-07 2001-10-11 Shyh-Pyng Gau Method and circuit for glithch-free changing of clocks having different phases
CN1334538A (zh) * 2000-07-20 2002-02-06 汤永福 电台自动化及远程网络管理***
CN1447557A (zh) * 2002-03-26 2003-10-08 株式会社东芝 同步电路
CN1481107A (zh) * 2003-07-23 2004-03-10 威盛电子股份有限公司 多信道串行联机装置及方法

Also Published As

Publication number Publication date
CN1832361A (zh) 2006-09-13

Similar Documents

Publication Publication Date Title
US7627182B2 (en) Method and apparatus for varied format encoding and decoding of pixel data
US6496540B1 (en) Transformation of parallel interface into coded format with preservation of baud-rate
CN102136843B (zh) 具有芯片间发射机的调谐器电路及提供芯片间链路帧的方法
CN102710240B (zh) 信号处理装置、方法、serdes和处理器
US6167077A (en) Using multiple high speed serial lines to transmit high data rates while compensating for overall skew
CN103141066B (zh) 发送电路、接收电路、发送方法、接收方法、通信***及其通信方法
CN101447833B (zh) 双功能串行/解串器及其方法
CN104113347B (zh) 隔离的串行器-解串器
JP5125550B2 (ja) 通信システム
US20190207742A1 (en) Signal edge location encoding
CN100440773C (zh) 相位内插收发电路及其收发方法
US7929640B2 (en) High speed differential encoder and interleaver
CN111757150B (zh) 发送装置、接收装置、收发装置以及收发***
US20060164266A1 (en) Synthesizing a remote controlled clock for data transmission via a digital multimedia link
CN101449507B (zh) 用于时钟恢复的时钟恢复装置和方法
US7020728B1 (en) Programmable serial interface
KR100306938B1 (ko) 직렬 데이터와 클록 신호를 합성하는 방법 및 장치
WO2005029869A1 (en) System and method for forming a bidirectional multimedia link
US6735710B1 (en) Clock extraction device
US7605737B2 (en) Data encoding in a clocked data interface
CN116955262A (zh) 一种基于fpga的8b/10b编解码的ip核
JP2001024712A (ja) 並列システムをデータ・ストローブ型の送受信器とインタフェース接続するための伝送システム、送信器、受信器、及びインタフェース装置
KR102520096B1 (ko) 인코딩된 멀티-레인 n-팩토리얼 및 다른 멀티-와이어 통신 시스템들
CN109831192B (zh) 用于传送器、接收器的物理层电路及其方法、及通讯***
CN111475447B (zh) 一种基于lvds的高速串行传输的装置及数据传输方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant