CN100440506C - 集成电子电路以及该电路的设计方法 - Google Patents

集成电子电路以及该电路的设计方法 Download PDF

Info

Publication number
CN100440506C
CN100440506C CNB038102625A CN03810262A CN100440506C CN 100440506 C CN100440506 C CN 100440506C CN B038102625 A CNB038102625 A CN B038102625A CN 03810262 A CN03810262 A CN 03810262A CN 100440506 C CN100440506 C CN 100440506C
Authority
CN
China
Prior art keywords
capacitor
shielding
circuit
semiconductor component
substrate surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038102625A
Other languages
English (en)
Other versions
CN1653614A (zh
Inventor
A·卡西林
C·波那德
P·德尔派齐
P·特罗德克
L·萨拉吉尔
C·加尼尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of CN1653614A publication Critical patent/CN1653614A/zh
Application granted granted Critical
Publication of CN100440506C publication Critical patent/CN100440506C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

电子电路包括衬底(100)，由衬底表面(S)支撑的电容器(11)和至少一个半导体构件(10)。基本平面的屏蔽(12)平行于衬底表面并且由金属材料做成，还设置在电容器和半导体构件之间。优选的，半导体构件设置在衬底表面(S)附近，几个叠加的绝缘材料层(1-6)覆盖在衬底表面和半导体构件上。然后将电容器放置在位于半导体构件上的绝缘材料层的至少一层(5)内，屏蔽(12)放置在包含电容器的层和衬底表面(S)之间的绝缘材料的中间层(4)内。

Description

集成电子电路以及该电路的设计方法
技术领域
本发明涉及一种包括至少一个电容器的集成电子电路。特别涉及一种集成电路，其中电容器的运行容易被设置在电容器附近的半导体构件干扰，或反之亦然。
背景技术
用于许多应用的电子电路包括具有基本平面金属板的第一电容器，除此之外，还有其他半导体构件，比如晶体管、二极管和电阻器，或者可能类型与第一电容器不同的第二电容器。构成第一电容器的基本平面金属板与衬底表面基本平行，并且可以具有相对大的几何尺寸，比如例如大约50微米的侧面。下文的“电容器”代表具有基本平面金属板的第一电容器，可以理解如上所述的第二电容器可以存在于上述半导体构件中。
这些电容器可以放置在衬底表面上并在半导体构件的旁边。短语“电容器在半导体构件旁边的配置”被理解为一种结构，在该结构中衬底表面的第一部分支撑半导体构件，而衬底同一表面的第二部分与第一部分分开，并支撑电容器。因此衬底上的被电路占用的区域较大，电子电路的成本因此很高。
另一个可能的结构是，将电容器放置在制成在覆盖衬底表面和半导体构件的绝缘材料层内的衬底表面的半导体构件上方。短语“电容器在半导体构件上方的配置”被理解为一种结构，在该结构中电容器叠置在位于衬底的顶部表面的半导体构件上，该衬底支撑半导体构件。与前面的结构相比，该结构大大节省了衬底区域，从而使得相应的电子电路的成本降低。
而且，众所周知具有上述尺寸的电容器对于电和/或电磁干扰很敏感，尤其是在称之为“模拟”电路的电子电路的情况下。术语“模拟电路”被理解为通过相应于少于10兆赫的频率运行的电子电路。这样的电路可以在移动通信终端中找到。这些电路是动力管理单元或模拟信号处理电路，比如滤波器、放大器、调整器、比较器等等。当电容器设置在半导体构件的上方时，后者产生能够干扰电容器运行的干扰。相反的，当它们设置在构件上方时电容器也可以干扰构件的运行。当它们与后者叠置时，这种干扰将与电容器从半导体构件分开的短距离有关。
发明内容
本发明的一个目的是使得电容器和半导体构件叠置在衬底表面之上，但是防止电容器和半导体构件各自运行的相互干扰。
因此，本发明的第一方案涉及包括衬底、电容器和至少一个由衬底表面支撑的半导体构件，将电容器和半导体构件沿着与衬底表面垂直的方向彼此基本上放置在一直线上，其中电路基本平面的屏蔽平行于衬底表面，该屏蔽由金属材料制成，放置在电容器和半导体构件之间。
通过在电容器和半导体构件之间放置屏蔽，半导体构件发射出的电子和/或电磁干扰被屏蔽阻挡了。因此这种干扰不会干扰电容器的运行。关于电容器产生的对半导体构件运行的干扰，也能得到同样的保护效果。
应该注意到，所述的电容器和半导体构件属于同一电子电路，因为它们都被同一衬底支撑。然而，应该理解它们可以属于功能不同的电路部分，该电路部分可以连接或者可以不连接在一起，并且当对至少电路的至少一个部分的运行的干扰由叠加电容器和半导体构件造成，本发明是有利的。
为了更有效的保护电容器的运行，屏蔽可以具有边缘，该边缘至少部分地位于在包含屏蔽的平面里的电容器的边缘的沿着垂直于衬底表面的方向的投影的外部。另外，屏蔽的边缘可以位于离电容器的边缘沿平行于包含屏蔽的所述平面的方向的投影至少两微米处。
对称的，为了更加有效的保护半导体构件的运行，屏蔽边缘可以部分地位于包含屏蔽的平面中的半导体构件沿垂直于衬底表面的方向上的投影的外部。同样的，屏蔽的边缘也可以位于从半导体构件的边缘沿着平行于所述包含屏蔽的平面的方向投影的两微米处。
由于屏蔽能保护不受干扰的本质，屏蔽可以有利地与上升到限定电势的终端电连接。
在本发明的优选实施例中，半导体构件放置在衬底表面附近，并且电路包括几个叠加的绝缘材料层，这些绝缘材料层覆盖衬底和半导体构件表面。电容器设置在位于半导体构件上的绝缘材料层的至少一层内，也就是说在后者与衬底相对的侧面上。然后在至少绝缘材料的至少一个中间绝缘层内设置屏蔽，该中间绝缘层位于衬底表面与内部放置有电容器的绝缘材料层之间。
在本发明的实施例中，屏蔽可以放置在与内部放置有电容器的层相邻(沿着垂直于衬底表面的方向)的绝缘材料层内。在内部放置有电容的层与衬底相同的侧面上。特别的是，在屏蔽和电容器之间没有嵌入会干扰电容器运行的电子电路部分。
该电子电路仍然可以进一步包括设置在附加的绝缘材料层内的金属连接或电阻器，该绝缘材料层平行于衬底表面。在这种情况下，为了保持电容器的运行不受这些金属连接和这些电阻器所产生的任何干扰的影响，至少与电容成直线的金属连接和电阻器有利地位于屏蔽相对于电容器的侧面上。
本发明的第二方案涉及一种设计包含电容器和至少一个半导体构件的电子电路的方法，其中按上所述布置放置半导体构件，该方法包括以下步骤：
a)原型的制造，每个原型包含衬底和分别规定了类型的测量电容器，测量电容器由衬底表面支撑，每个原型进一步包括与衬底表面平行的基本平面的屏蔽，该屏蔽由金属材料制成，并在沿垂直于衬底表面的方向与测量电容器成直线放置。
b)原型内的测量电容器的各自电特性的测量；
c)借助于至少一个用于电子电路的计算机辅助设计软件包，进行对利用测量电容器的一些已测量的电特性的电子电路的运行的模拟；
d)根据模拟的结果选择电容器的类型；
e)制造具有选定类型的电容器的电子电路。
根据实施本方法的一个优选方式，步骤c)本身包括：第一步c1)，在该步骤期间通过利用已测量的电特性产生与测量电容器有关的电子模型，和第二步c2)，在该步骤期间利用至少一些产生的电子模型进行模拟。
相似的，根据本发明的设计电子电路的方法可以通过原型来实施，每个原型包括被衬底表面支撑的测量半导体构件，并包括与第二衬底表面平行的基本平面的屏蔽，该屏蔽由金属材料制成，并与测量半导体构件放置成一直线。该方法然后包括对各自原型内的测量半导体构件的电特性的测量。借助于至少一个用作电子电路的计算机辅助设计软件包，然后利用测量半导体构件的一些已测量的电特性进行对电子电路的运行的模拟，并为了制造电子电路，根据模拟的结果选择了一种类型的半导体构件。在以上面相同的方法，可以将基于已测量的电特性而产生的半导体构件的电子模型用作模拟电子电路的运行中的中间元件。
本发明更进一步的特点和优点将从下面结合附图的非限制性示例性的例子的说明中并变得更加清楚。
附图说明
附图是根据本发明制造的电子电路的剖面图。
具体实施方式
在该图中，为了清晰，所示的构件的不同部分的尺寸与它们的实际尺寸是不成比例的。D表示垂直于衬底表面的方向。方向D的取向是在图中向上，且本文中所用的词汇“上”、“下”、“下面”和“上面”都指这个取向。
例如，利用了本发明的电子电路形成了并入到移动通信终端的射频信号处理电路的第一级的一部分。这个电路的第一级一般指“基带级”。特别的，它可以是滤波器，本领域的技术人员公知其电子运行可以被设计成在GSM/DSC模式或在W-CDMA模式下运行。这种类型的模拟电路需要完美的线性特性和非常低级别的干扰噪声，这使得本发明的使用更有利。比如对于专用于GSM/DSC和W-CDMA模式的电路部分，所述电路分别并入具有1.7纳法和21.3皮法电容值的电容器。可以按照所谓的MIM(金属-绝缘体-金属)技术制造这些电容器，该技术能够在板区域的每平方微米上得到2飞法的电容值。在这个技术中，电容器具有平行于衬底表面的平面板，电容器在该衬底表面上形成。因而，所有以上的各自与GSM/DSC和W-CDMA模式相对应的电容器都分别占有大约1.4和0.04平方毫米的衬底区域。因此这对于具有这些在由衬底支撑的在其他构件之上的电容器的电子电路类型是很有益的，以便于减少所用衬底的尺寸。
根据附图，在硅衬底100的平面表面S上形成有源和无源的半导体构件10。这些半导体构件可以在用于制造比如晶体管构件的标准技术而得到，这些标准技术如涉及双极型CMOS(互补偿金属氧化物半导体)和BICMOS技术，后面的技术结合两种晶体管的技术---双极和CMOS型。所用的这些技术对于得到小于0.35微米的特征的晶体管尺寸(比如栅和基区宽度)是尤为合适的。
几层绝缘材料层，分别用1-6表示，比如二氧化硅(SiO2)或氮化硅(SiNx)层，沿着方向D叠置。这些层1-6包括金属连接，比如平行于表面S设置的迹线14，和使电流能够沿着方向D流动的连接15，这些连接15在本领域技术人员的行话里被称作通路。这些金属连接可以利用下述方法的一种来制造：蚀刻金属的传统方法，比如当金属是铝时，镶嵌方法或用作金属铜的双镶嵌方法。
这些绝缘材料层中的一些(在图中的层2)可以进一步包括电阻器16，每个由其欧姆特性所选择的材料形成，比如氮化钽TaN。
如上所述的MIM型电容器11，能被嵌入到层5中并与一些构件10位于同一直线上。电容器11具有第一极板11a和第二极板11b，这些板都是平面的且与表面S平行(见图)并彼此相对地设置。
放置在层5顶部表面的绝缘材料的上层6可以嵌入用于上层极板11b的供给迹线13。
根据本发明，绝缘材料层4包括平行于表面S的金属屏蔽12。屏蔽12的材料可以是铜、铝、钨、钽或包含至少一种上述金属的合金。
为了保证电容器11的运行被有效地保护，屏蔽12的边缘必须位于电容11的边缘在包含屏蔽12的平面内沿着方向D的投影的外部。更进一步推荐的是屏蔽12的边缘位于离电容器在包含屏蔽的平面内的投影至少2微米处。
在这里所述的例子中，选择在平行于表面S的平面内的屏蔽12的尺寸以便屏蔽12具有延伸超过电容器11的周边的线大约10微米的宽度d的***区域。因而，屏蔽12可以截获半导体构件10的一个与沿着与方向D倾斜的方向p的电容器11的方向上发射的任何干扰。
如果半导体构件10的一个对于由电容器11发出的干扰非常敏感，那么屏蔽12的边缘因此也必须位于敏感的半导体构件在包含屏蔽的平面内的投影的外部。因此也推荐屏蔽12的边缘位于离敏感的半导体构件的投影的至少2微米处。
屏蔽可以包括开口12a，而不会减少屏蔽12保护电容器11不受一些半导体构件10发射的干扰的能力。这些开口12a，穿过该屏蔽的上和下表面之间的屏蔽，平行于表面S测量，分别具有大约1um的宽度。它们彼此分开大约100um并且允许氢原子通过屏蔽12沿方向D扩散。这样的氢原子被用在电子电路的制造中，特别是用于饱和可能在硅材料部分与电子电路的二氧化硅部分之间的界面上存在的悬挂键。
因为与屏蔽12邻近，电容器11和可能每个半导体构件10都可以在屏蔽12之间产生相互作用，该作用损害有关一种情况下的电特性，在该情况中电容器或半导体构件被认为是隔离的。该相互作用可以是电容器性、感应性或者其他类型，并且可以通过等效电路图来模拟。当预测电子电路的运行时，考虑了等效电路图以便尽量满足电子电路倾向的应用。特别的，当考虑了该等效电路后，可以选择电容器11和/或每个半导体构件10的类型。
在实施该方法的一个优选方法中，考虑了屏蔽对每个电子构件运行的影响，建立电子构件的电特性库，在该库中，在如上所述的屏蔽存在的情况下考虑每个构件。该库收集了能被用作以上基带滤波器中的电容器的特性，以及能被用作半导体构件10的半导体构件的特性。电容器和半导体构件的类型，以及它们在库中的电特性被区分开来，比如通过它们各自的几何尺寸、它们的形状、它们的组成材料等等。
对于每个构件，能通过电学测量得到这样的电特性，该电学测量基于至少一个在衬底上具有屏蔽的构件的原型。为了随后在电子电路的设计中使用，将这些电特性引入到库中。因而，在库中包含的构件的电特性考虑到了屏蔽对这些构件的运行的影响。
在已知的方法中，当设计电路时，在电路被制造前，电路设计者先通过特别的合适的计算机辅助设计软件包来模拟电路的运行。这种计算机辅助设计软件包利用预先建立好的电子构件的电特性库，以及通过计算电路构件的电子响应来决定电路运行的特性。依靠这些特性，电路设计者修改特定构件的类型以便调节有关预定规格的电路的运行。
构件的电特性的使用，受屏蔽存在的影响，使得在模拟中考虑到屏蔽的影响成为可能。由此模拟的电子电路运行十分符合电路的实际运行。在模拟过程中，根据模拟结果的而选择构件类型，使得电路的运行能够相对于规格非常优化。
为了使得屏蔽对于电子构件运行的影响尽可能的确切地被考虑，为所有的构件原型设置了规定的屏蔽结构类型，并在制造电子电路的屏蔽12中重复。选择单个屏蔽设置类型使得在能够在根据与构件有关的屏蔽的类型的库中避免重复每个构件，屏蔽结构类型可以由屏蔽的通用特性限制，比如在平行于衬底表面的最小屏蔽尺寸、屏蔽厚度、制成屏蔽的材料的电阻器率、屏蔽与电子构件分开的最小距离，等等。

Claims (10)

1、一种电子电路，其特征在于，所述电路包括衬底(100)，由衬底表面(S)支撑的电容器(11)和至少一个半导体构件(10)，电容器和半导体构件在沿垂直于衬底表面(S)的方向D上彼此成直线设置，其中电路平面的屏蔽(12)与衬底表面平行，由金属材料制成，设置在电容器和半导体构件之间。
2、如权利要求1所述的电路，其特征在于，所述屏蔽包括开口(12a)。
3、如权利要求1或2所述的电路，其特征在于，所述屏蔽(12)的边缘至少部分地位于电容器(11)的边缘沿着垂直于衬底表面的方向(D)在包含屏蔽的平面内的投影的外部。
4、如权利要求3所述的电路，其特征在于，所述屏蔽的边缘位于距离电容器的边缘沿平行于所述包含屏蔽的平面方向的投影至少2微米处。
5、如权利要求1所述的电路，其特征在于，所述屏蔽(12)的边缘至少部分地位于半导体构件(10)的边缘沿垂直于衬底表面的方向(D)在包含屏蔽的平面内的投影的外部。
6、如权利要求5所述的电路，其特征在于，所述屏蔽的边缘位于离半导体构件的边缘沿平行于所述包含屏蔽的平面方向的投影至少2微米处。
7、如权利要求1所述的电路，其特征在于，所述半导体构件(10)放置在衬底(100)的表面(S)的附近，电路包括覆盖衬底表面和半导体构件的几个叠加的绝缘材料层(1-6)，电容器设置在位于半导体构件上的绝缘材料层的至少一层(5)内，其中屏蔽(12)放置在衬底表面和内部设置有电容器的绝缘材料层之间的至少一个中间绝缘材料层(4)内。
8、如权利要求7所述的电路，其特征在于，内部设置有屏蔽(12)的绝缘材料层(4)与内部设置有电容器的绝缘材料层(5)相邻。
9、如权利要求1所述的电路，其特征在于，所述电路更进一步包括金属连接(14，15)或电阻器(16)，所述金属连接和电阻器设置在平行于衬底表面(S)的绝缘材料的附加层(1-3)内，其中至少与所述金属连接和电容器成直线的电阻器相对于电容器位于屏蔽(12)的另一侧。
10、如权利要求1所述的电路，其特征在于，所述屏蔽(12)的材料是铜、铝、钨、钽或包含至少一种上述金属的合金。
CNB038102625A 2002-05-07 2003-05-02 集成电子电路以及该电路的设计方法 Expired - Lifetime CN100440506C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0205712A FR2839581B1 (fr) 2002-05-07 2002-05-07 Circuit electronique comprenant un condensateur et au moins un composant semiconducteur, et procede de conception d'un tel circuit
FR0205712 2002-05-07

Publications (2)

Publication Number Publication Date
CN1653614A CN1653614A (zh) 2005-08-10
CN100440506C true CN100440506C (zh) 2008-12-03

Family

ID=29286352

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038102625A Expired - Lifetime CN100440506C (zh) 2002-05-07 2003-05-02 集成电子电路以及该电路的设计方法

Country Status (8)

Country Link
US (1) US7282803B2 (zh)
EP (1) EP1502300B1 (zh)
JP (1) JP2005524993A (zh)
CN (1) CN100440506C (zh)
AT (1) ATE376256T1 (zh)
DE (1) DE60316934D1 (zh)
FR (1) FR2839581B1 (zh)
WO (1) WO2003096420A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
DE102004025658A1 (de) * 2004-05-26 2005-12-29 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterschaltung und entsprechende Halbleiterschaltung
JP4949656B2 (ja) * 2005-08-12 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4927494B2 (ja) * 2005-10-21 2012-05-09 パナソニック株式会社 アナログディジタル変換器、およびアナログディジタル変換器の設計方法
KR100829789B1 (ko) * 2006-11-29 2008-05-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP5104403B2 (ja) * 2008-02-29 2012-12-19 富士通株式会社 キャパシタ
US9093432B2 (en) * 2011-09-23 2015-07-28 Sanken Electric Co., Ltd. Semiconductor device
US8907497B2 (en) * 2012-04-27 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-aligned interconnects and blocking portions
JP6108935B2 (ja) * 2012-04-27 2017-04-05 株式会社半導体エネルギー研究所 スタンダードセル、半導体装置、及び電子機器
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US8618607B1 (en) * 2012-07-02 2013-12-31 Globalfoundries Inc. Semiconductor devices formed on a continuous active region with an isolating conductive structure positioned between such semiconductor devices, and methods of making same
US9583556B2 (en) 2012-07-19 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
US8896096B2 (en) * 2012-07-19 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
JP7103780B2 (ja) * 2017-11-27 2022-07-20 ラピスセミコンダクタ株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571740A (en) * 1993-07-30 1996-11-05 Texas Instruments Incorporated Method of making a capped modular microwave integrated circuit
US6128768A (en) * 1994-11-08 2000-10-03 Synopsys, Inc. Method of extracting layout parasitics for nets of an integrated circuit using a connectivity-based approach
CN1411067A (zh) * 2001-10-03 2003-04-16 富士通株式会社 半导体器件及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
US6147857A (en) * 1997-10-07 2000-11-14 E. R. W. Optional on chip power supply bypass capacitor
US6236101B1 (en) * 1997-11-05 2001-05-22 Texas Instruments Incorporated Metallization outside protective overcoat for improved capacitors and inductors
US6285050B1 (en) * 1997-12-24 2001-09-04 International Business Machines Corporation Decoupling capacitor structure distributed above an integrated circuit and method for making same
JP3686248B2 (ja) * 1998-01-26 2005-08-24 株式会社日立製作所 半導体集積回路装置およびその製造方法
US6245171B1 (en) * 1998-11-23 2001-06-12 International Business Machines Corporation Multi-thickness, multi-layer green sheet lamination and method thereof
US6383916B1 (en) * 1998-12-21 2002-05-07 M. S. Lin Top layers of metal for high performance IC's
JP4063450B2 (ja) * 1999-06-14 2008-03-19 エルピーダメモリ株式会社 半導体集積回路装置
JP2001101244A (ja) * 1999-09-28 2001-04-13 Nec Ic Microcomput Syst Ltd バイポーラトランジスタのモデルパラメータの作成方法
JP3967544B2 (ja) * 1999-12-14 2007-08-29 株式会社東芝 Ｍｉｍキャパシタ
JP4011813B2 (ja) * 2000-01-14 2007-11-21 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法
JP3715502B2 (ja) * 2000-03-14 2005-11-09 株式会社東芝 半導体装置及びその製造方法
US6735755B2 (en) * 2000-03-27 2004-05-11 Jeng-Jye Shau Cost saving methods using pre-defined integrated circuit modules
JP2001284360A (ja) * 2000-03-31 2001-10-12 Hitachi Ltd 半導体装置
JP4410380B2 (ja) * 2000-04-19 2010-02-03 川崎マイクロエレクトロニクス株式会社 特定用途向け半導体集積回路の設計方法および特定用途向け半導体集積回路設計用回路ブロックライブラリ
IL141118A0 (en) * 2001-01-25 2002-02-10 Cerel Ceramics Technologies Lt A method for the implementation of electronic components in via-holes of a multi-layer multi-chip module
US20020119622A1 (en) * 2001-02-27 2002-08-29 Steigerwald Michael L. Capacitor having a blended interface and a method of manufacture thereof
US6933673B2 (en) * 2001-04-27 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Luminescent device and process of manufacturing the same
JP3842111B2 (ja) * 2001-11-13 2006-11-08 富士通株式会社 半導体装置及びその製造方法
US6909589B2 (en) * 2002-11-20 2005-06-21 Corporation For National Research Initiatives MEMS-based variable capacitor
US7388633B2 (en) * 2002-12-13 2008-06-17 Victor Company Of Japan, Limited Reflective liquid crystal display
US7126200B2 (en) * 2003-02-18 2006-10-24 Micron Technology, Inc. Integrated circuits with contemporaneously formed array electrodes and logic interconnects
US20040224473A1 (en) * 2003-05-06 2004-11-11 Lucent Technologies Inc. Using metal peatures to align etches of compound semiconductors
US7096450B2 (en) * 2003-06-28 2006-08-22 International Business Machines Corporation Enhancement of performance of a conductive wire in a multilayered substrate
JP3987847B2 (ja) * 2003-10-17 2007-10-10 Ｎｅｃエレクトロニクス株式会社 Ｍｉｍ構造抵抗体を搭載した半導体装置
US6900541B1 (en) * 2004-02-10 2005-05-31 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7274108B2 (en) * 2004-11-15 2007-09-25 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7381646B2 (en) * 2005-08-15 2008-06-03 Chartered Semiconductor Manufacturing, Ltd. Method for using a Cu BEOL process to fabricate an integrated circuit (IC) originally having an al design

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571740A (en) * 1993-07-30 1996-11-05 Texas Instruments Incorporated Method of making a capped modular microwave integrated circuit
US6128768A (en) * 1994-11-08 2000-10-03 Synopsys, Inc. Method of extracting layout parasitics for nets of an integrated circuit using a connectivity-based approach
CN1411067A (zh) * 2001-10-03 2003-04-16 富士通株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
FR2839581B1 (fr) 2005-07-01
CN1653614A (zh) 2005-08-10
EP1502300A1 (fr) 2005-02-02
US7282803B2 (en) 2007-10-16
DE60316934D1 (de) 2007-11-29
ATE376256T1 (de) 2007-11-15
FR2839581A1 (fr) 2003-11-14
US20050242438A1 (en) 2005-11-03
EP1502300B1 (fr) 2007-10-17
WO2003096420A1 (fr) 2003-11-20
JP2005524993A (ja) 2005-08-18

Similar Documents

Publication Publication Date Title
CN100440506C (zh) 集成电子电路以及该电路的设计方法
US7535105B2 (en) Inter-chip ESD protection structure for high speed and high frequency devices
CN100456428C (zh) 半导体装置的制造方法
CN104425422B (zh) 功能化的重分布层
CN104347540B (zh) 电路模块以及电路模块的制造方法
CN109935523B (zh) 半导体装置封装及其制造方法
CN111952273B (zh) 半导体器件封装及其制造方法
CN107919348B (zh) 具有电感的组件及其封装结构
US7795709B2 (en) Shielding noisy conductors in integrated passive devices
TWI390705B (zh) 用於被動積體裝置之靜電放電保護
CN101930973B (zh) 静电放电结构及其制造方法
CN101266964A (zh) 具有高频互连的半导体器件
US6933597B1 (en) Spacer with passive components for use in multi-chip modules
JP2010109269A (ja) 半導体装置
CN101800216B (zh) 具有电磁干扰保护的电子模块
US6670692B1 (en) Semiconductor chip with partially embedded decoupling capacitors
CN100365798C (zh) 电子器件、组件及制造电子器件的方法
KR100426232B1 (ko) 전자 부품 및 상기 전자 부품에 내장된 보호 구조체의 용도
CN102324427A (zh) 一种金属薄膜电阻结构及其制造方法
US20050093668A1 (en) Coil on a semiconductor substrate and method for its production
US6791127B2 (en) Semiconductor device having a condenser chip for reducing a noise
WO2010070304A1 (en) Improved die seal ring
US8258916B2 (en) Meander resistor
US20060126254A1 (en) Protection of an integrated capacitor
US20100165525A1 (en) Low Profile Discrete Electronic Components and Applications of Same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081203