CN101266964A - 具有高频互连的半导体器件 - Google Patents

具有高频互连的半导体器件 Download PDF

Info

Publication number
CN101266964A
CN101266964A CN200810083754.2A CN200810083754A CN101266964A CN 101266964 A CN101266964 A CN 101266964A CN 200810083754 A CN200810083754 A CN 200810083754A CN 101266964 A CN101266964 A CN 101266964A
Authority
CN
China
Prior art keywords
interconnection
conductive pattern
semiconductor device
frequency
virtual conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810083754.2A
Other languages
English (en)
Other versions
CN101266964B (zh
Inventor
中柴康隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101266964A publication Critical patent/CN101266964A/zh
Application granted granted Critical
Publication of CN101266964B publication Critical patent/CN101266964B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体器件，其包含高频互连以及虚拟导体图案(第二虚拟导体图案)。虚拟导体图案被设置在与设置有高频互连的互连层不同的互连层内。设置虚拟导体图案，以使得其在平面图中远离与高频互连重叠的区域。在设置有高频互连的互连层内，半导体器件进一步包含虚拟导体图案(第一虚拟导体图案)。

Description

具有高频互连的半导体器件
技术领域
本发明涉及半导体器件，更具体而言，涉及具有高频互连和虚拟导体图案的半导体器件。
背景技术
图7和8各自示出了依据现有技术的半导体器件的平面图。在半导体器件100中，虚拟导体图案102和103被设置在高频互连101附近。图7示出了形成高频互连101的层，以及图8示出了另一层。在图8中，与高频互连101重叠的区域在平面图中以虚线表示。
虚拟导体图案102被设置在与高频互连101相同的层内，以及虚拟导体图案103被设置在与设置有高频互连101的层不同的层内。设置虚拟导体图案是为了这样的目的，即在化学机械抛光(CMP)工艺中，在互连图案密度较低的区域内，防止易于生成被称为侵蚀(erosion)的碟形(dishing)。也就是说，当设置有虚拟导体图案102时，在生产半导体器件100时能容易地处理包含高频互连101的层。设置虚拟导体图案103也是出于相同的原因。此外，高频互连101起到电感的作用。
本发明的现有技术被公开在JP 2005-285970，Ali Hajimiri等的Design Issues in CMOS Differential LC Oscillators，IEEE JOURNAL OFSOLID-STATE CIRCUITS，Vol.34，No.5，1999年5月，第717-724页。
然而，在半导体器件100中，在高频电流流过高频互连101的情况下，产生了下述问题。也就是说，如图9所示，由于高频互连101产生的磁场，被定位在高频互连101附近的虚拟导体图案102内产生了涡流电流。图9示出了图7中由虚线包围的部分的放大平面图。在图9中，箭头A1表示流过高频互连101的电流的方向，以及箭头A2表示流过每个虚拟导体图案102的涡流电流的方向。
当如上所述产生涡流电流时，根据楞次定律，将产生朝向抵消上述磁场方向的磁场。因此，高频互连101的电路常数波动，从而导致高频互连101传输特性的改变。
由于高频互连101磁场的作用而产生的涡流电流不仅产生在每个虚拟导体图案102中，也产生在每个虚拟导体图案103中，其中虚拟导体图案102被设置在与高频互连101相同的层内，虚拟导体图案103被设置在与设置有高频互连101的层不同的其它层内。在不同层内，最靠近高频互连101定位的虚拟导体图案103，也就是紧挨着高频互连上面或者紧挨着其下面被定位的虚拟导体图案103(图8中由斜线表示)，受到高频互连101磁场的影响最大。
发明内容
依据本发明，提供了一种半导体器件，其包含：高频互连，其被设置在互连层的第一层内；以及虚拟导体图案，其被设置在不同于互连层中的第一层的第二层内，其中该虚拟导体图案被设置为在平面图中远离与高频互连的整个部分重叠的区域。
在半导体器件中，虚拟导体图案被设置在第二层内，以使得其远离与高频互连的整个部分重叠的区域。在第二层中，不将虚拟导体图案设置在很有可能受到高频互连产生的磁场影响的区域，以能抑制第二层中每个虚拟导体图案内产生的涡流电流。
依据本发明，实现了一种半导体器件，其能抑制在与高频互连的层不同的层中设置的每个虚拟导体图案中产生的涡流电流。
附图说明
在附图中：
图1为示出了依据本发明第一实施例的半导体器件的平面图；
图2为示出了依据本发明第一实施例的半导体器件的平面图；
图3A为示出了沿图1中的线III-III的半导体器件的剖视图；
图3B为示出了沿图2中的线III-III的半导体器件的剖视图；
图4A为示出了依据本发明第一实施例改进例子的半导体器件的剖视图；
图4B为示出了依据本发明第一实施例改进例子的半导体器件的剖视图；
图5示为出了依据本发明第一实施例另一个改进例子的半导体器件的平面图；
图6示为出了依据本发明第一实施例另一个改进例子的半导体器件的平面图；
图7为示出了依据现有技术的半导体器件的平面图；
图8为示出了依据现有技术的半导体器件的平面图；
图9为示出了依据现有技术的半导体器件的问题的平面图；
图10为示出了依据本发明第二实施例的半导体器件的平面图；
图11为示出了依据本发明第二实施例的半导体器件的平面图；
图12为示出了沿图10和图11中的线XII-XII的半导体器件的剖视图；以及
图13为示出了依据图12的改进例子的半导体器件的剖视图。
具体实施方式
下面参考附图，对本发明的优选实施例进行详细描述。注意到，在对图的描述中，相同的部件采用相同的附图标记进行表示，因而重复的说明将被省略。
(第一实施例)
图1和2各自示出了依据本发明第一实施例的半导体器件的平面图。半导体器件1包含高频互连10以及虚拟导体图案20(第二虚拟导体图案)。举例来说，具有5GHz或者更高频率的电流流过高频互连10。高频互连10包含互连，其被形成为线圈的形状，起到电感12的作用。高频互连10进一步包含提取互连(extraction interconnect)14，其被连接到线圈形电感12。
多个虚拟导体图案20被设置在高频互连10附近。注意，虚拟导体图案20被设置在与高频互连10不同的层中。图1和2分别示出了设置有高频互连10的层(第一层)，以及设置有虚拟导体图案20的层(第二层)。在本实施例中，第二层是与第一层相邻的层，也就是说，其被设置在紧挨着第一层上面或者紧挨着其下面。在这种情况下，虚拟导体图案是这样的导体图案：其存在或不存在不影响半导体器件1的电路构造。
在图2中，与高频互连10整个部分重叠的区域在平面图中以虚线表示。由图2很明显地看出，虚拟导体图案20被设置为使其在平面图中远离与高频互连重叠的区域。
在平面图中，虚拟导体图案20被设置在高频互连10的两侧。在本实施例中，高频互连10被形成为上述的线圈形状。因此，在平面图中，虚拟导体图案20被设置在被高频互连10包围的区域的内侧以及外侧。
如图1所示，多个虚拟导体图案30(第一虚拟导体图案)被设置在第一层中高频互连10的附近。虚拟导体图案30被设置在高频互连10的两侧，也就是说，其被设置在被高频互连10包围的区域的内侧以及外侧。
虚拟导体图案20和30都用与高频互连10相同的材料制成。材料可以采用铜、铝等。在高频互连10以及虚拟导体图案20和30的材料都是铜的情况下，例如，通过大马士革工艺设置高频互连10以及虚拟导体图案20和30。高频互连10和虚拟导体图案30优选地同时被设置。
图3A和3B示出了沿图1和2中的线III-III的半导体器件的剖视图。在图3A中示出了这样的情况，即第二层44被设置在紧挨着第一层42下面。在图3B中示出了这样的情况，即第二层44被设置在紧挨着第一层42上面。由图3A和3B很明显地看出，在本实施例中，每个虚拟导体图案30与高频互连10之间距离的最小值d1大于距离d2。在图3A中，距离d2等于在包含虚拟导体图案20的上表面的平面与高频互连10之间的距离。在图3B中，距离d2等于在包含虚拟导体图案20的下表面的平面与高频互连10之间的距离。近年来，距离d2趋向于进一步地被缩短。
下面对本发明实施例的效果进行描述。在半导体器件1中，虚拟导体图案20被设置在与高频互连10不同的层(第二层)内，使得其远离与高频互连10的整个部分重叠的区域。虚拟导体图案20避免被放置在很容易受到第二层中的高频互连10的磁场影响的区域，从而能够抑制第二层内每个虚拟导体图案20中产生的涡流电流。
另一方面，JP 2005-285970A公开了一种半导体器件，其中在平面图中，虚拟导体图案被设置在与互连(特别地，电感的提取互连)重叠的区域。在具有该结构的半导体器件中，当高频电流流过互连时，在紧挨着互连下面放置的每个虚拟导体图案中产生了大的涡流电流。
在本发明的实施例中，虚拟导体图案30进一步地被设置在与高频互连10相同的层(第一层)中。从而，与未设置虚拟导体图案30的情况相比，在CMP工艺中，包含高频互连10的层容易获得平坦性。另外，虚拟导体图案30被设置在高频互连10的两侧。因此，与虚拟导体图案30仅仅被设置在高频互连10一侧的情况相比，能更容易地执行包含高频互连10的层的CMP工艺。
在本发明的实施例中，高频互连10用作电感。在这种情况下，涡流电流产生磁场，该磁场朝向抵消电感磁场的方向，从而具有降低电感磁场大小的效果。磁场大小的降低导致电感Q值退化。在这点上，依据本发明的实施例，如上所述能抑制涡流电流，从而能抑制Q值的退化。
当具有5GHz或者更高频率的电流流过高频互连10时，上述问题变得显著，该问题是指：由于在每个虚拟导体图案20中产生的涡流电流而引起高频互连10的电路常数波动的问题。因此，特别地在这种情况下，本发明实施例能够抑制在每个虚拟导体图案20中产生的涡流电流的效用被增强。
另外，当每个虚拟导体图案30和高频互连10之间距离的最小值d1大于距离d2时(见图3A或3B)，上述问题也变得显著。这是因为，在这种情况下，如果虚拟导体图案20存在于与高频互连10重叠的区域中，则每个虚拟导体图案20和高频互连10之间的距离变小。由于同样的理由，如图4A和4B所示，当最小值d1大于每个虚拟导体图案20和高频互连10之间距离的最小值d3时，上述问题变得更加显著。因此，在那样的情况下，本发明实施例的效用也被增强。
本发明不仅限于上述实施例，可以进行各种修改。在上述实施例中，对高频互连10用作电感的情况进行了说明。作为选择地，可以使用典型的高频互连作为高频互连10。如图5和6示出了这种情况的例子。图5示出了设置高频互连10的层，以及图6示出了设置虚拟导体图案20的层。在图6中，在平面图中与高频互连10重叠的区域以虚线表示。同样在图5和6中，设置虚拟导体图案20，使其在平面图中远离与高频互连10重叠的区域。
(第二实施例)
图10和11各自示出了依据本发明第二实施例的半导体器件的平面图。在本实施例中，图11中所示的层(第二层)被设置在紧挨着图10中所示的层(第一层)下面。第二实施例的半导体器件包含高频互连10以及虚拟导体图案20(第二虚拟导体图案)。举例来说，具有5GHz或者更高频率的电流流过高频互连10。高频互连10包含互连，其被形成为线圈形状，并且起到电感12的作用。高频互连10进一步包含提取互连14。提取互连14的一端被连接到线圈形的电感12。提取互连14的另一端被连接到，例如，电极焊盘，或者晶体管的源/漏区。
图12示出了沿着图10和图11的线XII-XII的半导体器件的剖视图。在该实施例中，提取互连14的一端被连接到电感，以及提取互连14的另外一端被经由多个通孔连接到晶体管55的源/漏区，其中如图12所示，该晶体管形成在半导体衬底60上。在第二层中，设置虚拟导体图案，使其远离与高频互连10的整个部分重叠的区域，其中该高频互连10包含电感12和提取互连14。源/漏也被连接到互连50。在本实施例中，例如，频率低于5GHz的电流流过互连50。因此，虚拟导体图案40被设置在紧挨着形成有互连50的层的上面或下面的层中。
图13示出了依据图12的改进例子的半导体器件的半导体器件剖视图。图13中所示的半导体器件包含另一种高频互连16。虚拟导体图案也被设置为：使其远离与高频互连16重叠的区域。

Claims (12)

1.一种半导体器件，包含：
高频互连，其被设置在互连层的第一层内；以及
虚拟导体图案，其被设置在与所述互连层中的所述第一层不同的第二层内，
其中，设置所述虚拟导体图案，以使其在平面图中远离与所述高频互连的整个部分重叠的区域。
2.如权利要求1所述的半导体器件，其中：
所述第二层与所述第一层相邻。
3.如权利要求1所述的半导体器件，其中：
所述虚拟导体图案是第二虚拟导体图案；以及
所述半导体器件进一步包含设置在所述第一层内的第一虚拟导体图案。
4.如权利要求3所述的半导体器件，其中：
所述第二层形成在所述第一层下面；以及
每个所述第一虚拟导体图案与所述高频互连之间的距离的最小值大于在包含每个所述第二虚拟导体图案的上表面的平面与所述高频互连之间的距离。
5.如权利要求3所述的半导体器件，其中：
所述第二层形成在所述第一层上面；以及
每个所述第一虚拟导体图案与所述高频互连之间的距离的最小值大于在包含每个所述第二虚拟导体图案的下表面的平面与所述高频互连之间的距离。
6.如权利要求3所述的半导体器件，其中：
每个所述第一虚拟导体图案与所述高频互连之间的距离的最小值大于在每个所述第二虚拟导体图案与所述高频互连之间的距离的最小值。
7.如权利要求1所述的半导体器件，其中：
所述高频互连包含下述互连，其中具有至少5GHz频率的电流流过该互连。
8.如权利要求1所述的半导体器件，其中：
所述高频互连起电感的作用。
9.如权利要求8所述的半导体器件，其中：
所述高频互连形成为线圈形状；以及
在平面图中，将所述虚拟导体图案设置在由所述高频互连包围的区域的内侧和外侧。
10.如权利要求1所述的半导体器件，其中：
在平面图中，将所述虚拟导体图案设置在所述高频互连的两侧。
11.如权利要求1所述的半导体器件，其中，所述高频互连包含：
电感，其形成为线圈的形状；以及
提取互连，其电连接于所述电感。
12.一种具有多级布线结构的半导体器件，该多级布线结构包括彼此在不同层级的第一和第二布线层，该第一布线层处在该第二布线层上，该半导体器件包含：
被设置为所述第一布线层的多个虚拟图案，这些虚拟图案被排列成彼此隔开，以在相邻的虚拟图案之间形成间隔；以及
被设置为所述第二布线层的高频互连线，该高频互连线超过该间隔。
CN200810083754.2A 2007-03-12 2008-03-12 具有高频互连的半导体器件 Expired - Fee Related CN101266964B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-061990 2007-03-12
JP2007061990 2007-03-12

Publications (2)

Publication Number Publication Date
CN101266964A true CN101266964A (zh) 2008-09-17
CN101266964B CN101266964B (zh) 2013-05-01

Family

ID=39938991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810083754.2A Expired - Fee Related CN101266964B (zh) 2007-03-12 2008-03-12 具有高频互连的半导体器件

Country Status (3)

Country Link
US (2) US20080272495A1 (zh)
JP (3) JP5180625B2 (zh)
CN (1) CN101266964B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183570B (zh) * 2014-08-21 2017-01-25 电子科技大学 一种近零涡流损耗互连线及其制备方法
CN106716634A (zh) * 2014-09-18 2017-05-24 株式会社村田制作所 高频元器件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227076A (ja) * 2007-03-12 2008-09-25 Nec Electronics Corp 半導体装置
US20090115022A1 (en) * 2007-11-06 2009-05-07 Nec Electronics Coroporation Semiconductor device
JPWO2009119799A1 (ja) * 2008-03-28 2011-07-28 日本電気株式会社 ループ素子及びノイズ解析装置
JP5578797B2 (ja) * 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
US9425112B2 (en) * 2012-06-07 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Calibration kits for RF passive devices
JP5672414B2 (ja) * 2012-10-12 2015-02-18 株式会社村田製作所 Ｈｆ帯無線通信デバイス
JP6214222B2 (ja) * 2013-06-04 2017-10-18 ローム株式会社 半導体装置の製造方法
JP6434763B2 (ja) * 2014-09-29 2018-12-05 ルネサスエレクトロニクス株式会社 半導体装置
US9583554B1 (en) * 2014-12-23 2017-02-28 Altera Corporation Adjustable ground shielding circuitry
JP6213698B2 (ja) * 2015-06-11 2017-10-18 株式会社村田製作所 コイル内蔵多層基板およびその製造方法
JP6808565B2 (ja) * 2017-04-07 2021-01-06 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法
JP7105036B2 (ja) * 2017-04-13 2022-07-22 大日本印刷株式会社 インダクタ、インダクタの製造方法、受動素子および半導体装置
WO2019066792A1 (en) * 2017-09-27 2019-04-04 Intel Corporation INTEGRATED CIRCUIT COMPONENTS WITH FACIAL STRUCTURES
US10790244B2 (en) * 2017-09-29 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR20200086411A (ko) 2019-01-08 2020-07-17 삼성전자주식회사 반도체 소자
WO2020199036A1 (zh) * 2019-03-29 2020-10-08 华为技术有限公司 电感器件布线架构、集成电路及通信设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258715B1 (en) * 1999-01-11 2001-07-10 Taiwan Semiconductor Manufacturing Company Process for low-k dielectric with dummy plugs
JP2002110908A (ja) * 2000-09-28 2002-04-12 Toshiba Corp スパイラルインダクタおよびこれを備える半導体集積回路装置の製造方法
JP2002373896A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体装置
JP3755453B2 (ja) * 2001-11-26 2006-03-15 株式会社村田製作所 インダクタ部品およびそのインダクタンス値調整方法
JP2005520336A (ja) * 2002-03-12 2005-07-07 ユビテック， インコーポレイテッド 素子整合及び選択的な容量制限の妨害を防ぎながらダミーメタル充填物を位置付けるシステム及び方法
JP2004153015A (ja) 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
US7015582B2 (en) * 2003-04-01 2006-03-21 International Business Machines Corporation Dummy metal fill shapes for improved reliability of hybrid oxide/low-k dielectrics
WO2005008695A2 (en) * 2003-07-23 2005-01-27 Koninklijke Philips Electronics N.V. Inductive and capacitive elements for semiconductor technologies with minimum pattern density requirements
KR100555524B1 (ko) * 2003-11-01 2006-03-03 삼성전자주식회사 반도체 장치의 본딩패드 및 그 제조방법
JP4150689B2 (ja) * 2004-03-29 2008-09-17 富士通株式会社 半導体集積回路装置内に形成された多層配線構造
JP2005312303A (ja) 2004-04-26 2005-11-10 Kanagawa Acad Of Sci & Technol Ｄｌｋ陽性細胞の培養方法及びそれにより得られる内胚葉系前駆細胞
JP2007123463A (ja) * 2005-10-27 2007-05-17 Seiko Epson Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183570B (zh) * 2014-08-21 2017-01-25 电子科技大学 一种近零涡流损耗互连线及其制备方法
CN106716634A (zh) * 2014-09-18 2017-05-24 株式会社村田制作所 高频元器件
US10193518B2 (en) 2014-09-18 2019-01-29 Murata Manufacturing Co., Ltd. Radio-frequency (RF) component
CN106716634B (zh) * 2014-09-18 2019-12-06 株式会社村田制作所 高频元器件

Also Published As

Publication number Publication date
CN101266964B (zh) 2013-05-01
US20130234286A1 (en) 2013-09-12
US20080272495A1 (en) 2008-11-06
JP5180625B2 (ja) 2013-04-10
JP2008258600A (ja) 2008-10-23
JP2014170963A (ja) 2014-09-18
US8779595B2 (en) 2014-07-15
JP2013102194A (ja) 2013-05-23

Similar Documents

Publication Publication Date Title
CN101266964B (zh) 具有高频互连的半导体器件
US8405482B2 (en) Integrated circuits including inductors
US20170140867A1 (en) Compact Vertical Inductors Extending in Vertical Planes
US8653926B2 (en) Inductive and capacitive elements for semiconductor technologies with minimum pattern density requirements
US20150325517A1 (en) Structure And Method For A High-K Transformer With Capacitive Coupling
US7384801B2 (en) Integrated circuit with inductor having horizontal magnetic flux lines
JP5103032B2 (ja) 半導体装置
JP5759583B2 (ja) 半導体装置
CN103187393A (zh) 用于具有磁性元件的变压器的结构和方法
US20080116541A1 (en) Structure for integrating an rf shield structure in a carrier substrate
US20160066414A1 (en) Patterned grounds and methods of forming the same
JP2013187249A (ja) 伝送線路構造、多層配線基板、半導体装置、および半導体システム
KR101971281B1 (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
US20080224262A1 (en) Semiconductor device
Tsuchiya et al. Effect of dummy fills on high-frequency characteristics of on-chip interconnects
JP2006059955A (ja) 半導体装置
KR100934799B1 (ko) 반도체 소자의 인덕터 및 그 제조 방법
JP2011108878A (ja) 半導体装置
US20060097346A1 (en) Structure for high quality factor inductor operation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130501

Termination date: 20190312