CN100435285C

CN100435285C - 一种用负性电子抗蚀剂制备纳米电极的方法

Info

Publication number: CN100435285C
Application number: CNB2006100035311A
Authority: CN
Inventors: 龙世兵; 刘明; 陈宝钦
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2006-02-09
Filing date: 2006-02-09
Publication date: 2008-11-19
Anticipated expiration: 2026-02-09
Also published as: CN101017778A

Abstract

一种采用负性电子抗蚀剂制备纳米电极的方法。本发明的主要特征是利用电子束光刻(EBL)在各种衬底上获得间距为纳米尺度的一对或一组负性电子抗蚀剂凸立图形，再用刻蚀工艺制备各种材料的纳米电极。其主要步骤包括：在绝缘衬底上生长导电性好的金属或半导体导电层；涂敷负性电子抗蚀剂；前烘；电子束直写曝光；显影；定影；刻蚀；去胶。采用这种方法制备的纳米电极的间距可达到20-100nm，可用于制作各种量子点器件、纳米线、纳米管器件、单电子器件等多种器件或电路。这种方法具有工艺步骤少、简单、稳定可靠、用途多、能与传统CMOS工艺兼容的优点。

Description

一种用负性电子抗蚀剂制备纳米电极的方法

技术领域

本发明属于纳米加工技术领域，特别是一种纳米电极的制备方法。

背景技术

半个多世纪以来，以CMOS为主流技术的半导体集成电路一直在遵循“摩尔定律”迅速发展，其特征尺寸已进入到纳米级，但同时也面临着越来越严重的挑战，因此基于新材料、新原理的纳米电子器件如各种量子点器件、纳米线、纳米管器件、单电子器件等成为研究的热点。在这些纳米电子器件的制作中，尺寸小、导电性好、具有纳米量级间隙的纳米电极的制作是一个关键，也是一个难点。

申请号为200410095163.9的中国发明专利主要采用化学方法结合高分子材料的运用来制备电极，但这种电极并未达到纳米尺度。申请号为200410010181.2的中国发明专利用原子力显微镜(AFM)刻蚀纳米线结合化学方法制备银纳米电极，存在效率低、不能大规模生产的缺点。申请号为99116576.4的中国发明专利采用火焰熔融和蚀刻法制备碳纤维纳米电极，电极材料单一，而且只用于生物领域。光学光刻由于其高效率是目前制作电极的主流技术，但光学光刻的分辨率受曝光波长的限制很难达到纳米级分辨率。电子束光刻由于电子束波长很短，衍射效应基本可以忽略，具有很高的分辨率，高性能的电子束光刻机的分辨率可以达到几个纳米。因此，采用生长导电薄膜材料、电子束直写光刻、刻蚀工艺，可以制备出各种间距小于100nm的纳米电极。这种方法具有工艺步骤少、简单、稳定可靠、用途多、能与传统CMOS工艺兼容的优点。

发明内容

本发明的目的在于提供一种制备间距小于100nm的纳米电极的方法。

为了实现上述目的，本发明采用电子束光刻技术，它是一种有效的纳米加工手段，具有纳米级的分辨率。本发明主要利用负性电子抗蚀剂进行电子束直写曝光，在导电薄膜上形成间距小于100nm的一对或一组具有线条、方块、圆等各种形状的负性电子抗蚀剂凸立电极图形，再经刻蚀即可制备出纳米电极。

一种采用负性电子抗蚀剂，利用电子束光刻(EBL)和刻蚀工艺制备纳米电极的具体工艺步骤如下：

(1)在衬底上生长导电层；

(2)涂敷高分辩负性电子抗蚀剂；

(3)对负性电子抗蚀剂进行前烘；

(4)对负性电子抗蚀剂进行电子束直写曝光；

(5)显影，去除未曝光区域的电子抗蚀剂；

(6)定影；

(7)刻蚀，将电极图形从抗蚀剂上转移到导电层上；

(8)去胶。

其中步骤(1)中所述的衬底为平整、洁净的绝缘衬底如SiO₂、Si₃N₄、Al₂O₃、MgO、CaO等，或高阻态的半导体衬底如Si、Ge、GaAs、GaN、GaSb、GaP、AlAs、InAs、InP、InSb、SiC、ZnO、ZnS、CdS、CdTe、金刚石等；所述的导电层可采用金属材料如Au、Ag、Pt、Al、W、Ti、Cr等、透明材料如ITO等、导电性好的半导体材料如高掺杂的、高电导率的Si、Ge、GaAs、AlAs、InAs、InP、SiC、ZnO、ZnS、CdS等，这些导电层可以是单晶或多晶态，可以是单层或多层结构，可采用以下方法中的任意一种生长：蒸发(高温蒸发、电子束蒸发)、溅射(射频溅射、磁控溅射)、化学气相沉积(CVD、PECVD、LPCVD、APCVD、MOCVD)、外延(LPE、MBE)、增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、常压化学气相沉积(APCVD)、金属有机物化学气相沉积(MOCVD)、液相外延(LPE)、分子束外延(MBE)方法。

其中步骤(2)中所述的负性电子抗蚀剂可采用SAL601、HSQ、Calixarene等。采用SAL601这种化学放大抗蚀剂时还需在第(4)步和第(5)步之间采取后烘步骤。

其中步骤(4)中所述的电子束直写曝光可采用JEOL JBX-5000LS电子束光刻***，加速电压为50KeV，电子束流小于100pA。

其中步骤(7)中所述的刻蚀可采用反应离子刻蚀(RIE)、电感耦合等离子(ICP)刻蚀、电子回旋共振(ECR)刻蚀等刻蚀方法。

其中步骤(8)中所述的去胶可采用专用去胶液去胶、RIE干法氧等离子去胶、湿法去胶(如用#3号清洗液即浓H₂SO₄+H₂O₂煮胶)等去胶方法。

附图说明

图1-图5是本发明的工艺流程图；

图6-图10是具体实施例子的工艺流程图；

图11和图12是重掺杂硅纳米电极的扫描电子显微镜(SEM)表面照片。

具体实施方式

为了更进一步说明本发明的内容，以下结合附图通过对具体实施例子的描述，进一步详细说明本发明的具体方法，其中：

如图1所示，在平整、洁净的绝缘衬底如SiO₂、Si₃N₄、Al₂OO₃、MgO、CaO等，或高阻态的半导体衬底如Si、Ge、GaAs、GaN、GaSb、GaP、AlAs、InAs、InP、InSb、SiC、ZnO、ZnS、CdS、CdTe、金刚石等衬底1上采用蒸发、溅射、化学气相沉积(CVD、PECVD、LPCVD、APCVD、MOCVD)、外延(LPE、MBE)等方法生长各种单晶、多晶或非晶导电层2，如Au、Ag、Pt、Al、W、Ti、Cr等金属材料、ITO等透明材料、高掺杂的、高电导率的Si、Ge、GaAs、AlAs、InAs、InP、SiC、ZnO、ZnS、CdS等半导体材料。或者直接采用表面具有上述导电层2的绝缘衬底1。

如图2所示，在导电层上用匀胶机涂敷高分辨负性电子抗蚀剂3，如SAL601、HSQ、Calixarene等。然后对上述涂敷好的电子抗蚀剂3采用烘箱或热板进行一定时间和一定温度的前烘。

如图3所示，对负性抗蚀剂3的区域4、5、6进行电子束直写曝光。电子束曝光可采用JEOL公司生产的JBX-5000LS电子束光刻***，其加速电压为50KeV，电子束流小于100pA。然后对曝光过的负性抗蚀剂进行显影和定影，去除未曝光区域的电子抗蚀剂，形成用于刻蚀的抗蚀剂掩模4、5、6。通过工艺控制，显影后区域4和区域5的间隔、区域5和区域6的间隔为20-100nm。

如图4所示，利用显影后的负性电子抗蚀剂4、5、6作为掩模，采用反应离子刻蚀(RIE)、电感耦合等离子(ICP)刻蚀、电子回旋共振(ECR)刻蚀等方法刻蚀导电层2，形成所需的纳米电极7、8、9。

如图5所示，采用专用去胶液去胶、RIE干法氧等离子去胶、湿法去胶(如用#3号清洗液即浓H₂SO₄+H₂O₂煮胶)等去胶方法去除纳米电极7、8、9上的负性电子抗蚀剂4、5、6，完成在衬底1上的导电层2中的间隔仅为20-100nm的纳米电极7、8、9的制备。

具体实施例

下面以使用SOI衬底、SAL601化学放大负性电子抗蚀剂、ICP刻蚀为例，结合附图进一步说明本发明的详细工艺方法和步骤，其中：

如图6所示，采用p型、(111)晶向的SOI衬底，该SOI衬底从下到上依次由硅基底1、375nm厚的埋氧层2、50nm厚的顶层硅3三层构成。对该SOI衬底的顶层硅3注入P³¹⁺离子，注入能量为20keV，注入剂量为1×10¹⁵cm^-2，然后在N₂气氛中、在1200℃下快速退火10秒，提高顶层硅3的导电性。

如图7所示，在上述SOI衬底上用匀胶机涂敷SAL601化学放大负性电子抗蚀剂4，涂敷转速为3000rpm，涂敷时间为60秒。然后用热板在110℃下前烘3分钟。

如图8所示，对负性抗蚀剂4的区域5、6进行电子束直写曝光。电子束曝光采用JEOL公司生产的JBX-5000LS电子束光刻***，其加速电压为50KeV，电子束流为60pA，曝光剂量为17-24μC/cm²。然后对曝光过的负性抗蚀剂用热板在110℃下后烘3分钟，并立即用MF CD-26显影液显影8分钟，去除未曝光区域的电子抗蚀剂，然后立即用水定影，形成用于刻蚀的抗蚀剂掩模5、6。图11是在SOI衬底上制备的SAL601负性电子抗蚀剂掩模的扫描电子显微镜(SEM)表面照片，图中抗蚀剂纳米电极图形的最小间距为80nm。

如图9所示，利用显影后的负性电子抗蚀剂5、6作为掩模，采用高密度电感耦合等离子(ICP)刻蚀SOI衬底的顶层硅3，形成所需的纳米电极7、8。

如图10所示，用120℃的#3号清洗液即浓H₂SO₄+H₂O₂煮胶，去除纳米电极7、8上的负性电子抗蚀剂5、6，完成在顶层硅3中的间隔仅为20-100nm的纳米电极7、8的制备。图12是根据图6-图10所示的具体实施例流程在SOI衬底上制备的重掺杂顶层硅纳米电极的SEM表面照片，图中电极的间距为60nm。

图11和图12分别是根据图6-图10所示的具体实施例流程在SOI(绝缘体上硅)衬底上制备的SAL601负性电子抗蚀剂掩模及相应的间距为60nm的重掺杂硅纳米电极的扫描电子显微镜(SEM)表面照片。

Claims

1、一种采用负性电子抗蚀剂，利用电子束光刻和刻蚀工艺制备纳米电极的方法，其特征在于，包括如下步骤：

(1)在衬底上生长导电层；

(2)涂敷负性电子抗蚀剂；

(3)对负性电子抗蚀剂进行前烘；

(4)对负性电子抗蚀剂进行电子束直写曝光；

(5)显影；

(6)定影；

(7)刻蚀，将电极图形从抗蚀剂上转移到导电层上；

(8)去胶。

2、根据权利要求1所述的制备纳米电极的方法，其特征在于，其中步骤(1)中所述的衬底为平整、洁净的绝缘衬底：SiO₂、或Si₃N₄、或Al₂O₃、或MgO、或CaO，或为高阻态的半导体衬底：Si、或Ge、或GaAs、或GaN、或GaSb、或GaP、或AlAs、或InAs、或InP、或InSb、或SiC、或ZnO、或ZnS、或CdS、或CdTe、或金刚石。

3、根据权利要求1所述的制备纳米电极的方法，其特征在于，其中步骤(1)中所述的导电层采用金属材料：Au、或Ag、或Pt、或Al、或W、或Ti、或Cr，透明材料：ITO，导电性好的半导体材料：高掺杂的、高电导率的Si、或Ge、或GaAs、或AlAs、或InAs、或InP、或SiC、或ZnO、或ZnS、或CdS，这些导电层是单晶或多晶态，是单层或多层结构。

4、根据权利要求1所述的制备纳米电极的方法，其特征在于，其中步骤(1)中所述的生长采用蒸发、或溅射、或等离子增强化学气相沉积、或低压化学气相沉积、或常压化学气相沉积、或金属有机物化学气相沉积、或液相外延、或分子束外延方法。

5、根据权利要求1所述的制备纳米电极的方法，其特征在于，其中步骤(2)中所述的负性电子抗蚀剂采用SAL601、或HSQ、或杯芳烃，采用SAL601这种化学放大抗蚀剂时还需在第(4)步和第(5)步之间采取后烘步骤。

6、根据权利要求1所述的制备纳米电极的方法，其特征在于，其中步骤(4)中所述的电子束直写曝光采用JEOL JBX-5000LS电子束光刻***，加速电压为50KeV，电子束流小于100pA。

7、根据权利要求1所述的制备纳米电极的方法，其特征在于，其中步骤(7)中所述的刻蚀采用反应离子刻蚀、或电感耦合等离子刻蚀、或电子回旋共振刻蚀方法。

8、根据权利要求1所述的制备纳米电极的方法，其特征在于，其中步骤(8)中所述的去胶采用专用去胶液去胶、或RIE干法氧等离子去胶、或湿法去胶方法。

9、根据权利要求8所述的制备纳米电极的方法，其特征在于，湿法去胶用#3号清洗液即浓H₂SO₄+H₂O₂煮胶去胶方法。