CN100430857C - 有改善的峰值储备的cmos电压带隙基准 - Google Patents

有改善的峰值储备的cmos电压带隙基准 Download PDF

Info

Publication number
CN100430857C
CN100430857C CNB2003801077443A CN200380107744A CN100430857C CN 100430857 C CN100430857 C CN 100430857C CN B2003801077443 A CNB2003801077443 A CN B2003801077443A CN 200380107744 A CN200380107744 A CN 200380107744A CN 100430857 C CN100430857 C CN 100430857C
Authority
CN
China
Prior art keywords
voltage
circuit
amplifier
transistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801077443A
Other languages
English (en)
Other versions
CN1732419A (zh
Inventor
斯蒂范·玛丽卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1732419A publication Critical patent/CN1732419A/zh
Application granted granted Critical
Publication of CN100430857C publication Critical patent/CN100430857C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

这项发明提供电压带隙基准电压电路。电路包括有第一和第二晶体管与放大器的输入端耦合的放大器。电路适合通过实现从加到放大器的公共输入端上的电压中减去实质上等价于第一和第二晶体管的ΔVbe的电压的减法运算以较低的峰值储备操作。

Description

有改善的峰值储备的CMOS电压带隙基准
技术领域
本发明涉及电压带隙基准电路，具体地说，涉及改善峰值储备能力的电压带隙基准电路。在这份说明书中，术语“峰值储备”被定义为电路的电源电压和电路提供的基准电压之间的差异。
背景技术
带隙电压基准电路在技术上从70年代早期起就如同RobertWidlar(IEEE Journal of Solid State Circuits Vol.SC-6 No 1February 1971)和A.Paul Brokaw(IEEE Journal of Solid StateCircuits Vol.SC-9 No 1 December1974)在IEEE出版物中证实的那样广为人知。
这些电路实现了用来实现稳定的带隙电压的配置。如同David A.Johns和Ken Martin在“Analog Integrated CircuitDesign(模拟集成电路设计)(Juhn Wiley&Sons，1997)中讨论的那样，这些电路和针对它们的其它修改是以从与绝对温度成比例的(PTAT随温度线性增加的)电压中减去有负温度系数的正向偏置的二极管(forward based diode)(或基极-发射极结)的电压为基础的。通常，PTAT电压是通过放大在不同的电流密度下操作的两个正向偏置的基极-发射极结的电压差(ΔVbe)形成的。
这种电路的例子以示意的形式展示在图1中。在这张图中，带隙电压基准电路是使用运算放大器A、三个电阻R1、R2、R3和两个寄生晶体管Q1、Q2实现的，其中Q2有比Q1大n倍的发射极面积。放大器A的输出端经由反馈电阻R3与其反转接线端耦合。A的输出端也经由电阻R1与晶体管Q 1的发射极耦合，其中Q1的基极接地。A的反转接线端经由电阻R2与Q2的发射极耦合，其中Q2的基极也接地。A的非反转接线端与Q1的发射极耦合。
众所周知，在不同的集电极电流密度下操作的两个双极性晶体管的基极-发射极电压之差与绝对温度成比例。在图1中，使Q2的发射极面积比Q1的发射极面积大“n”倍确保集电极电流密度方面的差异。当放大器A保持两个输入端(非反转输入端(+)和反转输入端(-))实质上在同一电压水平之时，在R2两端显现的电压是：
ΔVBE＝(kT/q)ln(I1/I2)(1)
基准电压等于ΔVBE乘以因子K然后加到电流密度较大的结的基极-发射极电压上是已知的而且相当容易表示，如同在等式2中展示的那样：
Vref＝VBE1+KΔVBE，(2)
就图1的电路而言，基准电压是：
Vref＝VBE1+(R3/R2)kT/q(ln(nR3/R1)(3)
人们将会理解，这个等式能用来为特定的情况和落实确定理论上的基准电压。
在其它的落实方面，电流反射镜可以代替图1的电阻R1和R3。图2展示这种修改的例子。图2的电路类似于图1的电路，其中相同的元件被赋予相同的参考数字。在图2的电路中，运算放大器A的非反转接线端经由电阻R2接到Q2的发射极上。反转接线端接到Q1的发射极上。Q1和Q2两者的基极都接地。A的输出端与PMOS器件M1、M2的控制极耦合，而不是与电阻图1的R1和R3耦合。然后，M1和M2的源极接线端必须被接到在图中被标注为VDD的电源上。M2的漏极被接到放大器A的非反转接线端上。
任何带隙电压基准的一个重要规范是最小的供电电压。如同广为人知的那样，如果放大器A(图1和图2)有使用一对PMOS晶体管的差分级，那么公共输入端的电压与由一对NMOS输入端提供的电压相比是比较低的。然而，由于考虑到噪声，一对差分PMOS晶体管是优选的。就一对PMOS输入端的情况而言，PMOS晶体管的临界电压和放大器的共态输入电压决定最小的电源电压。当用于特定程序的临界电压被给定之时，减少最小的电源电压的唯一方法是降低放大器的公共输入端电压，即图1和图2的电路的基极-发射极电压。
电阻细分的方法是广为人知的，例如，Ka Nang Leung等人在“A sub-1-V15-ppm/C CMOS Bandgap Voltage Reference WithoutRequiring Low Threshold Voltage Device”(IEEE Journal Solid StateCircuit，Vol.37/4，pp.526-530，April 2002)中描述的那些。这些方法的基本配置展示在图3中。图3的电路有两个电阻分压器，它们被分别接到放大器A的输入接线端上。电阻R2B1和R2B2对于放大器A的反转接线端起电阻分压器的作用，其中反转接线端的电压如图所示是在R2B1和R2B2之间取得的。同样地，电阻R2A1和R2A2对于放大器A的非反转接线端起电阻分压器的作用，其中非反转接线端的电压如图所示是在R2A1和R2A2之间取得的。在这个电路中，放大器A的输出端以与图2相同的方式被接到PMOS器件M1、M2和M3的控制极上，其中它们的源极由电源电压VDD驱动。M2的漏极被接到Q1的发射极以及电阻R2B1上。M1的漏极经由电阻R1接到Q2的发射极上和接到电阻R2A1上。Q2的发射极面积如同在先前的附图中那样比Q1大n倍。M3的漏极经由电阻R3接地。电阻R2A2、R2B2和Q1、Q2两者的基极全部接到同一参考电位上，在图3的示意图中表现为接地。
使用这些配置，在高电流密度下操作的双极性晶体管(Q1)的基极-发射极电压被R2B1和R2B2细分。如果第二个电阻分压器(R2A1和R2A2)的分压比与第一个电阻分压器相同，那么第二个在低电流密度(Q2)操作的双极性晶体管Q2和R1在R1两端产生PTAT电压。这种配置的主要缺点之一是放大器A的偏置和噪声被细分比放大。作为结果，随着放大器A的公共电压减少，输出端的偏置和噪声增加。
另一种允许低电压操作的配置是在Giulio Ricotti等人的美国专利第6307426号中描述的。这种配置的基本思想是把偏置引进放大器的输入端双极性差分级。这个偏置电压是典型的PTAT电压。温度系数低的基准电压是通过把这个PTAT电压加到依比例缩放的CTAT(complementary to absolute temperature与绝对温度互补的-即随温度线性减少的)电压上获得的。这种配置的主要缺点是：
1)它不能在仅仅在三个接线端全有的纯横向晶体管可用的CMOS程序中实现；
2)在典型的双极化处理中，还有加到PTAT偏置电压上的另一种不可避免的偏置。作为结果，真正的PTAT电压和输出电压可能在器件之间和批间有参差不齐。
所以，需要提供能提供电压带隙基准信号、能在CMOS技术中实现而且提供超过传统的电路***的改善的峰值储备的电路***。
另外，还需要一种减少参差不齐而且能在峰值储备的实用性低的电路中实现的电路。
发明内容
这些需要和其它是由本发明的电路***提供的，该电路***能通过减少放大器的输入电压和通过把放大器周围的一个回路从正的改为负的提供能够在较低的电源电压下操作的电压基准，而且该电路***已经减少输出的参差不齐或与预期输出的偏离。通过减少带隙电路的放大器输入电压，本发明提供改善的电源减弱系数(PSRR)和与传统上可用的相比得到改善的起动时间。
依照本发明的第一个实施方案，提供改善峰值储备的带隙基准电压电路。电路包括有反转输入节点和非反转输入节点以及输出端的运算放大器，其中输出端与电压基准节点耦合，而反转输入节点和非反转输入节点分别与第一和第二晶体管耦合，这两个晶体管适合在不同的电流密度下操作。运算放大器的公共输入节点是由在较低的电流密度下操作的晶体管的基极-发射极电压提供的，借此实现运算放大器的公共输入电压的减少，以便减少电路的操作峰值储备。
电压在电压基准节点通常是PTAT和CTAT电压的组合。CTAT电压预期由与运算放大器的输出端耦合的第三晶体管的基极-发射极电压提供。
在第一配置中，运算放大器在它的输出端产生PTAT电流，PTAT电流在基准节点借助接在电压基准节点和地之间提供阻抗负载转换成PTAT电压。运算放大器的输出节点可以与至少一面电流反射镜耦合，电流反射镜反射在运算放大器的输出端产生的PTAT电流，电流反射镜是在放大器和电压基准节点的输出端之间提供的。
运算放大器的公共输入节点电压通常起源于第一和第二晶体管的基极-发射极电压的差异。
电阻可以接在运算放大器的输入节点和在较高的电流密度下操作的晶体管之间，借此实现在第一和第二晶体管的基极-发射极电压之间的电压差。
运算放大器的公共输入节点通常在降低通常实质上等于在电阻两端产生的第一和第二晶体管之间的电压差的数量的电压下操作。
本发明的这些和其它特征、目标和优点参照下面的附图将得到更好的理解。
附图说明
图1是现有技术的带隙基准电路的落实的示意图，
图2是现有技术的进一步落实的示意图，
图3是现有技术落实的进一步的例子示意图，
图4是依照本发明第一个实施方案的基准电路的示意图，
图5是依照本发明第二个实施方案的基准电路的示意图，
图6是依照本发明第三个实施方案的基准电路的示意图，
图7是在-55摄氏度将在依照现有技术的电路中放大器的输入电压与在依照本发明的电路中同一放大器的输入电压进行比较模拟曲线图，
图8是依照现有技术和本发明的模拟基准电压输出的对比，而
图9展示依照本发明的电路和依照现有技术的电路的模拟起始时间的比较。
具体实施方式
依照本发明，带隙电压基准电路具有超过现有技术的改善的峰值储备而且提供优于现有技术的截然不同的优点。
如同先前在段落“本发明的现有技术”中讨论过的那样，已知的带隙电压基准电路蒙受许多缺点，包括输出值在大范围内参差不齐。所以，如同先前已经详细说明的那样，需要提供专注于现有技术配置的需求的改善的电路***。图4到6举例说明依照本发明的解决方案的例子。虽然本发明将参照特定的实施方案予以描述，但是人们将会理解这些实施方案除了鉴于权利要求书可以被认为必不可少之时不倾向于把本发明限制为任何一组组合的完整事物，这对于熟悉这项技术的人将是明显的。
人们通过考核图4到6的电路将会理解，本发明提供产生将不再是在较高的电流密度下操作的晶体管的基极-发射极电压而是在较低的电流密度下操作的晶体管的基极-发射极电压的PTAT电压的放大器的公共输入电压。这是在优选实施方案中借助从在较高的电流密度下操作的晶体管的基极-发射极电压中减去基极-发射极的电压差的减法运算提供的。把现有技术的落实和本发明的落实进行比较，人们将会理解，对于相同的条件，本发明的实施方案的放大器输入电压比现有技术配置的低ΔVbe的数值。这个电压差为这个电路提供峰值储备增益。人们将领会到，本发明的电路***提供的对放大器的输入值的减少可以以许多种不同的方式提供，现在将参照可仿效的实施方案予以描述。
在图4中，放大器A的输出端被接到PMOS器件M1、M2、M3和M4的控制极，这些器件的源极与VDD耦合。M1的漏极与Q2的发射极耦合。M2的漏极与Q1的发射极耦合。M3的漏极经由电阻R2与Q3的发射极耦合。M4的漏极与连接NMOS晶体管M5的二极管的漏极耦合。放大器A的非反转接线端与晶体管Q2的发射极耦合。反转接线端经由电阻R1与Q1的发射极耦合，也与NMOS晶体管M6的漏极耦合。M5和M6的控制极被连接在一起，以便形成电流反射镜。Q1、Q2和Q3的基极和M5和M6的源极全都接到公共基准电位上，这个电位在图4中被展示为地，虽然人们将领会到可以使用任何基准电位。
图4的电路操作如下。在最初的稳定时间之后，放大器A的输出达到拉M1到M4的公共控制极电压的电压水平，借此产生通过这些PMOS晶体管的电流，以保证放大器的两个输入端有同样的电压，以较低的电流密度操作的晶体管的基极-发射极电压。M1迫使电流I3进入Q2的发射极；M2迫使被分成通过R1和M6的I2和另一个电流的电流I1进入Q1的发射极；M3迫使电流I4通过R2进入Q3的发射极，而M4迫使电流I2进入二极管连接的NMOS晶体管M5。如果M5和M6是相同的，那么人们将会理解M6通过R1拉来自I1的电流I2。电流I2在R1两端产生必要的电压降，以便这样平衡放大器A，以致两个输入端(+)、(-)处在同一电压水平。
人们将会理解，在R1两端的电压降是：
ΔVBE＝(kT/q)ln(n(I1-I2)/I3)＝I2R1(4)
式4说明I2和I1、I3和14是PTAT电流，因为它们是从相同的控制极-源极电压产生的。它们仅仅由于与纵横比(W/L)相对应的缩放因子而不同。
基准电压是Q3的基极-发射极电压加I4在R2上的电压降：
Vref＝VBEQ3+I4R2(5)。
人们将领会到电流，电流和ΔVBE在需要时可以按比例缩放。例如，如果：
I1＝I4＝2I2＝2I3(6)，
那么基准电压能从下式计算：
Vref＝VBEQ3+2R2/R1KT/qln(n)(7)。
因此，人们将会理解，电阻比(R2/R2)和发射极比(n)的特定组合将提供温度系数最小的基准电压。
图5展示本发明与图4所描述的那个不同的实施方案。图5中的放大器A的输出端接到NMOS器件M5和M6的控制极上。M6的漏极向后与A的非反转接线端耦合。M5的漏极被接到二极管连接的晶体管M4的漏极上。M4的控制极被接到PMOS器件M1、M2和M3的控制极上，所有的PMOS器件的源极接线端都被接到VDD上。M1的漏极被接到发射极面积比电路中的晶体管Q2和Q3大n倍的晶体管Q1的发射极上。M2的漏极被接到晶体管Q2的发射极上。M3的漏极经由电阻R2接到晶体管Q3的发射极上。在这张图中，放大器A的非反转输入端经由电阻R1接到Q2的发射极上，而反转接线端被接到Q1的发射极上。Q1、Q2和Q3的基极以及M5和M6的源极全部接地电位。
从图4到图5的差异是PTAT电流被怎样反射。如同参照图4描述的那样，放大器A迫使M5和M6的公共控制极达到足够的电压水平，以保证对应的ΔVbe电压在R1两端展开。M5的输出端电流被二极管连接的晶体管M4反射并且以对应于M1、M2、M3和M6的比例因子重复。图5所示电路的基准电压能以与图4所示电路相同方式推演出来。
人们将领会到，图4和图5的配置相对图1和2的电路有进一步的优势。一个这样的优势与显现特定的ΔVbe必不可少的源电流和硅面积有关。人们将领会到，产生大的ΔVbe是有利的，因为这个电压将由于放大与相关联的误差一起反映在基准电压中。在图1和图2的实施方案中，ΔVbe能通过使Q2具有更大的硅面积或通过把更多的电流纳入Q1的发射极被放大。在本发明的实施方案中，对于相同的R2，通过减少I2增加ΔVbe是可能的。这种技术的作用是这样的，以致增量可以是使用较少的功率为较大的ΔVbe准备的。这个优势也能用来减少硅面积。
图4所示配置的进一步的优势是放大器周围的两个回路是使电路更稳定的负反馈回路。如果非反转输入端的电压与反转输入端相比较由于各种不同的理由有所增加，那么放大器的输出是高的。作为结果，通过M1-M4的电流减少，而且非反转输入端电压也减少。如果反转输入电压增加，那么放大器的输出变低，借此迫使更多的电流通过M1-M4。随着电流I2增加，R1上的电压降也增加，而反转输入端电压减少。
图6包括全部与图5的那些相同的元件，而且进一步添加了两个PMOS晶体管M7、M8和两个额外的双极性晶体管Q4、Q5。
晶体管Q4与晶体管Q1一起安排在晶体管堆中，现在Q1的基极与Q4的发射极耦合而且有与Q1相同的发射极面积。Q4的发射极还与PMOS器件M7的漏极耦合。类似地，Q2的基极现在与Q5的发射极连接，Q5也有与Q2相同的发射极面积。Q5的发射极与PMOS M8的漏极耦合。Q4和Q5的基极都接地。如同预期的那样，M7和M8的源极与VDD连接。
按照带隙电压基准电路的惯例，基准电压是通过把基极-发射极的电压加到一对晶体管产生的ΔVBE上实现的。然而，依照本发明的落实，如图6所示，放大器输入端的共态范围降低数量ΔVBE。这在诸如放大器的一对输入是一组PMOS晶体管而且基准电压需要低电压电源之类的情况中和/或在诸如来自温度和工艺波动的那些综合结果之类的极端条件下具有特定的应用。使用四个双极性晶体管(两个高电流密度的与两个电流密度比较低的堆叠在一起)使落实变得更容易，因为与非堆叠安排相比较形成较大的ΔVBE。
对于给定的功率耗散和输入端偏置电流，与等价的n-沟道输入对相比，噪声比p-沟道对小大约5倍。然而，当可用的峰值储备非常小的时候，堆叠的双极性晶体管和p-沟道输入对的这种落实在极端条件的情况下有问题。因此，图6的电路降低放大器的输入电压。
所以，图6提供的本发明的优选落实的电路包括四个按PTAT电流偏置的晶体管Q1、Q2、Q4和Q5。晶体管Q1和Q4具有大的发射极面积而且它们的工作电流密度低于具有单位发射极面积并且在高电流密度下操作的晶体管Q2和Q5。人们将领会到，由于这种差别，横跨它们建立不同的VBE，而且综合差异ΔVBE出现在电阻R1两端。这个电压与绝对温度成比例(PTAT)。
放大器A以迫使输入端“+”和“-”的电压相等的方式操作。这导致Q1和Q4上的VBE出现在图6的两个输入端上。ΔVBE出现在R1两端。作为PTAT电流的反馈电流借助反馈由放大器A产生并且被电流反射镜M1反射到M8。电流反射镜M2迫使电压降ΔVBE加在R1两端。
假定反馈电流I是PTAT(即与对绝对温度成比例的)电流，Q2，Q5是单位发射极面积的双极性晶体管，而且Q1和Q4具有比Q2和Q5大n倍的发射极面积，能够表明，只有图6中放大器A的公共输入电压的差异是比图1中放大器A对应的电压低数量ΔVBE。这个电压差为图6的电路提供峰值储备增益。人们将领会到，附加的补偿反馈R-C电路***可以被并入图6的电路，以便为出现在电路中的两个回路提供补偿。
图7表示在最坏的情况(-55摄氏度)下就依照本发明的落实而言放大器的输入电压与在现有技术的落实中作为结果发生的数值相比较。人们将领会到，就这个特定的例子而言在本发明的电路中放大器的输入电压比在现有技术的落实中晶体管处的等价的输入电压低大约150mV。
作为这个放大器输入差异的结果，本发明的电路提供的基准电压在比现有技术的落实低的电压下开始降低。在峰值储备方面的这种改进就最坏的条件(-摄氏55度)展示在图8中。
图9展示依照本发明的电路的起动时间与图1和2的现有技术电路就同样的放大器进行比较的结果，从中人们能看到本发明的电路与现有技术相比有较少的振荡环和较短起动时间。同时，频率补偿所需要的总面积是现有技术所需要的面积的大约1/2，而且人们将领会到本发明的电路***将更快地起动。
人们将领会到，本发明的电路***在许多方面是有利的，优于现有技术的落实，其中包括更快速起动的方式，它能以较低的峰值储备在较低的电源电压下操作，它有较好的PSRR，以及当它需要较小的补偿电容的时候，较低的模具面积是必需的。
在此已经描述了优于现有技术的峰值储备得到改善的带隙电压基准电路。熟悉这项技术的人将领会到一些修改在不脱离本发明的精神和范围的情况下可以完成。因此，它不倾向于以任何方式限制本发明，除了鉴于权利要求书有必要之时。
单词“包括/包含”和单词“有/包括”在根据本发明在此使用时用来规定所述的特征、完整的事物、步骤或元件的出现，但是不排斥出现或附加一个或多个其它的特征、完整的事物、步骤、元件或组件。

Claims (10)

1.一种改善峰值储备的带隙基准电压电路，峰值储备是用电路的电源电压和电路提供的基准电压之间的差异定义的，电路包括：
有反转输入节点和非反转输入节点和输出端的运算放大器，输出端与电压基准节点耦合，输入节点向运算放大器提供公共输入电压；以及
其中反转输入节点和非反转输入节点分别与第一和第二晶体管耦合，这两个晶体管在不同的电流密度下操作，其中一个晶体管操作在第一、较低的电流密度下，另一个晶体管操作在第二、较高的电流密度下；以及
其中运算放大器的一个输入节点被直接连接到以第一电流密度下操作的晶体管的发射极上，借此实现运算放大器的公共输入端电压的减少，以便减少电路的操作峰值储备。
2.根据权利要求1的电路，其中在电压基准节点的电压是与绝对温度成比例的电压和与绝对温度互补的电压的组合。
3.根据权利要求2的电路，其中与绝对温度互补的电压是由与运算放大器的输出端耦合的第三晶体管的基极-发射极电压提供的。
4.根据权利要求2的电路，其中运算放大器在它的输出端产生与绝对温度成比例的电流，与绝对温度成比例的电流是通过提供接在电压基准节点和地之间的阻抗负载在基准节点转换成与绝对温度成比例的电压的。
5.根据权利要求4的电路，其中运算放大器的输出端节点与至少一个电流反射镜耦合，电流反射镜反射在运算放大器的输出端产生的与绝对温度成比例的电流。
6.根据权利要求1的电路，其中运算放大器的公共输入电压起源于第一和第二晶体管的基极-发射极电压之差。
7.根据权利要求6的电路，其中电阻被接在运算放大器的输入节点和在较高的电流密度下操作的晶体管之间，电阻两端的电压等于第一和第二晶体管的基极-发射极电压之间的电压差。
8.根据权利要求1的电路，其中按堆叠安排提供的一对晶体管与放大器的每个输入端耦合，这种堆叠安排使第一对晶体管操作的电流密度比第二对晶体管操作的电流密度要低。
9.根据权利要求7的电路，其中放大器的输出端与电流反射镜耦合，电流反射镜适合把在放大器的输出端提供的PTAT电流向放大器的输入端反射。
10.一种提供改善峰值储备的电压带隙电路的方法，该方法由下述步骤组成：
提供放大器，该放大器具有在其上有公共输入电压出现的第一和第二输入端，有晶体管元件与输入端耦合，晶体管元件有不同的电流密度，其中第一晶体管元件操作在第一电流密度下，所述的第一电流密度低于第二晶体管元件操作的电流密度，晶体管元件被配置用于在放大器的两个输入端上产生带隙电压，
在放大器的第一输入端和第二晶体管元件之间提供电阻以通过耦合到放大器输入端上的晶体管元件的基极发射极电压差来实现公共输入电压的减少。
CNB2003801077443A 2002-12-27 2003-12-24 有改善的峰值储备的cmos电压带隙基准 Expired - Fee Related CN100430857C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/330,379 US6885178B2 (en) 2002-12-27 2002-12-27 CMOS voltage bandgap reference with improved headroom
US10/330,379 2002-12-27

Publications (2)

Publication Number Publication Date
CN1732419A CN1732419A (zh) 2006-02-08
CN100430857C true CN100430857C (zh) 2008-11-05

Family

ID=32654479

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801077443A Expired - Fee Related CN100430857C (zh) 2002-12-27 2003-12-24 有改善的峰值储备的cmos电压带隙基准

Country Status (5)

Country Link
US (1) US6885178B2 (zh)
JP (2) JP4714467B2 (zh)
CN (1) CN100430857C (zh)
AU (1) AU2003300369A1 (zh)
WO (1) WO2004061541A2 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100543632C (zh) * 2003-08-15 2009-09-23 Idt-紐威技术有限公司 采用cmos技术中电流模式技术的精确电压/电流参考电路
US7543253B2 (en) * 2003-10-07 2009-06-02 Analog Devices, Inc. Method and apparatus for compensating for temperature drift in semiconductor processes and circuitry
US7211993B2 (en) * 2004-01-13 2007-05-01 Analog Devices, Inc. Low offset bandgap voltage reference
KR100585141B1 (ko) * 2004-04-27 2006-05-30 삼성전자주식회사 전원 전압 변동에 둔감한 셀프 바이어스된 밴드갭 기준전압 발생 회로
US7173407B2 (en) * 2004-06-30 2007-02-06 Analog Devices, Inc. Proportional to absolute temperature voltage circuit
US7193454B1 (en) * 2004-07-08 2007-03-20 Analog Devices, Inc. Method and a circuit for producing a PTAT voltage, and a method and a circuit for producing a bandgap voltage reference
US7053694B2 (en) * 2004-08-20 2006-05-30 Asahi Kasei Microsystems Co., Ltd. Band-gap circuit with high power supply rejection ratio
US20060152206A1 (en) * 2004-12-23 2006-07-13 Yu Tim W H Method for improving the power supply rejection ratio (PSRR) of low power reference circuits
KR100605258B1 (ko) 2005-02-28 2006-07-31 삼성전자주식회사 초 저전력 소모 특성을 갖는 기준전압 발생회로
US7224209B2 (en) * 2005-03-03 2007-05-29 Etron Technology, Inc. Speed-up circuit for initiation of proportional to absolute temperature biasing circuits
US7728574B2 (en) * 2006-02-17 2010-06-01 Micron Technology, Inc. Reference circuit with start-up control, generator, device, system and method including same
US7456679B2 (en) * 2006-05-02 2008-11-25 Freescale Semiconductor, Inc. Reference circuit and method for generating a reference signal from a reference circuit
US7710190B2 (en) * 2006-08-10 2010-05-04 Texas Instruments Incorporated Apparatus and method for compensating change in a temperature associated with a host device
US8102201B2 (en) 2006-09-25 2012-01-24 Analog Devices, Inc. Reference circuit and method for providing a reference
US7576598B2 (en) * 2006-09-25 2009-08-18 Analog Devices, Inc. Bandgap voltage reference and method for providing same
US7714563B2 (en) * 2007-03-13 2010-05-11 Analog Devices, Inc. Low noise voltage reference circuit
US7605578B2 (en) 2007-07-23 2009-10-20 Analog Devices, Inc. Low noise bandgap voltage reference
US7612606B2 (en) * 2007-12-21 2009-11-03 Analog Devices, Inc. Low voltage current and voltage generator
US7598799B2 (en) * 2007-12-21 2009-10-06 Analog Devices, Inc. Bandgap voltage reference circuit
CN101470458B (zh) * 2007-12-26 2010-10-27 中国科学院微电子研究所 带隙基准电压参考电路
US7750728B2 (en) * 2008-03-25 2010-07-06 Analog Devices, Inc. Reference voltage circuit
US7880533B2 (en) * 2008-03-25 2011-02-01 Analog Devices, Inc. Bandgap voltage reference circuit
US7902912B2 (en) * 2008-03-25 2011-03-08 Analog Devices, Inc. Bias current generator
KR101520687B1 (ko) * 2008-10-21 2015-05-21 엘지전자 주식회사 레이저 디스플레이 시스템의 소비전력 저감장치 및 방법
US8169256B2 (en) * 2009-02-18 2012-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bandgap reference circuit with an output insensitive to offset voltage
CN101840243A (zh) * 2010-05-28 2010-09-22 上海宏力半导体制造有限公司 Cmos带隙基准电压产生电路
CN101853042B (zh) * 2010-05-28 2015-09-16 上海华虹宏力半导体制造有限公司 带隙基准电路
JP5535154B2 (ja) * 2011-09-02 2014-07-02 株式会社東芝 基準信号発生回路
CN102999080B (zh) * 2011-09-16 2014-09-03 晶宏半导体股份有限公司 能隙参考电压电路
US20130106390A1 (en) * 2011-11-01 2013-05-02 Qualcomm Incorporated Curvature-compensated band-gap voltage reference circuit
US8864377B2 (en) * 2012-03-09 2014-10-21 Hong Kong Applied Science & Technology Research Institute Company Limited CMOS temperature sensor with sensitivity set by current-mirror and resistor ratios without limiting DC bias
US9030186B2 (en) * 2012-07-12 2015-05-12 Freescale Semiconductor, Inc. Bandgap reference circuit and regulator circuit with common amplifier
CN102915066B (zh) * 2012-10-25 2014-09-03 四川和芯微电子股份有限公司 用于输出基准电压的电路
US9780652B1 (en) 2013-01-25 2017-10-03 Ali Tasdighi Far Ultra-low power and ultra-low voltage bandgap voltage regulator device and method thereof
CN103218001B (zh) * 2013-04-15 2014-09-10 无锡普雅半导体有限公司 一种软启动的电压调整电路
US9658637B2 (en) 2014-02-18 2017-05-23 Analog Devices Global Low power proportional to absolute temperature current and voltage generator
US9519304B1 (en) 2014-07-10 2016-12-13 Ali Tasdighi Far Ultra-low power bias current generation and utilization in current and voltage source and regulator devices
JP6083421B2 (ja) * 2014-08-28 2017-02-22 株式会社村田製作所 バンドギャップ基準電圧回路
US10177713B1 (en) 2016-03-07 2019-01-08 Ali Tasdighi Far Ultra low power high-performance amplifier
US10310539B2 (en) * 2016-08-26 2019-06-04 Analog Devices Global Proportional to absolute temperature reference circuit and a voltage reference circuit
US10528070B2 (en) 2018-05-02 2020-01-07 Analog Devices Global Unlimited Company Power-cycling voltage reference
US10409312B1 (en) 2018-07-19 2019-09-10 Analog Devices Global Unlimited Company Low power duty-cycled reference
CN108646843A (zh) * 2018-08-06 2018-10-12 上海晟矽微电子股份有限公司 带隙电路及电子设备
KR20210064497A (ko) 2019-11-25 2021-06-03 삼성전자주식회사 밴드갭 기준 전압 생성 회로
CN113376423B (zh) * 2021-04-25 2023-08-08 合肥中感微电子有限公司 一种电压检测电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434532A (en) * 1993-06-16 1995-07-18 Texas Instruments Incorporated Low headroom manufacturable bandgap voltage reference
US6242897B1 (en) * 2000-02-03 2001-06-05 Lsi Logic Corporation Current stacked bandgap reference voltage source
US6362612B1 (en) * 2001-01-23 2002-03-26 Larry L. Harris Bandgap voltage reference circuit
US6489835B1 (en) * 2001-08-28 2002-12-03 Lattice Semiconductor Corporation Low voltage bandgap reference circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4525663A (en) * 1982-08-03 1985-06-25 Burr-Brown Corporation Precision band-gap voltage reference circuit
IT1223685B (it) * 1988-07-12 1990-09-29 Italtel Spa Generatore di tensione di riferimento completamente differenziale
US4928056A (en) * 1988-10-06 1990-05-22 National Semiconductor Corporation Stabilized low dropout voltage regulator circuit
US4902959A (en) * 1989-06-08 1990-02-20 Analog Devices, Incorporated Band-gap voltage reference with independently trimmable TC and output
EP0658835B1 (en) * 1993-12-17 1999-10-06 STMicroelectronics S.r.l. Low supply voltage, band-gap voltage reference
TW300348B (zh) * 1995-03-17 1997-03-11 Maxim Integrated Products
US6529066B1 (en) * 2000-02-28 2003-03-04 National Semiconductor Corporation Low voltage band gap circuit and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434532A (en) * 1993-06-16 1995-07-18 Texas Instruments Incorporated Low headroom manufacturable bandgap voltage reference
US6242897B1 (en) * 2000-02-03 2001-06-05 Lsi Logic Corporation Current stacked bandgap reference voltage source
US6362612B1 (en) * 2001-01-23 2002-03-26 Larry L. Harris Bandgap voltage reference circuit
US6489835B1 (en) * 2001-08-28 2002-12-03 Lattice Semiconductor Corporation Low voltage bandgap reference circuit

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A Simple Three-Terminal IC Bandgap Reference. A. PAUL BROKAW.IEEE JOURNAL OF SOLID-STATE CIRCUITS,Vol.sc-9 No.6. 1974
A Simple Three-Terminal IC Bandgap Reference. A. PAUL BROKAW.IEEE JOURNAL OF SOLID-STATE CIRCUITS,Vol.sc-9 No.6. 1974 *
A Sub-1-V 15-ppm/C CMOS Bandgap Voltage ReferenceWithout Requiring Low Threshold Voltage Device. Ka Nang Leung, Philip K.T.Mok.IEEE JOURNAL OF SOLID-STATE CIRCIUTS,Vol.37 No.4. 2002
A Sub-1-V 15-ppm/C CMOS Bandgap Voltage ReferenceWithout Requiring Low Threshold Voltage Device. Ka Nang Leung, Philip K.T.Mok.IEEE JOURNAL OF SOLID-STATE CIRCIUTS,Vol.37 No.4. 2002 *

Also Published As

Publication number Publication date
WO2004061541A2 (en) 2004-07-22
AU2003300369A8 (en) 2004-07-29
US20040124825A1 (en) 2004-07-01
JP2011023014A (ja) 2011-02-03
AU2003300369A1 (en) 2004-07-29
US6885178B2 (en) 2005-04-26
JP4714467B2 (ja) 2011-06-29
JP2006512681A (ja) 2006-04-13
CN1732419A (zh) 2006-02-08
WO2004061541A3 (en) 2004-10-14

Similar Documents

Publication Publication Date Title
CN100430857C (zh) 有改善的峰值储备的cmos电压带隙基准
US6075407A (en) Low power digital CMOS compatible bandgap reference
JP3586073B2 (ja) 基準電圧発生回路
US7170336B2 (en) Low voltage bandgap reference (BGR) circuit
US5061862A (en) Reference voltage generating circuit
US7078958B2 (en) CMOS bandgap reference with low voltage operation
US6815941B2 (en) Bandgap reference circuit
US4447784A (en) Temperature compensated bandgap voltage reference circuit
US7053694B2 (en) Band-gap circuit with high power supply rejection ratio
US5453679A (en) Bandgap voltage and current generator circuit for generating constant reference voltage independent of supply voltage, temperature and semiconductor processing
US7902912B2 (en) Bias current generator
US9582021B1 (en) Bandgap reference circuit with curvature compensation
US6118266A (en) Low voltage reference with power supply rejection ratio
JPH05173659A (ja) バンドギャップ参照回路装置
CN110895423B (zh) 用于与绝对温度成比例电路的***和方法
JPH11288321A (ja) Ｎｐｎデバイスを用いないｃｍｏｓ処理工程に対する正確なバンドギャップ回路
US4348633A (en) Bandgap voltage regulator having low output impedance and wide bandwidth
JPH07152445A (ja) 電圧発生回路
US6771055B1 (en) Bandgap using lateral PNPs
US6310519B1 (en) Method and apparatus for amplifier output biasing for improved overall temperature stability
US6218894B1 (en) Voltage and/or current reference circuit
US8203324B2 (en) Low voltage bandgap voltage reference circuit
KR950003019B1 (ko) 밴드갭 기준전압 발생회로
CN118092559A (zh) 低电压带隙参考电路
JPH0816267A (ja) 定電圧回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081105

CF01 Termination of patent right due to non-payment of annual fee