CN100423275C - Tft lcd阵列基板***走线结构及其制造方法 - Google Patents

Tft lcd阵列基板***走线结构及其制造方法 Download PDF

Info

Publication number
CN100423275C
CN100423275C CNB2006101498838A CN200610149883A CN100423275C CN 100423275 C CN100423275 C CN 100423275C CN B2006101498838 A CNB2006101498838 A CN B2006101498838A CN 200610149883 A CN200610149883 A CN 200610149883A CN 100423275 C CN100423275 C CN 100423275C
Authority
CN
China
Prior art keywords
public electrode
substrate
peripheral
line
electrode cabling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006101498838A
Other languages
English (en)
Other versions
CN1945839A (zh
Inventor
彭志龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CNB2006101498838A priority Critical patent/CN100423275C/zh
Publication of CN1945839A publication Critical patent/CN1945839A/zh
Application granted granted Critical
Publication of CN100423275C publication Critical patent/CN100423275C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了TFT LCD阵列基板***走线结构，包括：一基板及其形成于其上的阵列结构；一修复线，形成在基板上；一栅极绝缘层，形成在修复线之上；一***公共电极走线，形成在栅极绝缘层之上，并与修复线存在交叠；其中***公共电极走线在与修复线交叠区域呈网状结构。本发明还同时公开了另外一种TFT LCD阵列基板***走线结构以及这两种阵列基板***走线结构的制造方法。本发明在满足走线电阻的前提下，将***公共电极走线在于修复线交叠区域设计成网状，降低了走线间的电容耦合效应，从而满足了修复线正常修复的要求。

Description

TFT LCD阵列基板***走线结构及其制造方法
技术领域
本发明涉及薄膜晶体管液晶显示器(TFT LCD)阵列基板结构及其制造方法，尤其涉及TFT LCD阵列基板***走线结构及其制造方法。
背景技术
TFT LCD的结构设计中，TFT(薄膜晶体管)***走线的布局，包括防静电的导电环，栅扫描线，数据扫描线，***公共电极走线，修复线(Repa ir line)和其他用于测试的花样。这些花样的存在对后工艺有很大影响，如成盒工艺，封框胶紫外线固化等有很大影响，可能引发不良如周边液晶污染，切割不良，ESD等。在TFT***设置修复线是维修数据扫描线断线的主要方法。某条数据扫描线断线经维修后，将通过修复线把数据扫描线的信号送入到像素区。而修复线在TFT***的走线方式因各种因素与***公共电极走线在阵列基板上出现交叠，而且因其他需求如公共电极电位均匀性的要求，考虑***公共电极走线的电阻不能太大，***公共电极走线很宽，因此交叠区域面积很大，造成修复线与***公共电极走线的耦合效应，使修复失败，对数据线短线的修复失败是实际生产实践中遇到的一类问题，造成了巨大的经济损失。
图1是现有技术中***公共电极走线和修复线在TFT***交叠区俯视图；图2和图3是图1中沿A-A和的B-B位置的横截面图。如图1所示，修复线1形成在阵列基板的***部分，栅极绝缘层3，形成于修复线1之上；***公共电极走线2形成于栅极绝缘层3之上，并与所述修复线1存在交叠；钝化层4，形成于***公共电极走线2之上。由图可见，修复线1和***公共电极走线2由于存在很大面积的交叠，故耦合效应也相应很大。
实践中，这种走线上的交叠，考虑到其他***引线及静电等各种因素，又是不可避免的。特别是大尺寸，交叠区域会更大，耦合效应也会更明显。
发明内容
本发明的目的是为了克服现有技术的缺陷，提供TFT LCD阵列基板***走线结构及其制造方法，其可降低***走线中修复线与***公共电极走线交叠区的耦合作用。
为了实现上述目的，本发明提供一种TFT LCD阵列基板***走线结构，包括：
一基板及形成于其上的阵列结构；
一修复线，形成与所述基板上；
一栅极绝缘层，形成于所述修复线之上；
一***公共电极走线，形成于所述栅极绝缘层之上，并与所述修复线存在交叠；
其中，所述***公共电极走线在与所述修复线交叠区域呈网状结构。
上述结构还可包括一钝化层，形成于所述***公共电极走线之上。
上述方案中，所述修复线或***公共电极走线的组成材料为钼、铝、铝镍合金、钼钨合金、铬、或铜之一或这些材料的任意组合。所述网状结构为系列条状的孔结构。
为了实现上述目的，本发明同时提供一种TFT LCD阵列基板***走线结构的制造方法，包括：
步骤1，在基板上沉积金属薄膜，采用掩模版通过曝光工艺和化学腐蚀工艺，在形成阵列基板栅线的同时，在基板像素区***区域上形成修复线；
步骤2，在完成步骤1的基板上沉积绝缘层薄膜；
步骤3，在完成步骤2的基板上沉积金属薄膜，采用掩模版通过曝光工艺和化学腐蚀工艺，在形成阵列基板数据线的同时，在基板像素区***区域上形成***公共电极走线，并使形成的***公共电极走线在与修复线交叠的区域呈网状结构。
上述方案中，所述步骤3中形成的网状结构***公共电极走线为系列条状的孔结构。
为了实现上述目的，本发明提供另外一种TFT LCD阵列基板***走线结构，包括：
一基板及形成于其上的阵列结构；
一修复线，形成在所述基板上；
一栅极绝缘层，形成于所述修复线之上；
一***公共电极走线，形成于所述栅极绝缘层之上，并在所述修复线上方位置处断开；
一钝化层，形成于所述***公共电极走线之上，并在所述***公共电极走线靠近断开位置上形成过孔或槽；
一连接引线，形成于所述钝化层之上，并通过所述过孔或槽将所述断开的***公共电极走线连接起来，所述连接引线结构呈网状。
上述方案，所述连接引线的材料为透明像素电极。所述修复线或***公共电极走线为钼、铝、铝镍合金、钼钨合金、铬、或铜之一或任意组合。所述网状为系列条状的孔结构。
为了实现上述目的，本发明同时提供另外一种TFT LCD阵列基板***走线结构的制造方法，包括：
步骤1，在基板上沉积金属薄膜，采用掩模版通过曝光工艺和化学腐蚀工艺，在形成阵列基板栅线的同时，在基板像素区***区域上形成修复线；
步骤2，在完成步骤1的基板上沉积绝缘层薄膜；
步骤3，在完成步骤2的基板上沉积金属薄膜，采用掩模版通过曝光工艺和化学腐蚀工艺，在形成阵列基板数据线的同时，在基板像素区***区域上形成***公共电极走线，并使***公共电极走线在与修复线相交位置处断开；
步骤4，在完成步骤3的基板上沉积钝化层，采用掩模版通过曝光工艺和化学腐蚀工艺，在形成阵列基板钝化层过孔的同时，在***公共电极走线靠近修复线位置的上方形成连接***公共电极走线的钝化层过孔或槽；
步骤5，在完成步骤4的基板上沉积透明导电薄膜，采用掩模版通过曝光工艺和化学腐蚀工艺，在形成像素电极的同时，形成通过所述步骤4连接***公共电极走线的钝化层过孔或槽将断开的***公共电极连接起来的连接引线，所述连接引线结构呈网状。
上述方案中，所述步骤5中形成的连接引线结构的网状为系列条状的孔结构。
与现有专利技术相比，本发明在满足走线电阻的前提下，将***公共电极走线设计成网状，同时将修复线变窄，缩小修复线和***公共电极走线的交叠面积，或同时增加修复线与***公共电极走线的空间距离，降低了走线间的电容耦合效应，从而满足了修复线正常修复的要求。
下面结合附图和具体实施例对本发明进行进一步的详细说明。
附图说明
图1是现有技术中***公共电极走线和修复线在TFT***交叠区结构俯视图；
图2是图1中沿A-A的横截面图；
图3是图1中沿B-B的横截面图；
图4是本发明的一种***公共电极走线和修复线在TFT***交叠区结构俯视图；
图5是图4中沿C-C的横截面图；
图6是图4中沿D-D的横截面图；
图7是本发明的另一种***公共电极走线和修复线在TFT***交叠区结构俯视图；
图8是图7中沿E-E的横截面图；
图9是图7中沿F-F的横截面图；
图10本发明图7结构中***公共电极走线刻蚀完成后俯视图。
图中标记：1、修复线；2、***公共电极走线；3、栅极绝缘层；4、钝化层；5、连接引线；6、钝化层过孔或槽。
具体实施方式
实施例一：
图4是本发明的一个具体实施例***公共电极走线和修复线在TFT***交叠区结构俯视图，图4中C-C位置和D-D位置的横截面图如图5和图6所示。如图4所示，该结构包括：一个TFT基板(包含阵列基板)；一组修复线1，一般为两条，也可变化为多条；；一层栅极绝缘层3，形成于修复线1之上；***公共电极走线2形成于栅极绝缘层3之上，并与修复线1存在交叠；钝化层4，形成于***公共电极走线2之上。其中，修复线1和***公共电极走线2的材料可为钼、铝、铝镍合金、钼钨合金、铬、或铜之一或任意组合。
如图4所示，与现有技术相比，本实施例中***公共电极走线2在与修复线1的交叠区域，***公共电极走线2为网状结构，并同时将修复线1在满足电阻需求的条件下，尽可能做细，做窄，缩小修复线1和***公共电极走线2的交叠面积，力求降低走线间的电容耦合效应。本实施例中该网状结构为系列条状的孔结构，也可变化为其他结构，如变化为方孔与圆孔的结合或其它各种形状的孔结合结构。
以上是本实施例网状结构的典型实现。事实上，凡是利用网状结构设计来降低各类走线交叠区的耦合效应，均可采用该结构。
本实施例的具体实现工艺可以如下。
首先，使用磁控溅射方法，在玻璃基板上制备一层厚度在
Figure C20061014988300091
至
Figure C20061014988300092
的栅金属薄膜。栅金属材料通常使用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属。用栅极掩模版通过曝光工艺和化学腐蚀工艺，在形成栅线的同时，在玻璃基板像素区***的一定区域上形成修复线1的图案，如图4所示。
然后，利用化学汽相沉积的方法在阵列基板上连续淀积
Figure C20061014988300101
到的栅极绝缘层薄膜3和
Figure C20061014988300103
到
Figure C20061014988300104
的非晶硅薄膜。栅极绝缘层3材料通常是氮化硅。用有源层的掩模版进行曝光后对非晶硅进行刻蚀，形成半导体有缘层沟道。
接下来，采用和栅金属类似的制备方法，在阵列基板上淀积一层类似于栅金属的厚度在到
Figure C20061014988300106
金属薄膜，通常使用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属。通过源漏极的掩模版的设计变更，在形成数据线或源漏电极的同时，形成本发明所涉及交叠区的***公共电极走线2，如图4所示。
随后，用和制备栅极绝缘层以及有源层相类似的方法，在整个阵列基板上沉积一层厚度在
Figure C20061014988300107
到
Figure C20061014988300108
的钝化层5，其材料通常是氮化硅。
最后，使用磁控溅射方法形成透明电极，常用的透明电极为氧化铟锡等，厚度在
Figure C20061014988300109
至
Figure C200610149883001010
之间。通过掩模光刻化学腐蚀等工艺，形成像素电极。
实施例二：
图7是本发明的另一个具体实施例***公共电极走线和修复线在TFT***交叠区俯视图，图7中E-E位置和F-F位置的横截面图如图8和图9所示。如图7所示，该结构包括：一个TFT基板(包含阵列基板)；一组修复线1，一般为两条，也可变化为多条；栅极绝缘层3，形成于修复线1之上；***公共电极走线2形成于栅极绝缘层3之上，并在修复线1上方位置处断开；钝化层4，形成于***公共电极走线2之上，并在***公共电极走线2靠近断开位置上形成钝化层过孔或槽6；连接引线5，形成于钝化层4之上，并通过它将断开的***公共电极走线连接起来。其中，修复线1和***公共电极走线2的材料可为钼、铝、铝镍合金、钼钨合金、铬、或铜之一或任意组合。
如图7所示，与现有技术相比，本实施例中***公共电极走线2在与修复线1的交叠区域，通过连接引线5进行连接，连接引线5材料为透明像素电极，也可为其他材料。连接引线5呈条状的网状孔结构，也可变化为其他结构，如变化为方孔与圆孔的结合或其它各种形状的孔结合结构。
本实施例中在***公共电极走线2在交叠区部分采用了连接引线5，该连接引线5通过钝化层过孔或槽6相连，截面图如图8和图9所示。该结构使得修复线1和***公共电极走线2在交叠区的距离变大，进一步降低走线间的耦合效应。同理，修复线1在满足电阻需求的条件下，尽可能做细，做窄，缩小修复线1和连接引线5的交叠面积，力求进一步降低走线间的电容耦合效应。
本实施例的具体实现工艺可以如下。
首先，使用磁控溅射方法，在基板上制备一层厚度在至
Figure C20061014988300112
的栅金属薄膜。栅金属材料通常使用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属。用栅极掩模版通过曝光工艺和化学腐蚀工艺，在形成栅线的同时，在基板像素区***的一定区域上形成修复线1的图案，如图7所示。
接着，利用化学汽相沉积的方法在阵列基板上连续淀积
Figure C20061014988300113
到的栅极绝缘层3和
Figure C20061014988300115
到
Figure C20061014988300116
的非晶硅薄膜。栅极绝缘层3材料通常是氮化硅。用有源层的掩模版进行曝光后对非晶硅进行刻蚀，形成半导体有缘层沟道。
然后，采用和栅金属类似的制备方法，在阵列基板上淀积一层类似于栅金属的厚度在
Figure C20061014988300117
到
Figure C20061014988300118
金属薄膜，通常使用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属。通过源漏极的掩模版的设计变更，形成本发明所涉及交叠区的***公共电极走线2，如图10所示，和其他花样，如源漏极，数据扫描线等。
接下来，用和制备栅极绝缘层以及有源层相类似的方法，在整个阵列基板上沉积一层厚度在
Figure C20061014988300119
到
Figure C200610149883001110
的钝化层5，其材料通常是氮化硅。通过钝化层的掩模版的设计变更，利用曝光和刻蚀工艺形成在形成阵列基板钝化层过孔的同时形成本发明的连接断开的***公共电极走线的钝化层过孔或槽6，如图9所示的截面图，和其他花样。钝化层过孔或槽6用以实现***公共电极走线2和连接引线5的连接，其尺度及形状视需求而定，可以一个或多个，可以是孔或沟槽。
最后，使用磁控溅射方法形成透明电极，常用的透明电极为氧化铟锡等，厚度在
Figure C20061014988300121
至
Figure C20061014988300122
之间。通过掩模版的设计变更，通过掩模光刻化学腐蚀等工艺形成本发明所设计的网状透明像素电极连接引线5和像素区的像素电极，同时通过钝化层过孔或槽6将***公共电极走线5连接起来，截面图如图8所示。在交叠区使用透明网状连接引线5，进一步加大了修复线1与***公共电极走线2的空间距离(由栅极绝缘层3和钝化层4够成)，在大尺寸屏设计中(各种走线因电阻要小的需求，进一步变宽)，使进一步降低耦合电容效应成为可能。也可同时可降低因微粒可能造成的修复线与***公共电极走线间的短路的可能。
以上是本实施例所设计网状结构的典型实现。事实上，凡是利用网状结构设计来降低各类走线交叠区的耦合效应，均可采用该结构。
归纳起来，本发明典型的工艺流程如下：
栅极层金属的溅射成膜-掩模光刻-刻蚀(栅极扫描线，栅电极，交叠区的修复线)
栅极绝缘层，有源层的成膜-掩模光刻-刻蚀(有源层，绝缘介质层)
源电极层金属的溅射成膜-掩模光刻-刻蚀(源电极，漏电极，数据线，交叠区网状公共电极连接引线或部分***公共电极走线)
钝化层的成膜-掩模光刻-刻蚀(钝化层，连接部分***公共电极走线的钝化层过孔)
像素电极层的溅射成膜-掩模光刻-刻蚀(像素电极，部分***公共电极走线的网状连接引线)
由上述工艺流程可见，本发明所设计的结构方案与5MASK(5次光刻)或4Mask(4次光刻)工艺的主流程一致，只需改变各层掩模版设计就可完成，图4的结构只涉及栅极金属层，源极金属层的掩模版变更，图7的结构涉及栅极金属层，源极金属层，钝化层，透明电极层的掩模版变更。因此，本发明的结构可进行多种变更，制造方法也可适用于各种光刻工艺。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当按照需要可使用不同材料和设备实现之，即可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (12)

1. 一种TFT LCD阵列基板***走线结构，其特征在于，包括：
一基板及形成于其上的阵列结构；
一修复线，形成于所述基板上；
一栅极绝缘层，形成于所述修复线之上；
一***公共电极走线，形成于所述栅极绝缘层之上，并与所述修复线存在交叠；
其中，所述***公共电极走线在与所述修复线交叠区域呈网状结构。
2. 根据权利要求1所述的结构，其特征在于：还包括一钝化层，形成于所述***公共电极走线之上。
3. 根据权利要求1或2所述的结构，其特征在于：所述修复线或***公共电极走线的组成材料为钼、铝、铝镍合金、钼钨合金、铬、或铜之一或这些材料的任意组合。
4. 根据权利要求1或2所述的结构，其特征在于：所述网状结构为系列条状的孔结构。
5. 一种TFT LCD阵列基板***走线结构的制造方法，其特征在于，包括：
步骤1，在基板上沉积金属薄膜，采用掩模版通过曝光工艺和化学腐蚀工艺，在形成阵列基板栅线的同时，在基板像素区***区域上形成修复线；
步骤2，在完成步骤1的基板上沉积绝缘层薄膜；
步骤3，在完成步骤2的基板上沉积金属薄膜，采用掩模版通过曝光工艺和化学腐蚀工艺，在形成阵列基板数据线的同时，在基板像素区***区域上形成***公共电极走线，并使形成的***公共电极走线在与修复线交叠的区域呈网状结构。
6. 根据权利要求5所述的制造方法，其特征在于：所述步骤3中形成的网状结构***公共电极走线为系列条状的孔结构。
7. 一种TFT LCD阵列基板***走线结构，其特征在于，包括：
一基板及形成于其上的阵列结构；
一修复线，形成于所述基板上；
一栅极绝缘层，形成于所述修复线之上；
一***公共电极走线，形成于所述栅极绝缘层之上，并在所述修复线上方位置处断开；
一钝化层，形成于所述***公共电极走线之上，并在所述***公共电极走线靠近断开位置上形成过孔或槽；
一连接引线，形成于所述钝化层之上，并通过所述过孔或槽将所述断开的***公共电极走线连接起来，所述连接引线结构呈网状。
8. 根据权利要求7所述的结构，其特征在于：所述连接引线的材料为透明像素电极。
9. 根据权利要求7所述的结构，其特征在于：所述修复线或***公共电极走线为钼、铝、铝镍合金、钼钨合金、铬、或铜之一或任意组合。
10. 根据权利要求7所述的结构，其特征在于：所述网状为系列条状的孔结构。
11. 一种TFT LCD阵列基板***走线结构的制造方法，其特征在于，包括：
步骤1，在基板上沉积金属薄膜，采用掩模版通过曝光工艺和化学腐蚀工艺，在形成阵列基板栅线的同时，在基板像素区***区域上形成修复线；
步骤2，在完成步骤1的基板上沉积绝缘层薄膜；
步骤3，在完成步骤2的基板上沉积金属薄膜，采用掩模版通过曝光工艺和化学腐蚀工艺，在形成阵列基板数据线的同时，在基板像素区***区域上形成***公共电极走线，并使***公共电极走线在与修复线相交位置处断开；
步骤4，在完成步骤3的基板上沉积钝化层，采用掩模版通过曝光工艺和化学腐蚀工艺，在形成阵列基板钝化层过孔的同时，在***公共电极走线靠近修复线位置的上方形成连接***公共电极走线的钝化层过孔或槽；
步骤5，在完成步骤4的基板上沉积透明导电薄膜，采用掩模版通过曝光工艺和化学腐蚀工艺，在形成像素电极的同时，形成通过所述步骤4连接***公共电极走线的钝化层过孔或槽将断开的***公共电极连接起来的连接引线，所述连接引线结构呈网状。
12. 根据权利要求11所述的制造方法，其特征在于：所述网状为系列条状的孔结构。
CNB2006101498838A 2006-10-27 2006-10-27 Tft lcd阵列基板***走线结构及其制造方法 Active CN100423275C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101498838A CN100423275C (zh) 2006-10-27 2006-10-27 Tft lcd阵列基板***走线结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101498838A CN100423275C (zh) 2006-10-27 2006-10-27 Tft lcd阵列基板***走线结构及其制造方法

Publications (2)

Publication Number Publication Date
CN1945839A CN1945839A (zh) 2007-04-11
CN100423275C true CN100423275C (zh) 2008-10-01

Family

ID=38045129

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101498838A Active CN100423275C (zh) 2006-10-27 2006-10-27 Tft lcd阵列基板***走线结构及其制造方法

Country Status (1)

Country Link
CN (1) CN100423275C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741309B2 (en) 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
CN108649035B (zh) * 2018-04-26 2019-08-16 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN111090202B (zh) 2020-03-22 2020-09-01 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429908B1 (en) * 1997-09-30 2002-08-06 Lg Philips Lcd Co., Ltd. Method for manufacturing a gate of thin film transistor in a liquid crystal display device
JP2005062276A (ja) * 2003-08-20 2005-03-10 Chi Mei Electronics Corp Ｉｐｓ液晶ディスプレイ及び輝点の滅点化方法
CN1629704A (zh) * 2003-12-18 2005-06-22 三星电子株式会社 用于显示器的薄膜晶体管阵列面板
JP2005326562A (ja) * 2004-05-13 2005-11-24 Sony Corp 液晶パネル及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429908B1 (en) * 1997-09-30 2002-08-06 Lg Philips Lcd Co., Ltd. Method for manufacturing a gate of thin film transistor in a liquid crystal display device
JP2005062276A (ja) * 2003-08-20 2005-03-10 Chi Mei Electronics Corp Ｉｐｓ液晶ディスプレイ及び輝点の滅点化方法
CN1629704A (zh) * 2003-12-18 2005-06-22 三星电子株式会社 用于显示器的薄膜晶体管阵列面板
JP2005326562A (ja) * 2004-05-13 2005-11-24 Sony Corp 液晶パネル及びその製造方法

Also Published As

Publication number Publication date
CN1945839A (zh) 2007-04-11

Similar Documents

Publication Publication Date Title
CN100442132C (zh) 一种tft lcd阵列基板结构及其制造方法
CN100499138C (zh) 一种tft lcd阵列基板结构及其制造方法
CN100454561C (zh) 薄膜晶体管阵列基板及其制造方法、修复方法
CN100454557C (zh) 一种tft lcd阵列基板结构及其制造方法
US11489004B2 (en) Display substrate, method for manufacturing same, and display device thereof
JPS61245136A (ja) 薄膜トランジスタ
CN101354507B (zh) 薄膜晶体管液晶显示器阵列基板结构及其制造方法
CN105467706B (zh) 阵列基板结构及阵列基板断线修复方法
US20130280822A1 (en) Method for repairing driver circuit structure
CN101373301B (zh) Ffs型tft-lcd阵列基板结构及其制造方法
US20060038180A1 (en) Pixel structure
JP2012248896A (ja) 薄膜トランジスタ及びその製造方法
CN101013709A (zh) 一种tft阵列结构及其制作方法
KR20230015871A (ko) 디스플레이 패널 및 디스플레이 장치
CN100423275C (zh) Tft lcd阵列基板***走线结构及其制造方法
CN101359669B (zh) 一种tft lcd阵列基板结构及其制造方法
US7026648B2 (en) Pixel structure
CN101655640B (zh) 薄膜晶体管阵列基板及制造、修复方法
CN101393364B (zh) Tft lcd像素结构及其制造方法
CN1746755B (zh) 液晶显示器件及其制造方法
JP2002268089A (ja) 液晶表示装置及びその欠陥修復方法
CN101840118A (zh) 液晶显示面板及其制造方法
CN101494226A (zh) 薄膜晶体管基板及其制造方法、布线结构及其制造方法
CN101236953B (zh) 薄膜晶体管阵列基板制造方法
CN101424849B (zh) Tft-lcd像素结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG PHOTOELECTRIC SCIENCE & TECHNOLOGY C

Free format text: FORMER OWNER: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Effective date: 20071019

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071019

Address after: 100176 No. 8 West Central Road, Beijing economic and Technological Development Zone

Applicant after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Co-applicant after: BOE Technology Group Co., Ltd.

Address before: 100016 No. 10, Jiuxianqiao Road, Beijing, Chaoyang District

Applicant before: BOE Technology Group Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant