CN100414834C - 晶体加速振荡电路 - Google Patents

晶体加速振荡电路 Download PDF

Info

Publication number
CN100414834C
CN100414834C CNB2004100024089A CN200410002408A CN100414834C CN 100414834 C CN100414834 C CN 100414834C CN B2004100024089 A CNB2004100024089 A CN B2004100024089A CN 200410002408 A CN200410002408 A CN 200410002408A CN 100414834 C CN100414834 C CN 100414834C
Authority
CN
China
Prior art keywords
trigger
crystal
amplifier
amplifier group
oscillating circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100024089A
Other languages
English (en)
Other versions
CN1649253A (zh
Inventor
林盟智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sunplus Technology Co Ltd
Original Assignee
Sunplus Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sunplus Technology Co Ltd filed Critical Sunplus Technology Co Ltd
Priority to CNB2004100024089A priority Critical patent/CN100414834C/zh
Publication of CN1649253A publication Critical patent/CN1649253A/zh
Application granted granted Critical
Publication of CN100414834C publication Critical patent/CN100414834C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明是有关于一种晶体加速振荡电路，其包括用以产生一振荡信号的石英振荡晶体、放大器组、回授电阻、第一及第二触发器、以及放大器开关逻辑。放大器组用以将该振荡信号放大；回授电阻用以建立该放大器组的直流工作偏压；第一触发器的输入端连接于该放大器组的输出端，以便由放大的振荡信号触发该第一触发器而产生一第一时钟输出；第二触发器的输入端连接于该放大器组的输出端，以便由该放大的振荡信号触发该第二触发器而产生一第二时钟输出，其中，该第二触发器具有一大于一预设值的迟滞电压；放大器开关逻辑连接至该第二触发器，以当检测出该第二触发器有产生第二时钟输出时，逐渐减低该放大器组的放大强度。

Description

晶体加速振荡电路
技术领域
本发明是关于一种晶体振荡电路，尤指一种可确保振荡的晶体加速振荡电路
背景技术
图1显示一传统的晶体振荡电路(Crystal Oscillator)，其包括一反相放大器11、一回授电阻12、一石英振荡晶体13、一组电容对14、及一施密特触发器16，其中，反相放大器11用于信号放大，以提供整体晶体振荡回路信号增益(Gain)，施密特触发器16是由反相放大器11产生的放大信号所触发而输出时钟信号CLK，回授电阻12用于建立反相放大器11的直流工作偏压，石英振荡晶体13用以产生具有一谐振(resonance)频率的振荡信号，电容对14用于使整体晶体振荡回路的并联谐振(Parallel resonance)非常接近串联谐振(Series resonance)，而晶体振荡回路的振荡频率介于两者之间。
以前述的晶体振荡电路，由于反相放大器11的信号频宽、放大增益会随着工作电压、制程参数、负载电容对变化，而这种变动在许多实际应用常会造成晶体振荡电路起振时间过长或甚至无法振荡。
为解决前述的问题，现有提出如图2所示的改良晶体振荡电路，其是以并联多个反相放大器11来达到使晶体振荡器快速起振的目的，图3显示其反相放大器11的切换方式，其首先是在电源电压起始时(步骤S301)，打开所有反相放大器11(此时称为Strongmode)，由于此时的放大器11的放大增益非常高，故能达到使晶体振荡器快速起振的目的。但此时的放大器耗电也非常大，为了达到省电的需求，所以将产生的时钟CLK送入N-bit计数器17(步骤S302)，在经过2N个时钟后，计数器17计时终了，只保留维持晶体振荡电路继续振荡的一个基本反相放大器11(此时称为Weakmode)，而将其余的反相放大器11关闭(步骤S303)。
前述的改良晶体加速振荡电路锥可通过由并联多个反相放大器11来达到快速起振的目的，然而，当起振之后，由于只保留了一个基本反相放大器11，因此，起振后的晶体振荡电路仍如同传统的晶体振荡电路一般，会因为工作电压、制程参数、负载电容对之变化，而导致晶体振荡电路不振荡的问题。
发明内容
本发明的一目的是在提供一种晶体加速振荡电路，其可确保一定会振荡，不会因制程、负载电容和电源电压的变动而停止振荡。
本发明的另一目的是在提供一种晶体加速振荡电路，其能有效地缩短起振时间。
本发明的再一目的是在提供一种晶体加速振荡电路，其可将耗电流自动调整到最小。
本发明的又一目的是在提供一种晶体加速振荡电路，其可更换不同频率的电晶体振荡器，而不会造成不振荡的问题或是耗电流过大的问题。
为达成上述目的，本发明的晶体加速振荡电路包括：一石英振荡晶体，用以产生一振荡信号；一放大器组，用以将该振荡信号放大，而在其输出端产生一放大振荡信号，其中，在电源开启时，该放大器组具有最大放大强度；一回授电阻，其跨接于该放大器组，用以建立该放大器组的直流工作偏压；一第一触发器，其输入端连接于该放大器组的输出端，以便由该放大振荡信号触发该第一触发器而产生一第一时钟输出；一第二触发器，其输入端连接于该放大器组的输出端，以便由该放大振荡信号触发该第二触发器而产生一第二时钟输出，其中，该第二触发器具有一大于一预设值的迟滞电压；以及，一放大器开关逻辑，其连接至该第二触发器，以当检测出该第二触发器有产生第二时钟输出时，逐渐减低该放大器组的放大强度。
附图说明
图1是显示一传统晶体振荡电路；
图2是显示一改良的传统晶体振荡电路；
图3是显示改良的传统晶体振荡电路的反相放大器的切换流程；
图4是本发明的晶体加速振荡电路的一实施例；
图5是本发明的晶体加速振荡电路的反相放大器的切换流程；
图6是本发明的晶体加速振荡电路的另一实施例。
具体实施方式
为能更了解本发明的技术内容，特举较佳具体实施例说明如下。
图4为本发明的晶体加速振荡电路的一实施例，其包括一放大器组41、一回授电阻42、一石英振荡晶体43、一组电容对44、一第一触发器46、一第二触发器47、及一放大器开关逻辑48。其中，该放大器组41包括多数个并联的放大器411，用于信号放大，以提供整体晶体振荡回路信号增益(Gain)，该等放大器411较佳为反相放大器；该回授电阻42跨接于该放大器组41，用以建立放大器组的直流工作偏压(Direct current operationbias)；该石英振荡晶体43跨接于该回授电阻42及该放大器组41，用以产生一具有一谐振(resonance)频率的振荡信号；该电容对44的电容441及442分别连接于该石英振荡晶体43的两端，以用于使整体晶体振荡回路的串联谐振(Series resonance)非常接近并联谐振(Parallel resonance)，而晶体振荡回路的振荡频率介于两者之间。
前述的第一触发器46是为一具有较小迟滞电压的小振幅史密斯触发器(Smal 1-swing Schmitt-trigger)，其输入端连接于该放大器组41的输出，以便由该放大器组41所输出的放大信号触发而产生时钟输出CLK，此小振幅的史密斯触发器亦可以一般的反相放大器替代。前述的第二触发器47是为一具有较大迟滞电压的大振幅史密斯触发器(Large-swingSchmit-trigger)，其输入端连接于该放大器组41的输出，用以检测该放大器组41的放大信号输出振幅，当其大于该第二拖密特触发器47的迟滞电压时，则产生一增强时钟输出XCLK，以馈入该放大器开关逻辑48。
前述放大器开关逻辑48是用以调整开启的反相放大器的数目，以节省耗电流，图5显示前述放大器开关逻辑48的切换方式，首先，在电源启动时将该放大器组41此的所有反相放大器全部打开(步骤S501)，因此，晶体加速振荡电路将很快地起振，而由于此时所有放大器411均打开而耗电流较大，且为避免一次关闭放大器411而导致晶体加速振荡电路在起振后又无法振荡的问题，因此，放大器开关逻辑48是在该第二触发器47有产生增强时钟输出XCLK时(步骤S502)，逐一减低该放大器组41的放大强度(步骤S503)，亦即，逐一关闭该放大器组41的放大器411，直到该第二触发器47未有产生增强时钟输出XCLK或该放大器组41只剩一开启的放大器411时(步骤S504)。
于前述的切换流程中，当开始没有增强时钟输出XCLK时，表示该放大器组41的放大强度已被减弱无法使第二触发器47产生增强时钟输出XCLK，但由于前述第二触发器47是为一大振幅史密斯触发器，其迟滞电压远大于该第一触发器46，因此，放大器组41的放大强度仍足以使第一触发器46产生时钟输出CLK，因而确保在关闭反相放大器以节省耗电流之后，晶体加速振荡电路仍可振荡。
前述的放大器开关逻辑48可为一N位元计数器，此计数器用以计数该增强时钟输出XCLK的时脉数，以当计数终了时，关闭该放大器组41的一反相放大器，再重置计数器并重新计数。
图6显示本发明的晶体加速振荡电路的另一实施例，其于前一实施例的不同处在于放大器组61是由多数个并联的电流源611及一由该等电流源所控制的放大器612所构成，此放大器612较佳为一电流控制反相放大器，而该放大器开关逻辑48是以逐一关闭该放大器组61的电流源611来达成逐一减低该放大器组61的放大强度的作用。
由以上的说明可知，本发明的晶体加速振荡电路是通过由以多数放大器同时启动、且在大振幅的史密斯触发器产生时钟信号时，逐一降低放大器的放大强度，直至大振幅的史密斯触发器未有产生时钟信号，而达成振荡的目的，其具有下述的优点：
一、保证此振荡电路一定会振荡，不会因制程、负载电容和电源电压的变动而停止振荡；
二、能有效地缩短振荡电路的起振时间；
三、振荡电路的开启的反相放大器数目会自动调整到最少，故耗电流也会自动调整到最小；及
四、在某些应用需要更换不同频率的石英振荡晶体，此架构仍可适用。
上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。

Claims (10)

1. 一种晶体加速振荡电路，其特征在于，包括；
一石英振荡晶体，用以产生一振荡信号；
一放大器组，用以将该振荡信号放大，而在其输出端产生一放大振荡信号，其中，在电源开启时，该放大器组具有最大放大强度；
一反馈电阻，其跨接于该放大器组，用以建立该放大器组的直流工作偏压；
一第一触发器，其输入端连接于该放大器组的输出端，以便由该放大振荡信号触发该第一触发器而产生一第一时钟输出，其中，该第一触发器具有一第一迟滞电压；
一第二触发器，其输入端连接于该放大器组的输出端，以便由该放大振荡信号触发该第二触发器而产生一第二时钟输出，其中，该第二触发器具有一第二迟滞电压，且该第二迟滞电压大于该第一迟滞电压；以及
一N位元计数器，其连接至该第二触发器，当检测出该第二触发器有产生第二时钟输出时，逐渐减低该放大器组的放大强度。
2. 如权利要求1所述的晶体加速振荡电路，其特征在于，所述该第一触发器为一第一施密特触发器，该第二触发器为一第二施密特触发器。
3. 如权利要求1所述的晶体加速振荡电路，其特征在于，所述该第一触发器为一反相放大器，该第二触发器为一施密特触发器。
4. 如权利要求2所述的晶体加速振荡电路，其特征在于，其更包含分别连接于该石英振荡晶体的两端的一组电容对。
5. 如权利要求2所述的晶体加速振荡电路，其特征在于，所述该放大器组包括多数个并联的反相放大器。
6. 如权利要求5所述的晶体加速振荡电路，其特征在于，所述该N位元计数器是在检测出该第二触发器有产生第二时钟输出时，逐一关闭该放大器组的反相放大器，直到该第二触发器未有产生第二时钟输出或该放大器组只剩一开启的反相放大器时。
7. 如权利要求6所述的晶体加速振荡电路，其特征在于，所述该N位元计数器用以计数该第二时钟输出，当计数终了时，关闭该放大器组的一反相放大器。
8. 如权利要求2所述的晶体加速振荡电路，其特征在于，所述该放大器组包括多数个并联的电流源及一电流控制反相放大器，该电流控制反相放大器是由该等并联的电流源所控制。
9. 如权利要求8所述的晶体加速振荡电路，其特征在于，所述该N位元计数器是在检测出该第二触发器有产生第二时钟输出时，逐一关闭该放大器组的电流源，直到该第二触发器未有产生第二时钟输出或该放大器组只剩一开启的电流源时。
10. 如权利要求9所述的晶体加速振荡电路，其特征在于，所述该N位元计数器用以计数该第二时钟输出，当计数终了时，关闭该放大器组的一电流源。
CNB2004100024089A 2004-01-29 2004-01-29 晶体加速振荡电路 Expired - Fee Related CN100414834C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100024089A CN100414834C (zh) 2004-01-29 2004-01-29 晶体加速振荡电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100024089A CN100414834C (zh) 2004-01-29 2004-01-29 晶体加速振荡电路

Publications (2)

Publication Number Publication Date
CN1649253A CN1649253A (zh) 2005-08-03
CN100414834C true CN100414834C (zh) 2008-08-27

Family

ID=34867382

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100024089A Expired - Fee Related CN100414834C (zh) 2004-01-29 2004-01-29 晶体加速振荡电路

Country Status (1)

Country Link
CN (1) CN100414834C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104965471A (zh) * 2015-07-13 2015-10-07 杭州晟元芯片技术有限公司 一种功耗可配置的振荡电路处理电路及方法
CN109831161B (zh) * 2019-01-25 2023-04-28 广州全盛威信息技术有限公司 晶体振荡电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486795A (en) * 1993-04-22 1996-01-23 Rockwell International Corporation Low power crystal oscillator
EP0488394B1 (en) * 1990-11-29 1997-07-09 Kabushiki Kaisha Toshiba Oscillation circuits
CN1206243A (zh) * 1997-06-19 1999-01-27 日本电气株式会社 包含噪声防止电路的振荡器电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0488394B1 (en) * 1990-11-29 1997-07-09 Kabushiki Kaisha Toshiba Oscillation circuits
US5486795A (en) * 1993-04-22 1996-01-23 Rockwell International Corporation Low power crystal oscillator
CN1206243A (zh) * 1997-06-19 1999-01-27 日本电气株式会社 包含噪声防止电路的振荡器电路

Also Published As

Publication number Publication date
CN1649253A (zh) 2005-08-03

Similar Documents

Publication Publication Date Title
US6975174B1 (en) Clock oscillator
US7138881B2 (en) Fast wake-up crystal oscillating circuit
KR101386174B1 (ko) 발진기 및 그것의 발진 방법
US10404258B2 (en) Integrated circuit device having an injection-locked oscillator
US9520864B2 (en) Delay structure for a memory interface
US7961060B1 (en) Amplitude regulated resonant oscillator with sampled feedback
EP3226410A1 (en) Crystal oscillator circuit
JP6612500B2 (ja) クロック生成回路
JP2001290793A (ja) マイクロコンピュータ
CN1835398B (zh) 振荡电路及振荡控制方法
US9443572B2 (en) Programmable power for a memory interface
US7554414B2 (en) Fast starting circuit for crystal oscillators
US20050083139A1 (en) Method and system for fast wake-up of oscillators
CN100414834C (zh) 晶体加速振荡电路
CN101686037B (zh) 振荡器及其驱动电路与振荡方法
JP2005311543A (ja) Ｄｌｌ回路
JP2010171810A (ja) 発振回路
US11621669B2 (en) Fast startup of crystal and other high-Q oscillators
CN115459720A (zh) 音频功放电路及其占空比调制电路和噪音抑制电路
CN106059533B (zh) 低功耗晶振电路
JP2008131122A (ja) ルビジウム原子発振器
US20100117751A1 (en) Digital pulse modulators having free running clock
WO2016000654A1 (zh) 一种数字输出缓冲器及其控制方法
CN113098395A (zh) 一种优化的晶振快速启动电路
KR0155943B1 (ko) 초음파 발진 제어회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080827

Termination date: 20150129

EXPY Termination of patent right or utility model