CN100413288C - 基于帧间插的以太网数据帧传输*** - Google Patents
基于帧间插的以太网数据帧传输*** Download PDFInfo
- Publication number
- CN100413288C CN100413288C CNB2005100867864A CN200510086786A CN100413288C CN 100413288 C CN100413288 C CN 100413288C CN B2005100867864 A CNB2005100867864 A CN B2005100867864A CN 200510086786 A CN200510086786 A CN 200510086786A CN 100413288 C CN100413288 C CN 100413288C
- Authority
- CN
- China
- Prior art keywords
- circuit
- frame
- high level
- ethernet
- link control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000037431 insertion Effects 0.000 title 1
- 238000003780 insertion Methods 0.000 title 1
- 230000005540 biological transmission Effects 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 125000004122 cyclic group Chemical group 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 238000009432 framing Methods 0.000 abstract description 3
- 238000004891 communication Methods 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000004083 survival effect Effects 0.000 description 1
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明属于电通信领域,其特征在于:在发送方向,局域网A的介质独立接口数据输入到依次串接的以太网接收电路,FIFO1,高级数据链路控制协议成帧电路,发送缓存控制电路,E1发送缓存器,E1发送电路后输出到E1线路接口电路;在接收方向,E1线路接口电路的输入信号经依次串接的E1接收电路,E1接收缓存器,接收缓存控制电路,高级数据链路控制协议解帧电路,FIFO2和以太网发送电路后通过介质独立接口输出到局域网B。上述***中,以太网数据帧到达后,依次轮询各路E1线路,在每一路查到的空闲线路上,顺序传送一个完整的数据帧。因此,本发明可以消除用多路E1线路共同传输一个被拆分的以太网数据帧而引起的延时差问题。
Description
技术领域
本发明应用于电通信领域,是一种连接远程以太网的经济而又有效的方法。
背景技术
在局域网领域,经过多年优胜劣汰的竞争,简单而又经济的以太网已经成为当前应用最广泛的技术。把这些星罗棋布的以太网互连起来,实现更广范围的资源共享,是网络发展的必然趋势。以太网到多路E1反向复接器,充分利用了丰富的E1资源,是连接两个远程以太网的一种经济而又有效的方案。
目前市场上的以太网到多路E1反向复接器,对以太网数据帧进行拆分后再传输。E1发送端把以太网数据帧拆分后,分配到各路E1进行传输。由于各路E1的传输延时不同,以太网同一数据帧的各个部分到达E1接收端的时间也不同,E1接收端必须通过缓存足够的E1帧,消除各路的延时差之后,才能正确恢复所发送的以太网数据帧,因此对各路E1线路之间的延时差有严格的限制,一旦超出设计所能容忍的范围,便导致反向复接器不能正常工作。本发明所提出的基于帧间插的以太网数据帧传输***,也是一种以太网到多路E1反向复接器,采用每个完整的以太网数据帧单独走一路E1的方法,克服了对延时差的限制问题,具有更广的应用范围。
发明内容
本发明的目的在于提供一种基于帧间插的以太网数据帧传输***,其特征在于:
该***是在以太网传输协议基础上通过电信网使每个以太网数据帧借助帧间插的方法单独走一路E1线路的一种数据帧传输***,包括发送子***和接收子***两大部分,其中:
发送子***包括:与局域网A连接的以太网接收电路,FIFO1,高级数据链路控制协议成帧电路,发送缓存控制电路,E1发送缓存器,以及E1发送电路,其中:
与局域网A连接的以太网接收电路,该电路接收介质独立接口的数据输入,进行循环冗余校验,输出正确的以太网数据帧;
FIFO1,接收所述以太网接收电路发来的以太网数据帧;
高级数据链路控制协议成帧电路,该电路是按照高级数据链路控制协议运行的一个成帧电路,该电路从所述FIFO1中读取以太网数据帧,打包成所述高级数据链路控制协议规定的数据帧格式,输出高级数据链路控制协议数据帧;
发送缓存控制电路,该发送缓存控制电路接收所述高级数据链路控制协议成帧电路发来的高级数据链路控制协议数据帧;
E1发送缓存器,该缓存器由n个发送缓存单元组成,根据所述的帧间插的方法,给每路E1分配一个发送缓存单元,每个发送缓存单元的容量至少大于1个最大的高级数据链路控制协议数据帧大小,所述发送缓存控制电路依次轮询n个发送缓存单元,在每一个尚未溢出的发送缓存单元中写入一个完整的高级数据链路控制协议数据帧;
E1发送电路,有n个E1发送单元,这些E1发送单元分别从各个相应的所述发送缓存单元中读取所述的高级数据链路控制协议数据帧,组成E1帧,并进行HDB3编码,发送给E1线路的接口电路;
接收子***包括:E1接收电路,E1接收缓存器,接收缓存控制电路,高级数据链路控制协议解帧电路,FIFO2,以及与局域网B连接的以太网发送电路,其中:
E1接收电路,有n个E1接收单元,这些E1接收单元各自从所述E1线路的相应接口电路接收E1数据帧,进行HDB3解码以及E1同步,并从中解出高级数据链路控制协议数据帧;
E1接收缓存器,有n个E1接收缓存单元,各自从相应的E1接收单元接收所述高级数据链路控制协议数据帧,所述的每个接收缓存单元至少大于1个最大的高级数据链路控制协议数据帧的大小;
接收缓存控制电路,接收缓存控制电路依次轮询所述的n个接收缓存单元,若发现某个接收缓存单元中有1个以上完整的高级数据链路控制协议数据帧,则从该接收缓存单元中读出1个高级数据链路控制协议数据帧;
高级数据链路控制协议解帧电路,该高级数据链路控制协议解帧电路从所述高级数据链路控制协议数据帧中恢复出以太网数据帧;
FIFO2,接收所述高级数据链路控制协议解帧电路发来的以太网数据帧;
与局域网B相连的以太网发送电路,该以太网发送电路从所述FIFO2中读取以太网数据帧,从介质独立接口按照标准格式发送给以太网接口电路。
所谓帧间插,就是指以太网数据帧到达后,依次轮询各路E1信道,在每一路查到的空闲信道上顺序传输整个数据帧。其具体操作流程如下:
在发送方向:***初始化,将计数器i置0;缓存接收的以太网数据帧,并进行高级数据链路控制协议成帧处理,生成高级数据链路控制协议数据帧;检测第i路E1信道,若第i路E1信道空闲,则将该高级数据链路控制协议数据帧在第i路E1信道上发送,发送完后将计数器i加1,否则直接将计数器i加1后返回检测步骤继续寻找下一路空闲的E1信道;若i>n,则置i=0;以太网数据帧发送完毕后,返回等待步骤,等待接收下一个以太网数据帧。
在接收方向:***初始化,将计数器j置0;n个E1接收单元分别接收各自E1线路的E1帧,并将解出的高级数据链路控制协议数据帧数据写入相应的接收缓存单元,一共有n个接收缓存单元;检测第j个接收缓存单元,若接收缓存单元j中有1个以上完整的高级数据链路控制协议数据帧,则从该接收缓存单元中读出1个高级数据链路控制协议数据帧,进行高级数据链路控制协议解帧处理后发送解出的以太网数据帧,发送完后将计数器j加1,返回检测步骤,否则直接将计数器j加1,返回检测步骤;若j>n,则置j=0。
由接收方向的操作流程可以发现,n个接收缓存相对独立,不需要互相等待,也就是说,对于各路E1之间的延时差没有严格的要求。帧间插的优点就在于克服了网络延时差对应用的限制。此外,由于不同E1线路的数据帧经历的传输延时不同,接收数据帧的顺序和发送数据帧的顺序会有较大差别,幸运的是,数据帧的重新排序工作可以留给网卡中的数据链路层协议完成。
在硬件设计上,帧间插省去了对多路E1进行延时差对齐的电路,但由于帧间插以高级数据链路控制协议数据帧为单位进行间插,在每路E1的发送和接收端都需要一个容量大于最大高级数据链路控制协议数据帧帧长的缓存单元,因此,帧间插方案SDRAM控制电路就会复杂很多。
附图说明
图1典型应用环境
图2以太网数据帧传输***整体框图
图3时钟等效示意图
图4发送方向流程图
图5接收方向流程图
具体实施方式
图1是以太网反向复接器的典型应用环境。局域网A的介质无关接口信号,经过反向复接器A转换成N路E1信号,进入电信的E1传输网进行传输。在远端,反向复接器B把接收到的N路E1信号恢复成以太网的介质无关接口信号,转发给局域网B,从而实现了两个远程以太网之间的通信。
图2是以太网数据帧传输***的整体框图。下面按照数据流的方向,逐个说明各部分电路的功能,其中,电路模块(1)~(6)实现了从以太网到E1的映射过程,电路模块(7)~(12)实现了从E1到以太网的映射过程:
(1)以太网接收电路:以太网接收电路接收介质无关接口数据输入,进行CRC校验,将正确的以太网数据帧写入FIFO1。
(2)FIFO1:缓存以太网接收电路发来的以太网数据帧。
(3)高级数据链路控制协议成帧电路:高级数据链路控制协议成帧电路从FIFO1中读取以太网数据帧,打包成高级数据链路控制协议的数据帧。
(4)发送缓存控制电路:发送缓存控制电路依次轮询8个发送缓存单元tFIFO1~8,在每一个尚未溢出的发送缓存单元中写入一个完整的高级数据链路控制协议数据帧。
(5)tFIFO1~8:这8个FIFO为每路E1的发送缓存单元,即权利要求1中的E1发送缓存器。基于帧间插的方案,需要给每路E1分配一个发送缓存单元,该发送缓存单元的容量至少大于1个最大的高级数据链路控制协议数据帧大小,即1518*2=3036字节。
(6)E1发送单元1~8:每个E1发送单元分别从各自的发送缓存单元中读取数据,组成E1帧,并进行HDB3编码,发送给E1线路接口电路。这8个E1发送单元即权利要求1中的E1发送电路。
(7)E1接收单元1~8:每个E1接收单元从相应的E1线路接口电路接收E1数据帧,进行HDB3解码以及E1同步,然后将解出的高级数据链路控制协议的数据帧写入各自的接收缓存单元rFIFO1~8。这8个E1接收单元即权利要求1中的E1接收电路。
(8)rFIFO1~8:这8个FIFO为每路E1的接收缓存单元,即权利要求1中的E1接收缓存器。每个接收缓存单元的容量也至少大于1个最大的高级数据链路控制协议数据帧大小。
(9)接收缓存控制电路:接收缓存控制电路依次轮询8个接收缓存单元rFIFO1~8,若发现某个接收缓存单元中有1个以上完整的高级数据链路控制协议数据帧,则从中读出1个高级数据链路控制协议数据帧,送给高级数据链路控制协议解帧电路。
(10)高级数据链路控制协议解帧电路:高级数据链路控制协议解帧电路从高级数据链路控制协议数据帧中恢复出以太网数据帧,并写入FIFO2。
(11)FIFO2:缓存高级数据链路控制协议解帧电路发来的以太网数据帧。
(12)以太网发送电路:以太网发送电路从FIFO2中读取以太网数据帧,从介质无关接口接口按照标准格式发送给以太网接口电路。
tFIFO1~8和rFIFO1~8这16个缓存单元用一个SDRAM进行实现。
图3为时钟等效示意图。高速时钟clkh和低速时钟clkl,clkl和en都与clkh同步,则利用clkl的上升沿进行驱动,在逻辑上等效于en使能的情况下,用clkh进行驱动。
一般情况下,时钟数目越少,布线的效果越好。本***中有12个时钟:以太网接收时钟,以太网发送时钟,***时钟,E1发送时钟,8个E1接收时钟。12个时钟同时竞争全局时钟网络,将是个非常严峻的问题。为此,我们对时钟进行优化处理。
在反向复接器中,8个E1接收时钟是利用高速的***时钟,通过数字时钟恢复的方法恢复出来的,满足图3所示关系,因此,这8个时钟可以用***时钟加使能来替代。经过优化之后,***的12个时钟缩减为4个时钟,大大减轻了全局时钟的布线复杂度。
图4为发送方向流程图:***初始化,将计数器i置0;缓存接收的以太网数据帧,并进行高级数据链路控制协议成帧处理,生成高级数据链路控制协议数据帧;检测第i路E1信道,若第i路E1信道空闲,则将该高级数据链路控制协议数据帧在第i路E1信道上发送,发送完后将计数器i加1,否则直接将计数器i加1后返回检测步骤继续寻找下一路空闲的E1信道;若i>n,则置i=0;以太网数据帧发送完毕后,返回等待步骤,等待接收下一个以太网数据帧。
图5为接收方向流程图:***初始化,将计数器j置0;n个E1接收单元分别接收各自E1线路的E1帧,并将解出的高级数据链路控制协议数据帧数据写入相应的接收缓存单元,一共有n个接收缓存单元;检测第j个接收缓存单元,若接收缓存单元j中有1个以上完整的高级数据链路控制协议数据帧,则从该接收缓存单元中读出1个高级数据链路控制协议数据帧,进行高级数据链路控制协议解帧处理后发送解出的以太网数据帧,发送完后将计数器j加1,返回检测步骤,否则直接将计数器j加1,返回检测步骤;若j>n,则置j=0。
Claims (2)
1. 基于帧间插的以太网数据帧传输***,其特征在于:该***是在以太网传输协议基础上通过电信网使每个以太网数据帧借助帧间插的方法单独走一路E1线路的一种数据帧传输***,包括发送子***和接收子***两大部分,其中:
发送子***包括:与局域网A连接的以太网接收电路,FIF01,高级数据链路控制协议成帧电路,发送缓存控制电路,E1发送缓存器,以及E1发送电路,其中:
与局域网A连接的以太网接收电路,该电路接收介质无关接口的数据输入,进行循环冗余校验,输出正确的以太网数据帧;
FIF01,接收所述以太网接收电路发来的以太网数据帧;
高级数据链路控制协议成帧电路,该电路是按照高级数据链路控制协议运行的一个成帧电路,该电路从所述FIF01中读取以太网数据帧,打包成所述高级数据链路控制协议规定的数据帧格式,输出高级数据链路控制协议数据帧;
发送缓存控制电路,该发送缓存控制电路接收所述高级数据链路控制协议成帧电路发来的高级数据链路控制协议数据帧;
E1发送缓存器,该缓存器由n个发送缓存单元组成,根据所述的帧间插的方法,给每路E1分配一个发送缓存单元,每个发送缓存单元的容量至少大于1个最大的高级数据链路控制协议数据帧大小,所述发送缓存控制电路依次轮询n个发送缓存单元,在每一个尚未溢出的发送缓存单元中写入一个完整的高级数据链路控制协议数据帧;
E1发送电路,有n个E1发送单元,这些E1发送单元分别从各个相应的所述发送缓存单元中读取所述的高级数据链路控制协议数据帧,组成E1帧,并进行HDB3编码,发送给E1线路的接口电路;
接收子***包括:E1接收电路,E1接收缓存器,接收缓存控制电路,高级数据链路控制协议解帧电路,FIF02,以及与局域网B连接的以太网发送电路,其中:
E1接收电路,有n个E1接收单元,这些E1接收单元各自从所述E1线路的相应接口电路接收E1数据帧,进行HDB3解码以及E1同步,并从中解出高级数据链路控制协议数据帧;
E1接收缓存器,有n个E1接收缓存单元,各自从相应的E1接收单元接收所述高级数据链路控制协议数据帧,所述的每个接收缓存单元至少大于1个最大的高级数据链路控制协议数据帧的大小;
接收缓存控制电路,接收缓存控制电路依次轮询所述的n个接收缓存单元,若发现某个接收缓存单元中有1个以上完整的高级数据链路控制协议数据帧,则从该接收缓存单元中读出1个高级数据链路控制协议数据帧;
高级数据链路控制协议解帧电路,该高级数据链路控制协议解帧电路从所述高级数据链路控制协议数据帧中恢复出以太网数据帧;
FIF02,接收所述高级数据链路控制协议解帧电路发来的以太网数据帧;
与局域网B相连的以太网发送电路,该以太网发送电路从所述FIF02中读取以太网数据帧,从介质无关接口按照标准格式发送给以太网接口电路。
2. 根据权利要求1所述的基于帧间插的以太网数据帧传输***,其特征在于:所述的n个发送缓存单元和n个接收缓存单元,共2n个缓存单元,用一个SDRAM实现。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100867864A CN100413288C (zh) | 2005-11-04 | 2005-11-04 | 基于帧间插的以太网数据帧传输*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100867864A CN100413288C (zh) | 2005-11-04 | 2005-11-04 | 基于帧间插的以太网数据帧传输*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1761237A CN1761237A (zh) | 2006-04-19 |
CN100413288C true CN100413288C (zh) | 2008-08-20 |
Family
ID=36707184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100867864A Expired - Fee Related CN100413288C (zh) | 2005-11-04 | 2005-11-04 | 基于帧间插的以太网数据帧传输*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100413288C (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100574231C (zh) * | 2006-10-11 | 2009-12-23 | 鸿富锦精密工业(深圳)有限公司 | 网络装置及其帧处理方法 |
CN101753578B (zh) * | 2009-12-22 | 2012-09-05 | 电信科学技术第五研究所 | Ethernet/e1协议转换方法及协议转换器 |
CN103701715A (zh) * | 2012-09-27 | 2014-04-02 | 京信通信***(中国)有限公司 | 基于多路e1通道的以太网数据包发送、接收方法及装置 |
CN103441949B (zh) * | 2013-08-07 | 2017-02-08 | 中国能源建设集团广东省电力设计研究院有限公司 | 基于e1链路的以太网数据传输方法和*** |
CN110445578B (zh) * | 2019-07-29 | 2020-06-23 | 广芯微电子(广州)股份有限公司 | 一种spi数据传输方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5892768A (en) * | 1996-09-12 | 1999-04-06 | Etherwan System, Inc. | 10/100-base ethernet to T1/E1 HDSL converter and method of operation |
CN2421781Y (zh) * | 1999-12-03 | 2001-02-28 | 杭州南望电力科技有限公司 | 以太网-e1信号收发器 |
CN1302140A (zh) * | 1999-12-29 | 2001-07-04 | 深圳市华为电气股份有限公司 | 数据交换设备和方法 |
CN1501640A (zh) * | 2002-11-14 | 2004-06-02 | 北京润光泰力科技发展有限公司 | 利用多条e1线路传输以太网数据的方法及*** |
-
2005
- 2005-11-04 CN CNB2005100867864A patent/CN100413288C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5892768A (en) * | 1996-09-12 | 1999-04-06 | Etherwan System, Inc. | 10/100-base ethernet to T1/E1 HDSL converter and method of operation |
CN2421781Y (zh) * | 1999-12-03 | 2001-02-28 | 杭州南望电力科技有限公司 | 以太网-e1信号收发器 |
CN1302140A (zh) * | 1999-12-29 | 2001-07-04 | 深圳市华为电气股份有限公司 | 数据交换设备和方法 |
CN1501640A (zh) * | 2002-11-14 | 2004-06-02 | 北京润光泰力科技发展有限公司 | 利用多条e1线路传输以太网数据的方法及*** |
Also Published As
Publication number | Publication date |
---|---|
CN1761237A (zh) | 2006-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111131091B (zh) | 一种面向片上网络的片间互连方法和*** | |
US8259755B2 (en) | Alignment and deskew for multiple lanes of serial interconnect | |
JP4732594B2 (ja) | 複数ギガビットイーサネット(r)アーキテクチャの方法および装置 | |
US7050468B2 (en) | Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method | |
CN100477642C (zh) | 以太网接入装置及其接入方法 | |
US20030095057A1 (en) | Hybrid parallel/serial bus interface | |
CN1149791C (zh) | 数据通信装置、接口、调制解调器和方法 | |
WO2006029273A1 (en) | Apparatus and method for fibre channel distance extension embedded within an optical transport system | |
CN100413288C (zh) | 基于帧间插的以太网数据帧传输*** | |
US5953345A (en) | Reduced pin-count 10Base-T MAC to transceiver interface | |
CN102323877B (zh) | 基于serdes的视频处理*** | |
CN109951750B (zh) | 基于FlexE一层交叉架构的数据处理方法及*** | |
CN105426329A (zh) | 基于嵌入式万兆网硬协议栈的信号高速采集转发实现方法 | |
CN104536924B (zh) | 面向板级高速传输总线的多通道延迟斜偏纠正方法及装置 | |
CN112286853B (zh) | 一种支持多协议的fpga***及数据处理方法 | |
CN107436851A (zh) | 串行外设接口四线隔离***及其控制方法 | |
CN1501640A (zh) | 利用多条e1线路传输以太网数据的方法及*** | |
WO1999057828B1 (en) | Hub port without jitter transfer | |
CN113348654B (zh) | 发送装置、发送方法、接收装置、接收方法和发送/接收装置 | |
CN101501679A (zh) | 用于同步通信的电子装置和方法 | |
US20100316068A1 (en) | Transport Over an Asynchronous XAUI-like Interface | |
CN112291030A (zh) | 一种数据接收、数据发送方法和装置 | |
JPH07297803A (ja) | データ速度変換装置 | |
JP2009206696A (ja) | 伝送システム | |
CN102185786A (zh) | Hdlc协议控制器ip软核 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |