CN100395873C - 等离子体蚀刻方法 - Google Patents

等离子体蚀刻方法 Download PDF

Info

Publication number
CN100395873C
CN100395873C CNB028245768A CN02824576A CN100395873C CN 100395873 C CN100395873 C CN 100395873C CN B028245768 A CNB028245768 A CN B028245768A CN 02824576 A CN02824576 A CN 02824576A CN 100395873 C CN100395873 C CN 100395873C
Authority
CN
China
Prior art keywords
recess
mask
opening portion
etched body
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028245768A
Other languages
English (en)
Other versions
CN1602542A (zh
Inventor
永关一也
三村高范
宫岛弘树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1602542A publication Critical patent/CN1602542A/zh
Application granted granted Critical
Publication of CN100395873C publication Critical patent/CN100395873C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

一种蚀刻方法，该蚀刻方法用于在半导体晶片等的被蚀刻体(212)的表面，形成具有毫米数量级的开口尺寸(R)的凹部(220)。在该方法中，首先在被蚀刻体(212)的表面上形成具有与凹部(220)相对应的开口部分的掩模(214)。接着，形成有掩模(214)的被处理体(212)设置于等离子体用的处理容器内，采用等离子体在处理容器内进行蚀刻。在本发明中，掩模(214)的材料采用与被蚀刻体(212)相同的材料，比如硅(Si)。由此，上述那样的凹部(220)按照实质上底面(222)不形成副沟槽形状(周缘部的深度大于中间部的，经蚀刻的形状)的方式形成。

Description

等离子体蚀刻方法
技术领域
本发明涉及一种借助掩模，采用等离子体，对半导体晶片等被蚀刻体进行蚀刻的方法。
背景技术
目前，具有采用等离子体，对被蚀刻体进行蚀刻处理的方法。在该方法中，采用在比如气密的处理容器内，使底部电极和顶部电极对置的蚀刻装置。在该装置中，在底部电极上载置在表面上形成有掩模的被蚀刻体，将处理气体送入处理容器的内部。然后，对底部电极施加高频电，对等离子体进行激励，从而进行蚀刻处理。
该蚀刻方法多被用于在半导体晶片、液晶基体等被蚀刻体的表面上形成规定图形的情况。在该情况下所形成的图形的尺寸一般为微米数量级的尺寸。
但是，伴随近年的技术的多样化，比如，在对用于制作集成电路的卡盘进行细微加工等情况下，有要求形成具有毫米数量级的开口尺寸的凹部的可能性。
图9为用现有的蚀刻方法，形成具有毫米数量级的开口尺寸的凹部的被处理体10的示意性的截面图。在图9所示的被处理体10中，在作为被蚀刻体的半导体晶片12上的光敏抗蚀剂14上，预先形成所需的图形，作为掩模，通过现有的蚀刻方法进行蚀刻处理。在这里，形成于晶片12上的凹部20基本呈圆筒形，其开口尺寸(直径)R比如在10～30mm的范围内。
如果象这样，通过现有的蚀刻方法，形成具有毫米数量级的开口尺寸的凹部20，则在凹部20的底面产生周缘部24被蚀刻成深度大于中间部22的特异的形状(在下面也称为“副沟槽(subtrench)”)。但是，在大多数情况下，优选凹部的底面为平坦的。即，凹部的副沟槽形状在用于各种器件时，对加工精度造成妨碍。
发明内容
本发明的目的在于提供一种可实质上不在底面上生成副沟槽形状地、形成具有毫米数量级的开口尺寸的凹部的蚀刻方法。
为了实现上述目的，本发明提供一种用于在被蚀刻体的表面形成凹部的蚀刻方法，其特征在于，通过形成于上述被蚀刻体的表面的掩模的开口部分，借助等离子体蚀刻形成上述凹部，并且上述被蚀刻体的至少形成上述凹部的部分的材料，与上述掩模的至少上述开口部分周边的材料均为硅。
另外，本发明提供一种用于在被蚀刻体的表面形成凹部的蚀刻方法，其特征在于，通过形成于上述被蚀刻体的表面的掩模的开口部，借助等离子体蚀刻形成上述凹部，上述掩模的开口部分包括与应形成的凹部相对应的主开口部分，以及包围上述主开口部分的周围的槽状的辅助开口部分。
按照上述方法，可按照实质上底面不形成副沟槽形状的方式，形成具有毫米数量级的开口尺寸的凹部。
此外，本发明提供一种用于在被蚀刻体的表面形成凹部的蚀刻方法，其特征在于，通过形成于上述被蚀刻体的表面的掩模的、具有5mm以上的开口尺寸的开口部分，借助等离子体蚀刻形成上述凹部，并且上述掩模中的至少上述开口部分周边的材料，与上述被蚀刻体的形成上述凹部的部分的材料相同。
另外，本发明提供一种用于在被蚀刻体的表面形成凹部的蚀刻方法，其特征在于，通过形成于上述被蚀刻体的表面的掩模的、具有5mm以上的开口尺寸的开口部分，借助等离子体蚀刻形成上述凹部，上述等离子体处理在压力为100mTorr以下的处理容器内进行。
按照这些方法，可按照实质上底面不形成副沟槽形状的方式，形成具有特别是5mm以上的开口尺寸的凹部。
上述开口尺寸在开口部分(在凹部中，指开口边缘部)的形状大致为矩形的情况下指短边长度；在为圆形的情况下指其直径；在椭圆形的情况下指其较短直径；在为槽形的情况下指其宽度(以下相同)。
附图说明
图1为表示本发明的蚀刻方法所采用的蚀刻装置的实例的概略截面图；
图2为表示形成于被蚀刻体上的凹部的理想形状的示意性截面图；
图3(a)为用于说明现有的蚀刻方法的被处理体的平面图，图3(b)为该被处理体的局部截面图；
图4为表示借助表面高差仪检查用现有的蚀刻方法形成的凹部的形状的结果的图；
图5(a)为用于说明本发明的第1实施方式的蚀刻方法的被处理体的平面图，图5(b)为该被处理体的局部截面图；
图6(a)为沿X方向，借助表面高差仪检查通过图5所示的实施方式的方法形成的凹部的形状的结果图，图6(b)为沿Y方向，借助表面高差仪检查上述形状的结果图；
图7(a)为用于说明本发明的第2实施方式的蚀刻方法的被处理体的平面图，图7(b)为该被处理体的截面图；
图8为通过图7所示的实施方式的方法，进行蚀刻的被处理体的示意性截面图；
图9为通过现有的方法进行蚀刻的被处理体的示意性截面图。
优选实施方式
下面参照附图，对本发明的蚀刻方法的优选实施方式进行具体说明。另外，在本说明书和附图中，具有实质上相同的功能构成的构成部件采用同一标号，由此，省略重复的说明。
第1实施方式
图1为表示本发明的蚀刻方法所采用的蚀刻装置100的概略截面图。图1所示的蚀刻装置100包括处理容器102，在该处理容器102的内部，设置有作为被处理体的、在表面形成有掩模的半导体晶片W。该处理容器102由比如在表面形成有通过阳极氧化处理而形成的氧化铝膜层的铝形成，并且实现接地。
在该处理容器102的内部，设置有底部电极104，该底部电极104同时用作放置作为被处理体的晶片W的基座。该底部电极104中的放置面以外的部分通过由比如陶瓷形成的绝缘部件105和由比如铝形成的导电部件107覆盖。
底部电极104按照可通过升降轴106的驱动而上下***的方式构成。在导电部件107与处理容器102之间，设置有由比如不锈钢制成的波纹管109。在与该波纹管109电气导通的导电部件107和处理容器102的表面，除去氧化铝膜层。由此，导电部件107通过波纹管109和处理容器102而接地。另外，按照围绕导电部件107的侧面和波纹管109的方式，设置波纹管罩111。
在底部电极104的放置面上，设置与高压直流电源108连接的静电卡盘110。按照围绕该静电卡盘110的方式，设置聚焦环112。在底部电极104上，通过匹配器116，连接有输出高频电的高频电源118。
在底部电极104的侧方，设置有阻挡板(baffle)120。该阻挡板120被聚焦环112与导电部件107夹持，通过导电性的螺钉(图中未示出)固定于导电部件107的顶部。该阻挡板120由比如表面进行了阳极氧化处理的铝等的导电性材料形成。但是，在阻挡板120与导电部件107实现导通的部分，除去氧化铝膜层。
于是，阻挡板120通过导电部件107和波纹管109以及处理容器102而实现接地。于是，可使阻挡板120和处理容器102的内壁大致处于相同电位(接地电位)。其结果是，阻挡板120与该阻挡板120上方的处理容器102的内壁用作底部电极104的对置电极。由此，可将等离子体密封于阻挡板120的顶部，即，后面将要说明的处理空间122的内部。
在阻挡板120上，设置有多个槽120a。通过阻挡板120，将该处理容器102的内部分隔为设置有晶片W的处理空间122，以及与后面将要说明的排气管128连通的排气通路124。
在与底部电极104的放置面相对的、处理容器102的内壁面上，设置有顶部电极126。在该顶部电极126上，设置有多个排气孔126a。从气体供给源(图中未示出)供给的处理气体从排气孔126a供给到处理空间122的内部。
在处理容器102内部的下方，连接有与真空排气机构(图中未示出)连接的排气管128。该处理空间112内通过阻挡板120的槽120a、排气通路124和排气管128而抽真空。另外，在处理容器102的外部，按照围绕形成于处理空间122中的等离子体区域的方式，设置磁铁130。
下面对蚀刻的处理条件的实例进行说明。
作为被蚀刻体，采用直径为200mm的由硅(Si)形成的晶片。作为处理气体可采用SF6，或SF6与O2的混合气体。具体来说，可采用流量在200～1000sccm(比如，800sccm)的SF6气体，以及与流量在300sccm以下(比如，150sccm)的O2气体的混合气体。处理容器102内的压力在200～400mTorr的范围内。底部电极104的放置面的温度被调整在-15～10℃的范围内。另外，在底部电极104上，施加频率为40MHz，功率在500～2000W的高频电。磁铁130的磁场强度为170高斯。
图2为以示意方式表示形成于被蚀刻体上的凹部的理想形状的截面图。图2所示的被处理体200由作为被蚀刻体的通过硅形成的晶片212，和形成于该晶片212上的掩模214构成。掩模214具有与应形成的凹部220相对应的开口部分。通过比如用图1的蚀刻装置100，对这样的被处理体200进行等离子体蚀刻处理，在晶片212的表面上，形成图2所示的那样的，具有大致垂直的侧壁和平坦的底面222的凹部220。
图3(a)为用于说明现有蚀刻方法的、被处理体10的平面图，图3(b)为该被处理体的局部截面图。图3所示的被处理体10也由作为被蚀刻体的由硅形成的晶片12，和形成于该晶片12上的掩模14构成。该掩模14也具有与应形成的凹部相对应的开口部分16。现有的蚀刻方法所采用的掩模14的材料采用由聚酰亚胺类的高分子材料形成的带。另外，掩模14的开口部分16为1条边的长度(开口尺寸)R1＝30mm的正方形，掩模14的厚度D为25μm。
采用图1的蚀刻装置100，在上述的处理条件下，对该被处理体10进行等离子体蚀刻处理。图4为将通过表面高差仪检查由此形成的凹部的形状的结果，与各部分的蚀刻率(E/R)一起表示的图。在图4中，横轴与图3的X方向相对应，该图表示从接近被处理体10的外周侧的凹部的外端，朝向相反侧的凹部的内端而测定的结果。观看图4可知，蚀刻率(μm/min)在凹部的外端为5.6，在内端为6.8，而在中间部为3.6，产生明显的差异，由此，形成副沟槽形状。
这被认为是由于凹部的开口尺寸为超过毫米级的尺寸，所以凹部(开口部分)上方的等离子体受到材料与掩模不同的作为被蚀刻体的硅的很大影响，呈与掩模上方的等离子体不同的形式。即，这被认为是由于在凹部的外端附近，受到掩模上方的等离子体的影响，故形成蚀刻率的速度高于凹部中间处的区域。
接着，图5(a)为用于说明本实施方式的蚀刻方法的、被处理体200的平面图，图5(b)为该被处理体的局部截面图。
由于上述的原因，优选在作为被蚀刻体的晶片上形成凹部的情况下，掩模的至少开口部分周边的材料采用与晶片相同的材料。由此，可对被处理体上方的等离子体进行均匀化处理。
于是，为了与现有的蚀刻方法进行比较，配备图5所示的被处理体200。在图5的被处理体200中，在由硅形成的晶片212上，按照与应形成的凹部相对应的开口部分216的X方向两端邻接的方式，将硅片214的壁作为掩模设置，在除了该硅片214和开口部分216以外的部分，形成带状的掩模218，其由与现有相同的聚酰亚胺类的高分子材料形成。由此，仅仅在开口部分216的X方向两端侧，掩模的材料可视为与被蚀刻体212相同的材料。
在这里，掩模的开口部分216为1条边的长度R1＝30mm的正方形，掩模218的厚度D为25μm。另外，各硅片214的高度H为725μm，宽度W1为10mm。
采用图1的蚀刻装置100，在上述的处理条件下，对该被处理体200进行等离子体蚀刻处理。图6为将通过表面高差仪检查由此形成的凹部的形状的结果，与各部分的蚀刻率(E/R)一起表示的图。在图6中，图6(a)中的横轴与图5的X方向相对应，该图6(b)的横轴与图5的Y方向相对应，分别表示从接近被处理体200的外周侧的凹部的外端，朝向相反侧的凹部的内端而测定的结果。在与现有的蚀刻方法(Y方向)相对应的图6(b)中，蚀刻率(μm/min)在凹部的外端为4.7，在内端为5.7，而在中间部为2.9，产生明显的差异，由此可知形成副沟槽形状。
另一方面，在与本发明的蚀刻方法(X方向)相对应的图6(a)中，实质上不形成副沟槽形状，另外，同样对于中间部的蚀刻率(μm/min)为3.3，与图6(b)的相比较知道，不产生显著的差异。其原因被认为是：作为掩模中的至少开口部分周边的材料，采用与被蚀刻体相同的材料，由此，即使在形成开口尺寸较大的凹部的情况下，凹部(开口部分)上方的等离子体的状态实质上保持均匀。
象上述那样，作为在掩模中的至少开口部分周边的材料，采用与被蚀刻体相同的材料，由此，比如，形成开口尺寸为30mm的4棱柱形的凹部时，可防止产生副沟槽形状，形成具有实质上平坦底面的凹部。象这样，具有毫米数量级的开口尺寸的凹部可按照实质上在底面不产生副沟槽的形状而形成。
另外，在被蚀刻体的形成有凹部的部分和其它部分是不同材料形成的情况下，作为掩模中的至少开口部分周边的材料，可采用与被蚀刻体中的形成有凹部的部分相同的材料。
第2实施方式
本发明的第2实施方式的蚀刻方法也可采用第1实施方式中说明的蚀刻装置100(图1)而进行，其说明省略。
图7(a)为用于说明本发明的第2实施方式的蚀刻方法的、被处理体300的平面图，图7(b)为该被处理体的截面图。另外，图8为通过本实施方式的方法进行蚀刻的被处理体300的示意性的截面图。
图7所示的被处理体300由晶片312和掩模314构成，该晶片312作为被处理体，由硅形成，该掩模314形成于该晶片312上。掩模314的材料采用由聚酰亚胺类的高分子材料形成的带。该掩模314具有与应形成的凹部相对应的主开口部分316；接近并围绕该主开口部分316周围的、槽状的辅助开口部分324。由此，在对被处理体300进行蚀刻处理时，在晶片312的表面，在与该主开口部分316相对应而形成的凹部的周围，可形成与辅助开口部分324相对应的虚设(dummy)凹部。
在这里，掩模314的主开口部分316为1条边的长度(开口尺寸)R1＝30mm的正方形，掩模14的厚度D为25μm。另外，辅助开口部分324的槽宽度W2为5mm，开口部分316，324之间的掩模部分318的宽度W3为100μm。
采用图1的蚀刻装置100，在上述处理条件下，对该被处理体300进行等离子体蚀刻处理。其结果是，象图8所示的那样，在与辅助开口部分324相对应的虚设凹部330中，形成与副沟槽形状相对应那样的，朝向外缘侧倾斜的底面332。这被认为是：主要由于受到掩模314的材料影响的等离子体的作用，凹部330的外缘侧的蚀刻率提高。
与此相对，在与主开口部分316相对应的凹部320中，底面322不呈副沟槽形状，保持平坦的形状。这被认为是由于：如果掩模部分318的宽度足够窄，则掩模材料对凹部320上方的等离子体的影响也充分地受到抑制。即，在凹部320的周缘的上方，也形成受到通过辅助开口部分324而露出的晶片312的硅的影响的等离子体，由此，可使凹部320上方的等离子体均匀化。
同样在采用具有上述那样的主开口部分316和辅助开口部分324的掩模314，形成例如开口尺寸为30mm的4棱柱的凹部320时，防止产生副沟槽形状，可形成具有实质上为平坦的底面的凹部。象这样，可按照实质上底面不形成副沟槽形状的方式，形成具有毫米数量级的开口尺寸。
第3实施方式
本发明的第3实施方式的蚀刻方法也可采用第1实施方式中说明的，具有处理容器102的蚀刻装置100(图1)而进行，其说明省略。
在第3实施方式中，与现有相比较，可降低蚀刻时的处理容器102内的压力。即，处理容器102内的压力在第1和第2实施方式中，在200～400mTorr的范围内，而在本实施方式中，该压力在100mTorr以下，比如，为36mTorr。其它的处理条件与第1和第2实施方式相同。
此外，本实施方式所采用的被处理体可象图3所示的现有的被处理体10那样，采用以普通的树脂等为材料的掩模。另外，按照本实施方式，即使在对与目前相同的被处理体进行蚀刻处理的情况下，仍可形成接近图2所示的凹部220的，具有大致垂直的侧壁和平坦底面的凹部。
象本实施方式那样，如果在低于现有的压力下，进行等离子体蚀刻处理，则处理空间122(图1)内的等离子体密度降低。由此，与等离子体密度较高的情况相比较，整体的蚀刻率降低，但是，难于产生被处理体表面的材料造成的蚀刻率的差异。这被认为是由于如果等离子体密度降低，则被处理体的表面侧的材料的差异对其上方的等离子体的状态造成的影响变小。
象这样，具有毫米数量级的开口尺寸的凹部可按照实质上底面不形成副沟槽形状的方式形成。另外，在本实施方式中，由于可采用与现有相同材料、形状的掩模，故可采用与目前相同的技术来形成掩模这一点是有利的。
上面参照附图，对本发明的蚀刻方法的适合的实施方式进行了说明，但是，本发明不限于此。如果是本领域的普通技术人员，则容易在权利要求所记载的技术构思的范围内，可想到各种变换实例，或修正实例，要知道，这些实例当然属于本发明的范围。
比如，在上述实施方式中，对形成开口尺寸为30mm的4棱柱形的凹部的情况进行了说明，但是，所形成的凹部的形状和尺寸不限于此。只要为具有毫米数量级(比如，5mm以上)的开口尺寸的凹部，则本发明可用于形成具有圆形、椭圆形，或长方形等的各种截面形状的凹部，或槽状的凹部等的蚀刻方法。另外，被蚀刻体的材料也不限于硅，本发明还可用于至少一部分为其它材料的被蚀刻体。

Claims (5)

1.一种用于在被蚀刻体的表面形成凹部的蚀刻方法，其特征在于，
通过形成于所述被蚀刻体的表面的掩模的开口部分，借助等离子体蚀刻形成所述凹部，并且，
所述被蚀刻体的至少形成所述凹部的部分的材料，与所述掩模的至少所述开口部分周边的材料均为硅，
所述掩模的开口部分具有5mm以上的开口尺寸。
2.一种用于在被蚀刻体的表面形成凹部的蚀刻方法，其特征在于，
通过形成于所述被蚀刻体的表面的掩模的开口部分，借助等离子体蚀刻形成所述凹部，并且，
所述掩模的开口部分包括与应形成的凹部相对应的主开口部分；以及包围该主开口部分的周围的槽状的辅助开口部分。
3.根据权利要求2所述的蚀刻方法，其特征在于，所述掩模的主开口部分具有5mm以上的开口尺寸。
4.一种用于在被蚀刻体的表面形成凹部的蚀刻方法，其特征在于，
通过形成于所述被蚀刻体的表面的掩模的、具有5mm以上的开口尺寸的开口部分，借助等离子体蚀刻形成所述凹部，并且，
所述掩模中的至少所述开口部分周边的材料，与所述被蚀刻体的形成所述凹部的部分的材料相同。
5.一种用于在被蚀刻体的表面形成凹部的蚀刻方法，其特征在于，
通过形成于所述被蚀刻体的表面的掩模的、具有5mm以上的开口尺寸的开口部分，借助等离子体蚀刻形成所述凹部，并且，
所述等离子体蚀刻在压力为100mTorr以下的处理容器内进行。
CNB028245768A 2001-12-11 2002-12-09 等离子体蚀刻方法 Expired - Fee Related CN100395873C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001377835A JP4417600B2 (ja) 2001-12-11 2001-12-11 エッチング方法
JP377835/2001 2001-12-11

Publications (2)

Publication Number Publication Date
CN1602542A CN1602542A (zh) 2005-03-30
CN100395873C true CN100395873C (zh) 2008-06-18

Family

ID=19185708

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028245768A Expired - Fee Related CN100395873C (zh) 2001-12-11 2002-12-09 等离子体蚀刻方法

Country Status (5)

Country Link
US (2) US7141178B2 (zh)
JP (1) JP4417600B2 (zh)
KR (1) KR100549175B1 (zh)
CN (1) CN100395873C (zh)
WO (1) WO2003050862A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080178803A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Plasma reactor with ion distribution uniformity controller employing plural vhf sources
US8080479B2 (en) * 2007-01-30 2011-12-20 Applied Materials, Inc. Plasma process uniformity across a wafer by controlling a variable frequency coupled to a harmonic resonator
US7968469B2 (en) * 2007-01-30 2011-06-28 Applied Materials, Inc. Method of processing a workpiece in a plasma reactor with variable height ground return path to control plasma ion density uniformity
US7879731B2 (en) * 2007-01-30 2011-02-01 Applied Materials, Inc. Improving plasma process uniformity across a wafer by apportioning power among plural VHF sources
JP7278172B2 (ja) * 2018-10-23 2023-05-19 東京エレクトロン株式会社 基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5569355A (en) * 1995-01-11 1996-10-29 Center For Advanced Fiberoptic Applications Method for fabrication of microchannel electron multipliers
JPH10294367A (ja) * 1997-04-21 1998-11-04 Sony Corp 半導体装置の製造方法
US6051866A (en) * 1993-02-04 2000-04-18 Cornell Research Foundation, Inc. Microstructures and single mask, single-crystal process for fabrication thereof
JP2000294626A (ja) * 1999-04-07 2000-10-20 Sony Corp 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
US6235643B1 (en) * 1999-08-10 2001-05-22 Applied Materials, Inc. Method for etching a trench having rounded top and bottom corners in a silicon substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051866A (en) * 1993-02-04 2000-04-18 Cornell Research Foundation, Inc. Microstructures and single mask, single-crystal process for fabrication thereof
US5569355A (en) * 1995-01-11 1996-10-29 Center For Advanced Fiberoptic Applications Method for fabrication of microchannel electron multipliers
JPH10294367A (ja) * 1997-04-21 1998-11-04 Sony Corp 半導体装置の製造方法
JP2000294626A (ja) * 1999-04-07 2000-10-20 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2003050862A1 (fr) 2003-06-19
JP2003183860A (ja) 2003-07-03
US7141178B2 (en) 2006-11-28
KR100549175B1 (ko) 2006-02-03
JP4417600B2 (ja) 2010-02-17
KR20050044741A (ko) 2005-05-12
US7344652B2 (en) 2008-03-18
US20050082255A1 (en) 2005-04-21
CN1602542A (zh) 2005-03-30
US20060255447A1 (en) 2006-11-16

Similar Documents

Publication Publication Date Title
EP1446825B1 (en) Apparatus and method for improving etch rate uniformity
JP2002289595A (ja) エッチング装置およびエッチング方法
JP2005123425A (ja) 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
KR100842947B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
CN100395873C (zh) 等离子体蚀刻方法
JP2004022822A (ja) プラズマ処理方法および装置
JP2000228398A5 (ja) 処理装置、これを用いる半導体装置の製造方法、半導体製造装置の構成部品ならびにフォーカスリング
JPS61119686A (ja) 平行平板型プラズマエツチング装置
JP3195535B2 (ja) プラズマエッチング用電極及びプラズマエッチング装置
KR20080060726A (ko) 포커스 링 및 이를 갖는 기판 처리 장치
KR100783060B1 (ko) 포커스 링 및 이를 갖는 기판 처리 장치
KR20070009159A (ko) 플라즈마 식각설비의 웨이퍼 서셉터
JP2007221149A (ja) プラズマ処理方法および半導体デバイスの製造方法
JPS63260033A (ja) プラズマ反応処理装置
US6551520B1 (en) Exhausting method and means in a dry etching apparatus
KR100667675B1 (ko) 기판 식각에 사용되는 상압 플라즈마 장치
TWI845434B (zh) 靜電卡盤單元及具備該靜電卡盤單元的電漿蝕刻裝置
JP2005166838A (ja) プラズマエッチング方法
TWI414016B (zh) 進行電漿蝕刻製程的裝置
JP2003318165A (ja) プラズマ生成用ポイントカスプ磁界を作るマグネット配列およびプラズマ処理装置
JPH0513006Y2 (zh)
KR100211654B1 (ko) 반도체 건식식각설비의 가스분배판
JP4670311B2 (ja) ドライエッチング装置
JP2000299306A (ja) 誘導結合型プラズマエッチング装置
KR200243821Y1 (ko) 플라즈마 식각장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080618

Termination date: 20141209

EXPY Termination of patent right or utility model