CN100392627C - 存储器存取要求优先序列仲裁装置及方法 - Google Patents
存储器存取要求优先序列仲裁装置及方法 Download PDFInfo
- Publication number
- CN100392627C CN100392627C CNB2003101239115A CN200310123911A CN100392627C CN 100392627 C CN100392627 C CN 100392627C CN B2003101239115 A CNB2003101239115 A CN B2003101239115A CN 200310123911 A CN200310123911 A CN 200310123911A CN 100392627 C CN100392627 C CN 100392627C
- Authority
- CN
- China
- Prior art keywords
- access
- priority
- requires
- require
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000008676 import Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000006837 decompression Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
Abstract
一种存储器存取要求优先序列排序装置及方法,包含将多个存取要求区分成多个优先等级,不同优先等级的多个存取要求排列成为一优先序列,排列方法包含下列步骤:计算每个存取要求的周期与可等待时间;计算总周期数;分别比较每个存取要求的可等待时间与总周期数,若可等待时间小于总周期数,则此一存取要求需在优先序列中多排序一次;反之若大于总周期数,则依优先序列排序执行。
Description
【技术领域】
本发明系一有关于存取要求的优先权仲裁的方法与装置,特别是一种用于存储器存取界面仲裁器的优先序列排序的方法与装置。
【背景技术】
随着消费性多媒体电子商品需求量的增加,为了提升产品竞争力,集成电路(Integrated Circuit,IC)***单芯片(System-on-Chip,SoC)化已演变成为一种趋势。由于元件整合的关系,使得具SoC化的IC不论是耗电量、散热或是信号传输方面都可以得到较佳的效能。此外,由于SoC的概念在于如何将更多的元件放入同一颗IC中,所以IC中的各元件势必要整合或缩小其元件尺寸以达到SoC化的目的,且随着元件的整合,伴随而来的是元件以及基板使用减少,同时因为各元件尺寸缩小的关系,使得IC体积缩小,使得封装也减少,因此具有SoC概念而设计的IC,其成本可以降低。在消费性多媒体电子商品中最广泛为家庭中使用的即为多媒体播放器(multi-media player)。
现有多媒体播放器为了应付不同影音信号的处理需求,因此现有多媒体播放器可能包含有许多不同功能的微控制器以应付不同的工作需求,如:为了处理影像信号,因此可能需要影像解码器(Video Decoder Unit);为了处理声音信号,因此可能需要数字信号处理器(Digital Signal Processor,DSP)。除此之外,现有多媒体播放器也需要有与微控制器对应的存储器模块,用以应付大量的数据传输或是储存韧体。
为了能处理微控制器与存储器之间的存取,因此现有多媒体播放器各微控制器与存储器模块之间会有一个存储器界面,用以联系微控制器与存储器间的运作。同时为了有效管理每个微控制器与对应存储器之间的存取效能,因此存储器界面中会包含有一仲裁器(Arbiter),用以仲裁(Arbitration)控制器所发出的存取要求(Request)哪一个有优先权(Priority),仲裁汇流排频宽(Bus Bandwidth)该给哪一个存取要求使用。在仲裁频宽的使用权之前,必须先制定一个汇流排频宽使用权顺序的标准,也就是优先序列(Priority Queue),根据优先序列决定当存取要求同时间发出时,哪一个存取要求有优先使用频宽的权利。
现有序列的排序如图1所示,为一先进先出(First In First Out,FIFO)的概念,最先发出存取要求的,有较高的优先权,排列在序列的最前端(front),因此要先被执行,一旦最前面的存取要求被执行之后,所有在优先序列中等待的存取要求会往上移动一个位置,而新的存取要求则添加至序列的最末端(Rear)空出的位置。
为了因应***单芯片化(System on Chip,SoC)的趋势以及节省存储器在***中所占用的空间,因此先前提出了一种存储器共用汇流排的发明。在此发明中将***中功能相同可以共用的部分整合于一起。而由于共用的原因,因此在此***中,所有的微控制器都必须经由一个共用的存储器界面存取共用存储器汇流排的存储器,因此存储器界面必须要有一个更好的优先序列排序方法以及更有效率的仲裁装置用以决定拥有数目庞大存取要求***的存取要求优先顺序,使得***有最佳的工作效能。
【发明内容】
本发明提供一种优先权仲裁方法,使得***在不增加执行速度以及汇流排频宽之前提之下,能决定同时间若有大量的存取要求同时发出时,哪一个存取要求要先被执行,也即哪一个存取要求拥有使用汇流排频宽的优先权。
本发明另外提供一种优先序列排序方法,可以使得在高优先等级优先序列中有更高优先等级的存取要求存在时,可以避免更高等级存取要求若在一定时间内没有被执行,则达不到存取频宽的要求,使得功能错误(function fail)的缺点。
本发明较佳实施例首先先将多个存取要求划分成多个优先等级,每一优先等级多个存取要求再分别排序成为优先序列,其排序方法包含下列步骤:计算每个存取要求的周期数(cycles)与可等待时间(latency),计算总周期数;比较每个存取要求的可等待时间与总周期数;若可等待时间大于总周期数,则依优先序列排序分别执行存取要求,反之若可等待时间小于总周期数,则此一存取要求需在优先序列中多排序一次。
本发明较佳实施列提供了一仲裁器包含有三个仲裁装置依优先等级的不同而区分;而每一个不同优先等级的仲裁装置都至少包含有:多个存取要求多工器,用以选择该优先等级的多个存取要求;一所有权选择器,用以排序优先序列;此外不同优先等级的仲裁装置可能包含有一或闸,连结至高一优先等级的仲裁装置,用以告知该优先等级是否有存取要求要发出,若有,则此一存取要求会排序至高一优先等级优先序列的最后一个位置中;此外,不同优先等级的仲裁装置也可能包含有一及闸,连结至下一优先等级的所有权选择器中,用以当下一个欲执行读存取要求为优先序列最后一个位置的存取要求时,通知下一优先等级出更换下一所有权的信号并将下一个存取要求指出。
【附图说明】
图1系显示一般FIFO序列排序与存取示意图;
图2系显示本发明的不同优先等级优先序列执行流程图;
图3系显示本发明的优先序列排序方法的直流流程图;
图4系显示本发明的存取要求仲裁器的示意图;
图5系显示本发明的高优先等级仲裁装置的示意图;
图6系显示本发明的中优先等级仲裁装置的示意图;
图7系显示本发明的低优先等级仲裁装置的示意图。
表一系显示一般优先序列排序一
表二系显示本发明优先序列排序二
【具体实施方式】
本发明提供一种用于多媒体播放器的存储器界面仲裁器的优先序列排序方法以及不同优先等级的仲裁装置与方法。利用此一方法,当同时间有数个存取要求下达时,可以依据每个存取指令优先权的不同,找出最立即需要被处理的存取要求,同时使得每个存取要求在最长可等待的时间中至少执行完一次,避免存取要求来不及而导致***功能失效。以下将列举一较佳实施例用以说明本发明,然而熟悉该技术的人员皆知此仅为一举例说明,而并非用以限定发明本身,有关此发明的较佳实施例详叙如下。
本发明首先对于至少一个微处理器所发出的多个存取要求区分成三个不同优先等级存取要求,分别为高优先等级,中优先等级以及低优先等级,而每个不同优先等级的多个存取要求分别排列成优先序列,而每一个存取要求都有对应的要求序号。其中,该存取要求可依照使用情况的不同而动态调整其优先等级。举例来说,当播放影音光盘(Video Compact Disk,VCD)时,由于读取要求的频率较高,因此控制伺服器的存取要求优先权就较播放数字影音光盘(Digital Versatile Disk,DVD)时高;但反之,当播放DVD时,由于影音解压缩(Moving Picture Experts Group,MPEG)的需求较高,所以影音解压缩的存取要求优先权就较播放VCD时高。
其次,依照优先等级的高低,由高优先等级的存取要求顺序开始执行,同时,下一个拥有优先权的存取要求会被叫出等待,当轮到要执行某一存取要求时,若此存取要求没有发出存取要求,则直接换到下一个存取要求执行。当高优先等级优先序列轮完一周期之后(也即优先序列的所有存取要求都执行过一次),先询问中优先等级优先序列是否有存取要求欲执行,若无,则再回去执行高优先等级的存取要求,若有,则执行中优先等级其中一个存取要求,执行完之后再回去执行高优先等级的存取要求。也就是说,每当高优先等级的优先序列执行完一周期之后,即执行中优先等级优先序列其中的一个存取要求,接着再回去执行高优先等级的优先序列;当中优先等级的优先序列执行完一周期之后,即执行低优先等级其中一个存取要求,执行完后再回去执行高优先等级的优先序列。
其流程示意如图2所示:
假设高优先等级、中优先等级、低优先等级的优先序列分别都有N个存取要求,
210初始值n=0;
220执行高优先等级优先序列的第n个存取要求;
230判断n是否等于N;
若否,则n=n+1,回到步骤220;
若是,则
240初始值n′=0;
250执行执行中优先等级优先序列的第n′个存取要求;
260判断n′是否等于N,
若否,则n′=n′+1,回到步骤210;
若是,则
270初始值n″=0;以及
280执行低优先等级优先序列的第n″个存取要求,执行完后回到步骤210。
现有优先序列排序的方式以表一的高优先等级优先序列的第三个存取要求(排序位置H2,要求序号10)为例,在最糟糕每个存取要求都要执行的情况下,要求序号10执行完一次之后至少要等待其他存取要求行完毕之后才会再被执行下一次,等候的时间至少是高优先序列的总周期数26+10+5+13+6+20=80Ts(Ts:tera second,tera=1e+12),而总周期数80Ts较要求序号10的最长可等待时间76Ts大,也就是说在最糟糕的情况下,***无法在76Ts时间内执行要求序号10的存取要求,因此要求序号10的存取要求无法满足,导致功能失效。 一般为了解决这个问题,可能会将位于高优先序列其中一个较低优先的存取要求(等待时间较大的)排入中优先等级优先序列中,但如此一来,可能使得中优先等级的存取要求也失效;或者也可能需要加快***执行的速度,或增加汇流排的频宽,使得每个存取要求的执行周期数缩短,以解决此一个问题。
本发明在不需增加***执行速度和汇流排频宽的前提下,将要求序号10的存取要求在高优先等级优先序列中多排列一次(如表二H5列所示),如此一来虽然使得总周期数增加成85Ts(26+10+5+13+6+5+20=85),但高优先等级优先序列中要求序号10因为被执行了两次的关系,所以每次被执行之间隔周期数缩短了(如表二,间隔存取要求的周期数和分别为13+6=19Ts以及20+26+10=56Ts,皆小于新总周期数85Ts),因此就算在最糟糕的情况之下,要求序号10的存取要求也都能满足。
本发明的优先等级的优先序列排序方法叙述如下:分别计算每个优先等级优先序列中的所有存取要求的周期数与可等待时间(周期数意指每一个存取要求执行完毕所需要花费的时间;可等待时间(latency)意指每一个存取要求被接受前最多可以等待的时间,若在该时间内没有被接受,则存取要求会因无法满足,到至功能无法正常工作,其时间单位为Ts);计算优先序列中所有存取要求的总周期数;考虑在最糟糕的情况下,分别比较存取要求的可等待时间与总周期数;若有存取要求的可等待时间小于总周期数,则此存取要求必须在优先序列中多排序一次,若没有,则依照优先序列的排序分别执行存取要求。然而,每在优先序列中多增加一个存取要求,就需要计算两相同存取要求间隔最长周期数,接着比较可等待时间与两相同存取要求间隔最长周期数,若可等待时间小于两相同存取要求间隔最长周期数,则此存取要求需在优先序列中再多排序一次,重复此一步骤(计算两相同存取要求间隔最长周期数并与可等待时间比较),直到此存取要求可以在要求的时间执行为止。最后,由于优先序列中增加了数个存取要求,因此优先序列的总周期数会增加,所以必须再重新计算新的总周期数,再比较是否有存取要求的可等待时间小于新总周期数,重复上述的步骤,直到优先序列中所有存取要求在总周期间都可以被执行而不会失效为止。此外,多加入排序的存取要求在优先序列的位置为使得重复排列的相同存取要求每个间隔周期数平均的位置。
本发明的优先序列排序方法如图3所示:
310计算存取要求周期数以及可等待时间;
320计算优先序列中所有存取要求的总周期数;
330比较每个存取要求的可等待时间是否皆大于总周期数;
是,则
340依优先序列排序执行存取要求;
否,则
350将不符合条件的存取要求多排序一次;
360计算两相同存取要求间隔最长周期数;
370比较可等待时间是否大于间隔最长周期数;
否,则执行步骤350、步骤360以及步骤370
是,则
380计算新总周期数;
接着执行步骤330。
每多排列一个存取要求,就需要重新计算新的总周期数再与可等待时间比较,直到优先序列中的每一个存取要求都可以在时间内被执行为止。
上述的优先序列的方法可用于一仲裁装置中,而本发明的存取要求仲裁器的架构400如图4所示。包含有三个不同优先等级的仲裁装置,分别为高优先等级仲裁装置410、中优先等级仲裁装置420以及低优先等级仲裁装置430,其中每个仲裁装置的架构都很类似,只有部分的差异,其详细说明如下。
如图5所示,高优先等级仲裁装置410包含有:多个存取要求多工器(multiplexer,MUX)501,每一个存取要求多工器501都分别接收所有的存取要求,同时每一个存取要求多工器501会从该些存取要求中选择出一个要被归类至高优先等级中的存取要求;一高优先权设定暂存器502,设定要求序号,表何存取要求属于高优先等级;一所有权选择器503,用以接受由多个存取要求多工器501选择出的高优先等级存取要求,同时将此些存取要求排列成高优先等级优先序列,所有权选择器503会预留最后一个排序空间给中优先等级的存取要求做排序之用;一所有权多工器506,将下一个拥有优先权的存取要求叫出以等待执行。此外所有权选择器503还包含有一个下一所有权选择单元504,当一存取要求正在执行时,会发出要指出下一个存取要求位置的信号,而下一所有权选择单元504就会将下一个欲执行的存取要求的位置指出来,而所有权多工器506就会根据下一所有权选择单元504所指出的位置于暂存器502中找出对应的要求序号。
如图6所示,中优先等级仲裁装置420包含有:多个存取要求多工器(multiplexer,MUX)601,每一个存取要求多工器601都分别接收所有的存取要求,同时每一个存取要求多工器601会从该些存取要求中选择出一个要被归类至中优先等级中的存取要求;一中优先权设定暂存器602,设定要求序号,表何存取要求属于中优先等级;一所有权选择器603,用以接受由多个存取要求多工器601选择出的中优先等级存取要求,同时将此些存取要求排列成中优先等级优先序列,所有权选择器603会预留最后一个排序空间给低优先等级的存取要求做排序之用;一所有权多工器606,将下一个拥有优先权的存取要求叫出以等待执行。此外所有权选择器603还包含有一个下一所有权选择单元604,当一存取要求正在执行时,会发出要指出下一个存取要求位置的信号,而下一所有权选择单元604就会将下一个欲执行的存取要求的位置指出来,而所有权多工器606就会根据下一所有权选择单元604所指出的位置于暂存器602中找出对应的要求序号。
如图7所示,低优先等级仲裁装置430包含有:多个存取要求多工器(multiplexer,MUX)701,每一个存取要求多工器701都分别接收所有的存取要求,同时每一个存取要求多工器701会从该些存取要求中选择出一个要被归类至低优先等级中的存取要求;一低优先权设定暂存器702,设定要求序号表何存取要求属于低优先等级;一所有权选择器703,用以接受由多个存取要求多工器701选择出的低优先等级存取要求,同时将此些存取要求排列成低优先等级优先序列;一所有权多工器706,将下一个拥有优先权的存取要求叫出以等待执行。此外所有权选择器703还包含有一个下一所有权选择单元704,当一存取要求正在执行时,会发出要指出下一个存取要求位置的信号,而下一所有权选择单元704就会将下一个欲执行的存取要求的位置指出来,而所有权多工器706就会根据下一所有权选择单元704所指出的位置于暂存器702中找出对应的要求序号。
此外,高优先等级仲裁装置410还包含有一两输入及闸505,其中一个输入端连结到所有权选择器503判断是否有发出要指出下一个存取要求位置的信号,另一个输入端连结一个判断信号,用以判断下一所有权选择单元504是否指向优先序列的最后一个位置(也就是中优先等级的存取要求排序的位置),而及闸的输出端连结至中优先等级仲裁装置420的所有权选择器603,当有发出要指出下一个存取要求位置的信号(高位准),而下一所有权选择单元504指出的位置为优先序列最后一个位置时(高位准),两输入及闸505输出端会发出信号告知中优先等级要指出下一个存取要求的位置。
此外,中优先等级仲裁装置420还包含有一多个输入的或闸607,其输入端分别连结至多个存取要求多工器601的每一个输出端,其输出则连结至高优先等级仲裁装置410的所有权选择器503中,用以当有中优先等级的存取要求要发出时,将此存取要求排序至高优先等级优先序列的最后一个位置中;以及一两输入及闸605,其中一个输入端连结到所有权选择器603判断是否有发出要指出下一个存取要求位置的的信号,另一个输入端连结一个判断信号,用以判断下一所有权选择单元604是否指向优先序列的最后一个位置(也就是低优先等级的存取要求排序的位置),而及闸的输出端连结至低优先等级仲裁装置430的所有权选择器703,当有发出要指出下一个存取要求位置的信号(高位准),而下一所有权选择单元604指出的位置为优先序列最后一个位置时(高位准),两输入及闸605输出端会发出信号告知低优先等级要指出下一个存取要求的位置。
此外,低优先等级仲裁装置430还包含有一多个输入的或闸707,其输入端分别连结至多个存取要求多工器701的每一个输出端,其输出则连结至中优先等级仲裁装置420的所有权选择器603中,用以当有低优先等级的存取要求要发出时,将此存取要求排序至中优先等级优先序列的最后一个位置中。
本发明在不需增加***执行速度以及汇流排频宽的前提之下,提供了一种优先序列排序方法以及权位仲裁装置与方法,可以使得本发明的优先序列排序方法概念的仲裁装置可以有效率地仲裁大量的存取要求,同时倘若在高优先等级优先序列中有更高存取要求存取要求,则可以在更短的时间中执行此一更高存取要求存取要求,使得***不会因为超过其可等待时间而导致功能失效。
本发明虽以包含三个优先等级以及以多工器实现从多个存取要求选择其中之一的较佳实施列阐明如上,然而其并分用以限定本发明的精神与发明实体仅止于上述实施例,其可包含至少一个以上的优先等级的仲裁装置或是其余可作为选择之用的工具,皆涵盖在本发明的精神的中。这样,在不脱离本发明的精神与范围内所作的修改,均应包含在权利要求书的范围中。
Claims (7)
1.一种不同优先等级存取要求的仲裁方法,其步骤至少包含:
输入多个存取要求;
将多个存取要求分类成为多个不同优先等级;以及
将每一个优先等级的多个存取要求分别排列成优先序列,所述优先序列的排序方法至少包含:
计算多个存取要求每一个的可等待时间和周期数;
计算多个存取要求的总周期数;以及
将多个存取要求每一个可等待时间与总周期数比较;
其中,若有存取要求的可等待时间小于总周期数,则该存取要求需在优先序列中多排序一次,若无,则依照优先序列的排序执行存取要求;
其中,该多个存取要求可视***需求的不同,动态调整该多个存取要求的优先等级。
2.如权利要求1的不同优先等级存取要求的仲裁方法,其特征在于,进一步包含计算两相同存取要求间隔最长周期数,并与可等待时间比较,若可等待时间小于间隔最长周期数,则该存取要求需在优先序列中再多排序一次。
3.如权利要求1的不同优先等级存取要求的仲裁方法,其特征在于,每多排序一个存取要求,则需重新计算新的总周期数,重新与可等待时间比较,若有另一存取要求的可等待时间小于该总周期数,则该存取要求需在该优先序列中多排序一次。
4.如权利要求1的不同优先等级存取要求的仲裁方法,其特征在于,新加入排序的存取要求在优先序列的位置为使得重复排列的相同存取要求每个间隔周期数平均的位置。
5.如权利要求1的不同优先等级存取要求的仲裁方法,其特征在于,每个存取要求以个别的要求序号排列于优先序列中。
6.如权利要求1的不同优先等级存取要求的仲裁方法,其特征在于,进一步包含选择其中的一个优先序列的其中的一个存取要求执行,同时叫出下一个拥有优先权的存取要求等待。
7.如权利要求1的不同优先等级存取要求的仲裁方法,其特征在于,当一优先等级优先序列的所有存取要求都执行完毕之后,执行次一优先等级优先序列其中的一个存取要求,接着再回到最高等级的优先序列中执行存取要求。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2003101239115A CN100392627C (zh) | 2003-12-22 | 2003-12-22 | 存储器存取要求优先序列仲裁装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2003101239115A CN100392627C (zh) | 2003-12-22 | 2003-12-22 | 存储器存取要求优先序列仲裁装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1555016A CN1555016A (zh) | 2004-12-15 |
CN100392627C true CN100392627C (zh) | 2008-06-04 |
Family
ID=34338938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003101239115A Expired - Lifetime CN100392627C (zh) | 2003-12-22 | 2003-12-22 | 存储器存取要求优先序列仲裁装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100392627C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI758778B (zh) * | 2020-07-10 | 2022-03-21 | 鴻海精密工業股份有限公司 | 資料讀/寫處理方法、裝置及電腦可讀存儲介質 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1870769B (zh) * | 2005-05-26 | 2011-12-07 | 华为技术有限公司 | 一种基于优先级传播的交叉连接矩阵的仲裁方法及仲裁单元 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1282030A (zh) * | 1999-07-26 | 2001-01-31 | 国际商业机器公司 | 对商品盘驱动器上的命令进行优先级排序的方法和*** |
CN1347041A (zh) * | 2000-09-29 | 2002-05-01 | 国际商业机器公司 | 多处理器***中存储器访问的动态串行化 |
CN1356639A (zh) * | 2000-09-28 | 2002-07-03 | 松下电器产业株式会社 | 为有同时截止期和优先级的盘输入/输出子***提供服务质量 |
CN1383511A (zh) * | 1998-11-16 | 2002-12-04 | 因芬尼昂技术股份公司 | 通过重排序存储器请求提高总线利用率的存储器控制器 |
WO2003071740A1 (en) * | 2002-02-22 | 2003-08-28 | Linkair Communications, Inc. | A method of priority control in wireless packet data communications |
-
2003
- 2003-12-22 CN CNB2003101239115A patent/CN100392627C/zh not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1383511A (zh) * | 1998-11-16 | 2002-12-04 | 因芬尼昂技术股份公司 | 通过重排序存储器请求提高总线利用率的存储器控制器 |
CN1282030A (zh) * | 1999-07-26 | 2001-01-31 | 国际商业机器公司 | 对商品盘驱动器上的命令进行优先级排序的方法和*** |
CN1356639A (zh) * | 2000-09-28 | 2002-07-03 | 松下电器产业株式会社 | 为有同时截止期和优先级的盘输入/输出子***提供服务质量 |
CN1347041A (zh) * | 2000-09-29 | 2002-05-01 | 国际商业机器公司 | 多处理器***中存储器访问的动态串行化 |
WO2003071740A1 (en) * | 2002-02-22 | 2003-08-28 | Linkair Communications, Inc. | A method of priority control in wireless packet data communications |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI758778B (zh) * | 2020-07-10 | 2022-03-21 | 鴻海精密工業股份有限公司 | 資料讀/寫處理方法、裝置及電腦可讀存儲介質 |
Also Published As
Publication number | Publication date |
---|---|
CN1555016A (zh) | 2004-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7263023B2 (en) | Semiconductor memory device having memory architecture supporting hyper-threading operation in host system | |
US7694040B2 (en) | Method and apparatus of arranging priority queue and arbitrating for memory access requests | |
US11755507B2 (en) | Memory module threading with staggered data transfers | |
US8700830B2 (en) | Memory buffering system that improves read/write performance and provides low latency for mobile systems | |
US6141283A (en) | Method and apparatus for dynamically placing portions of a memory in a reduced power consumption state | |
US7904626B2 (en) | Arbiter and arbitration method of multiple data accesses | |
US5036493A (en) | System and method for reducing power usage by multiple memory modules | |
EP1550039B1 (en) | Dynamic memory supporting simultaneous refresh and data-access transactions | |
KR101881089B1 (ko) | 스트림 트랜잭션 정보에 기초하여 페이지 관리 정책들을 적용하기 위한 메모리 제어기들, 시스템들 및 방법들 | |
US7769970B1 (en) | Unified memory controller | |
US6295568B1 (en) | Method and system for supporting multiple local buses operating at different frequencies | |
US6510099B1 (en) | Memory control with dynamic driver disabling | |
US20050283562A1 (en) | Round robin arbitration system | |
WO1999028913A1 (en) | A method and apparatus for dynamically placing portions of a memory in a reduced power consumption state | |
US7899940B2 (en) | Servicing commands | |
CN1975702A (zh) | 控制时钟信号的输出的装置和方法和包括该装置的*** | |
TWI375172B (en) | Multi media card with high storage capacity | |
US20090216960A1 (en) | Multi Port Memory Controller Queuing | |
CN100392627C (zh) | 存储器存取要求优先序列仲裁装置及方法 | |
JP2003271545A (ja) | データ処理システム | |
US7426620B2 (en) | Apparatus and method for memory access of sharing buses | |
JPWO2009150844A1 (ja) | 半導体記憶装置、半導体装置、および光ディスク再生装置 | |
US20040034748A1 (en) | Memory device containing arbiter performing arbitration for bus access right | |
US7353484B1 (en) | Methods and apparatus for variable latency support | |
US20210334230A1 (en) | Method for accessing data bus, accessing system, and device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20080604 |
|
CX01 | Expiry of patent term |