CN100389371C - 具有低待机电流的调压器用器件和方法 - Google Patents

具有低待机电流的调压器用器件和方法 Download PDF

Info

Publication number
CN100389371C
CN100389371C CNB2004100665162A CN200410066516A CN100389371C CN 100389371 C CN100389371 C CN 100389371C CN B2004100665162 A CNB2004100665162 A CN B2004100665162A CN 200410066516 A CN200410066516 A CN 200410066516A CN 100389371 C CN100389371 C CN 100389371C
Authority
CN
China
Prior art keywords
voltage
control signal
state
transistor
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100665162A
Other languages
English (en)
Other versions
CN1749904A (zh
Inventor
罗文哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2004100665162A priority Critical patent/CN100389371C/zh
Priority to US11/061,062 priority patent/US7162380B2/en
Publication of CN1749904A publication Critical patent/CN1749904A/zh
Priority to US11/565,542 priority patent/US7353124B2/en
Priority to US11/950,209 priority patent/US7664611B2/en
Application granted granted Critical
Publication of CN100389371C publication Critical patent/CN100389371C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供了一种装置，用于提供用于调节电压电平的参考电压。所述装置包括：第一电压产生***，被配置来接收第一控制信号并输出校准电压；电压调节***，被配置来接收所述校准电压和参考电压，并输出第二控制信号；以及第二电压产生***，被配置来接收所述第二控制信号并输出所述参考电压。所述电压调节***包括锁存器***，所述锁存器***被配置来接收第三控制信号和第四控制信号，并输出第一控制信号。

Description

具有低待机电流的调压器用器件和方法
技术领域
本发明涉及集成电路。更具体地，本发明涉及具有低待机电流的调压器用器件和方法。本发明已经被应用于电池供电***，而这仅仅是示例性的。但是，应认识到本发明具有更宽的应用范围。
背景技术
调压器被广泛地使用并集成在集成电路芯片上。集成电路芯片可以包含众多的尺寸正不断缩小的晶体管。晶体管尺寸的减小常常要求降低晶体管的工作电压。因此，用于集成电路芯片的电源电压随着不断缩小的晶体管尺寸而下降。集成电路芯片常常作为***部件。所述***还包含其他的子***，所述子***的工作电压可能高于晶体管的工作电压。因此，用于***的电源电压可能高于用于集成电路芯片的电源电压。例如，***电源电压等于5V，而芯片电源电压等于3.3V。在另一示例中，***电源电压等于3.3V，而芯片电源电压等于1.8V。
为了提供芯片电源，常常由调压器来转换***电源。例如，调压器接收5V的信号，并产生3.3V的信号。在另一示例中，调压器接收3.3V的信号，并产生1.8V的信号。图1示出了调压器的简图。调压器100包括参考电压发生器110、运算放大器120以及分压器130。电压发生器110产生参考电压Vref112。运算放大器120接收Vref112。运算放大器120还接收***电源Vsystem124并产生输出电压Vout122。Vout122由分压器130进行分压，并由运算放大器接收反馈电压Vfeedback132。Vout122被用作芯片电源。例如，***电源是5V，且所希望的芯片电源是3.3V。如果Vref112等于1.25V，则分压器130将Vfeedback132设为等于(1.25/3.3)Vout。在另一示例中，Vref112等于所希望的芯片电源。于是，Vout122被直接用作Vfeedback132，而去掉了分压器130。
当***处于激活状态或待机模式时，调压器常常提供芯片电源。处在待机模式中调压器的电流消耗大量的能量。例如，调压器的工作电流的范围为30μA至200μA。待机模式中的能量消耗限制了电池供电器件的工作时间。此外，一些由电池供电的器件要求低的待机功率消耗并因此不能依赖于在待机模式中消耗大量功率的调节器。因此，这些由电池供电的器件常常不能从不断缩小的晶体管尺寸上得到优势。
从上面可以看出，对于调压器的改进技术是人们所期望的。
发明内容
本发明涉及集成电路。更具体地，本发明涉及具有低待机电流的调压器用器件和方法。本发明已经被应用于电池供电***，而这仅仅是示例性的。但是，应认识到本发明具有更宽的应用范围。
在具体的实施例中，本发明提供了一种装置，用于提供调节电压电平用参考电压。所述装置包括：第一电压产生***，其被配置来接收第一控制信号并输出校准电压；电压调节***，其被配置来接收所述校准电压和参考电压，并输出第二控制信号；以及第二电压产生***，其被配置来接收所述第二控制信号并输出所述参考电压。所述电压调节***包括锁存器***，其中，所述锁存器***被配置来接收第三控制信号和第四控制信号，并输出所述第一控制信号。如果所述第三控制信号表示校准并且所述第四控制信号表示由所述电压调节***进行的电压调节未完成，则所述第一控制信号决定第一状态。如果所述第三控制信号不表示所述校准或者所述第四控制信号表示由所述电压调节***进行的电压调节完成，则所述第一控制信号决定第二状态。所述第一状态是所述第一电压产生***的激活状态，所述第二状态是所述第一电压产生***的非激活状态。所述电压调节***被配置来处理所述校准电压和参考电压，并且至少基于所述校准电压和所述参考电压而确定所述第二控制信号。所述第二电压产生***包括：第一晶体管，其被配置来接收所述第二控制信号；第二晶体管，其被配置来接收所述第二控制信号；与所述第一晶体管并联的第一电阻器；与所述第二晶体管并联的第二电阻器；以及第三晶体管，其被耦合到所述第二电阻器和所述第二晶体管，并被配置来产生所述参考电压。所述第二控制信号决定所述第一晶体管的激活状态或非激活状态，并决定所述第二晶体管的激活状态或非激活状态。
根据本发明的另一实施例，一种用于提供调节电压电平用参考电压的方法包括接收第三控制信号。所述第三控制信号表示校准或不表示校准。此外，所述方法包括处理所述第三控制信号，并至少基于所述第三控制信号而产生第一控制信号。所述第一控制信号决定第一电压产生***的激活状态或者决定所述第一电压产生***的非激活状态。此外，所述方法包括如果所述第一控制信号决定所述第一电压产生***的非激活状态，则禁止所述第一电压产生***和耦合到所述第一电压产生***的电压调节***，并且如果所述第一控制信号决定所述第一电压产生***的激活状态，则进行校准处理。所述校准处理包括激活所述第一电压产生***和所述电压调节***。所述电压调节***包括锁存器***。此外，校准处理包括响应于所述第一控制信号而产生校准电压；处理所述校准电压和参考电压；至少基于所述校准电压和所述参考电压而产生第二控制信号；处理所述第二控制信号；以及至少基于所述第二控制信号而产生所述参考电压。此外，所述校准处理包括产生表示所述校准处理完成的第四控制信号；以及禁止所述第一电压产生***和所述电压调节***。
根据本发明的另一实施例，一种用于提供调节电压电平用参考电压的装置包括：第一电压产生***，其被配置来接收第一控制信号并输出校准电压；电压调节***，其被配置来接收所述校准电压和参考电压，并输出第二控制信号；以及第二电压产生***，其被配置来接收所述第二控制信号并输出所述参考电压。所述电压调节***包括锁存器***，其中所述锁存器***被配置来接收第三控制信号和第四控制信号，并输出所述第一控制信号。如果所述第三控制信号表示一个校准并且所述第四控制信号表示由所述电压调节***进行的电压调节未完成，则所述第一控制信号决定第一状态。如果所述第三控制信号不表示所述校准或者所述第四控制信号表示由所述电压调节***进行的电压调节完成，则所述第一控制信号决定第二状态。所述第一状态是所述第一电压产生***的激活状态，所述第二状态是所述第一电压产生***的非激活状态。所述电压调节***被配置来处理所述校准电压和参考电压，并且至少基于所述校准电压和所述参考电压而确定所述第二控制信号。所述第二电压产生***包括：第一晶体管，其被配置来接收所述第二控制信号；第二晶体管，其被配置来接收所述第二控制信号；与所述第一晶体管并联的第一电阻器；与所述第二晶体管并联的第二电阻器；以及第三晶体管，其被耦合到所述第二电阻器和所述第二晶体管，并被配置来产生所述参考电压。所述第二控制信号决定所述第一晶体管的“导通”状态或“关闭”状态，并决定所述第二晶体管的“导通”状态或“关闭”状态。如果所述第二控制信号决定所述第一晶体管的激活状态，则所述第一电阻器基本上由所述第一晶体管短路。
利用本发明，可以获得与传统技术相比的很多优点。本发明的某些实施例提高了参考电压的精度。参考电压基本等于带隙电压。本发明的一些实施例明显减小了处于待机状态的调压器的功率消耗。在待机模式中，带隙电路和某些其他的部件被关闭或者是非激活的。取决于实施例，可以获得这些优点中的一个或多个。在本说明书的全文并且更具体地在下文中将描述这些和其他的优点。
参照下面详细的描述和附图，可以更加充分了解本发明的各种其他目的、特征和优点。
附图说明
图1是调压器的简图；
图2是根据本发明实施例的调压器用简化参考电压发生器；
图3是根据本发明实施例用于产生调节电压电平用参考电压的简化方法。
具体实施方式
本发明涉及集成电路。更具体地，本发明涉及具有低待机电流的调压器用器件和方法。本发明已经被应用于电池供电***，而这仅仅是示例性的。但是，应认识到本发明具有更宽的应用范围。
图2是根据本发明实施例的调压器用简化参考电压发生器。此图仅仅是示例，其不应当不恰当地限制本申请的权利要求范围。器件200包括下列部件：
1.带隙电压发生器210；
2.比较器220；
3.分压器230
4.控制***240；
5.锁存器250；
6.时钟脉冲门260；
7.晶体管270、272、274、290、292、294和296；
8.电阻器280、282、284和286。
上述的电子器件提供根据本发明实施例的调压器的参考电压发生器用部件。例如，参考电压发生器200作为用于调压器100的参考电压发生器110。在不偏离本申请的权利要求的范围的情况下，还可以提供其他可选的参考电压发生器实施例，其中加入了某些器件、去掉了一个或多个器件、或者以不同的连接顺序布置了一个或多个器件。例如，电阻器的数量和与电阻器并联的晶体管的数量可以分别等于2m或其他的值。m是正整数。在另一示例中，可去掉晶体管270、272和274中的一个或二个，或者增加一个或多个另外的晶体管。此外，本发明的进一步的细节可以在本说明书全文并且更具体地在下文中找到。
带隙电压发生器210接收控制信号212。当控制信号212不是表示致能时，带隙电压发生器210被关闭。当控制信号212表示致能时，带隙电压发生器210输出校准电压214。例如，校准电压214等于1.25V。带隙电压发生器210的工作电流的范围从5μA到200μA。分压器230接收参考电压216和控制信号212。当控制信号212不表示致能时，分压器230被关闭。当控制信号212表示致能时，分压器230输出分压参考电压218。分压参考电压218与参考电压216成比例。例如，所期望的参考电压216为3.3V，并且校准电压214为1.25V。比例常数等于1.25/3.3。
比较器220接收分压参考电压218。比较器220还接收控制信号212。当控制信号212不表示致能时，比较器220被关闭。当控制信号212表示致能时，比较器220接收校准电压214。作为响应，比较器输出比较信号222。比较信号222表示分压参考电压218是否是大于、等于或小于校准电压214。
如果控制***处于激活模式，则控制***240接收比较信号222。控制***240还接收时钟信号224并输出控制信号242。例如，控制信号242由四控制位线传送。晶体管290、292、294和296接收控制信号242。晶体管290、292、294和296影响参考电压216、分压参考电压218和比较信号222。控制***240利用逐次逼近寄存器(SuccessiveApproximation Register，SAR)逻辑来处理比较信号222并确定控制信号242。例如，SAR逻辑使用负反馈处理。根据时钟信号224的搏动进行反馈处理。控制信号242通过晶体管290、292、294和296调节参考电压216，并减小分压电压信号218和校准电压214之间的差异。例如，在SAR逻辑处理的开始，与电阻器280、282、284和286相关的总电阻的一半被短路。在另一示例中，控制***240使用算法而不是SAR逻辑，来处理比较信号222并确定控制信号242。
在使分压电压信号218和校准电压214之间的差最小化之后，控制***240存储控制信号242，并切换到非激活模式。此外，控制***240输出表示SAR逻辑处理完成的状态信号244。表示SAR逻辑处理完成的状态信号244由锁存器250接收，所述锁存器250又输出表示没有致能的控制信号212。如果锁存器250接收到不表示SAR逻辑处理完成的状态信号244，则控制信号212依赖于状态信号252。如果状态信号252表示校准，则控制信号212表示致能；否则的话控制信号212表示没有致能。当集成电路被加电时、当集成电路被切换到激活模式时或者在某个其他的时候，可以进行校准。例如，对应于“0”的控制信号212表示没有致能，对应于“1”的控制信号表示致能。
时钟脉冲门260接收控制信号262和时钟信号264，并输出时钟信号224。控制信号262是控制信号212的延迟的形式。如果控制信号262表示致能，则时钟信号224和时钟信号264基本相同。如果控制信号262不表示致能，则时钟脉冲门被关闭。时钟信号224指示控制***240不进行SAR逻辑处理。例如，时钟信号224使控制***240保持非激活模式。
晶体管290、292、294和296被用于分别短路电阻器280、282、284和286，如果从控制信号242接收到这样的指令的话。例如，晶体管290、292、294和296是PMOS晶体管。电阻器280、282、284和286可以具有相同或不同的电阻。例如，电阻各自的范围为从500KΩ至5MΩ。在另一示例中，电阻器280、282、284和286可以由具有相同电阻的MOS晶体管代替。晶体管270、272和274与其他部件相结合产生参考电压216。例如，晶体管270、272和274是NMOS晶体管，且参考电压可以如下确定。
Vref＝Vtn1+Vtn2+Vtn3+Vod1+Vod2+Vod3    (式1)
Vod1+Vod2+Vod3＝K×Ibias 0.5            (式2)
其中，Vtn1、Vtn2和Vtn3分别是晶体管270、272和274的阈值电压。例如，Vtn1、Vtn2和Vtn3分别都等于0.7V。Vod1、Vod2和Vod3分别是晶体管270、272和274的过激励(overdrive)电压。Ibias是流过晶体管270、272和274的偏压电流。K是依赖于晶体管270、272和274的某些特性的常数。例如，所述特性包括电子迁移性、栅极氧化物单位电容以及晶体管的宽度于晶体管长度的比值。
图3是根据本发明实施例用于产生调节电压电平用参考电压的简化方法。此图仅仅是示例，其不应当不恰当地限制本发明权利要求的范围。方法300包括下列步骤：
1.步骤310，接收控制信号252；
2.步骤320，产生控制信号212；
3.步骤325，失能带隙电压发生器210、比较器220和分压器230；
4.步骤330，致能带隙电压发生器210、比较器220和分压器230；
5.步骤340，为控制***240产生时钟信号224；
6.步骤350，产生校准电压214；
7.步骤360，产生分压参考信号218；
8.步骤370，比较校准电压214和分压参考电压218；
9.步骤380，调整晶体管290、292、294和296的状态；
10.步骤390，完成SAR逻辑处理；
11.步骤395，失能带隙电压发生器210、比较器220和分压器230。
上述序列的步骤提供了根据本发明的实施例的方法。在不偏离本申请的权利要求的范围的情况下，还可以提供其他可选的实施例，其中加入了某些步骤、去掉了一个或多个步骤、或者以不同的顺序提供一个或多个步骤。本发明的进一步的细节可以在本说明书全文并且更具体地在下文中找到。
在步骤310，锁存器250接收控制信号252。控制信号252可以表示校准或其他。在步骤320，产生控制信号212。锁存器250还接收表示SAR逻辑处理是否完成的状态信号244。如果锁存器250接收到不表示SAR逻辑处理完成的状态信号244，则控制信号212取决于状态信号252。如果状态信号252表示校准，则控制信号212表示致能并进行步骤330。例如，当集成电路芯片被加电时、当集成电路芯片切换到激活模式时或在某些其他的时候，状态252表示校准。如果状态信号252不表示校准，则控制信号212表示没有致能并且进行步骤325。
在步骤325，带隙电压发生器210、比较器220和分压器230接收到表示没有致能的控制信号212。控制信号失能(例如关闭)带隙电压发生器210、比较器220和分压器230。
在步骤330，带隙电压发生器210、比较器220和分压器230接收到表示致能的控制信号212。控制信号212致能(例如导通)带隙电压发生器210、比较器220和分压器230。在步骤340，时钟信号224通过时钟脉冲门260输出到控制***240。时钟脉冲门接收控制信号262和时钟信号264。控制信号262是控制信号212的延迟的形式。如果控制信号262表示致能，则时钟信号224和时钟信号264基本相同。如果控制信号262不表示致能，则时钟脉冲门260被关闭。
在步骤350，由被致能的带隙电压发生器210产生校准电压214。例如，校准电压214等于1.25V。在步骤360，由被致能的分压器230产生分压参考信号218。被致能的分压器230接收参考电压216和控制信号212，并输出分压参考电压218。分压参考电压218与参考电压216成比例。例如，比例常数等于1.25/3.3。
在步骤370，由被致能的比较器220对校准电压214和分压参考电压218进行比较。比较器220输出比较信号222，其表示分压参考电压218是否是大于、等于或小于校准电压214。
在步骤380，由处于激活模式的控制***240调节晶体管290、292、294和296的状态。控制***240接收比较信号222和时钟信号224，并输出控制信号242。例如，控制信号242由四条控制位线传送。晶体管290、292、294和296接收控制信号242。晶体管290、292、294和296影响参考电压216、分压参考电压218和比较信号222。控制***240利用逐次逼近寄存器(SAR)逻辑来处理比较信号222并确定控制信号242。例如，SAR逻辑使用负反馈处理。根据时钟信号224的搏动进行反馈处理。控制信号242通过晶体管290、292、294和296调节参考电压216，并减小分压电压信号218和校准电压214之间的差异。换句话说，重复用于产生分压参考信号218的步骤360、用于比较校准电压214和分压参考电压218的步骤370以及用于调节晶体管290、292、294和296的状态的步骤380，直至SAR逻辑过程完成。例如，在SAR逻辑处理的开始，与电阻器280、282、284和286相关的总电阻的一半被短路。在另一示例中，如果分压电压信号218大于校准电压214，则减小与电阻器280、282、284和286相关的被短路电阻。因此，Ibias增大。如果分压电压信号218小于校准电压214，则增大与电阻器280、282、284和286相关的被短路电阻。因此，Ibias减小。
在步骤390，当分压电压信号218和校准电压214之间的差异被最小化时，SAR逻辑步骤完成。控制***240存储控制信号242，并切换到非激活模式。此外，控制***240输出表示SAR逻辑处理完成的状态信号244。表示SAR逻辑处理完成的状态信号244由锁存器250接收，所述锁存器250又输出表示没有致能的控制信号212。例如，对应于“0”的控制信号212表示没有致能，对应于“1”的控制信号表示致能。
在步骤395，带隙电压发生器210、比较器220和分压器230接收表示没有致能的控制信号212。控制信号212失能(例如关闭)带隙电压发生器210、比较器220和分压器230。
本发明具有各种优点。本发明的某些实施例提高了参考电压的精度。参考电压基本等于带隙电压。本发明的一些实施例明显减小了处于待机状态的调压器的功率消耗。在待机模式中，带隙电路和某些其他的部件被关闭或者是非激活的。例如，待机电流近似地等于(Vdd-Vtn1-Vtn2-Vtn3-Vod1-Vod2-Vod3)除以与电阻器280、282、284和286相关的未短路电阻。Vtn1、Vtn2和Vtn3分别表示NMOS晶体管270、272和274的阈值电压。Vod1、Vod2和Vod3分别表示NMOS晶体管270、272和274的过激励电压。
还应理解，在此所描述的示例和实施例仅仅是出于说明的目的，本领域的技术人员将想到根据这些示例和实施例的各种修改和变化，并且这些修改和变化将被包括在本申请的精神和范围和所附权利要求的范围中。

Claims (20)

1.一种用于提供调节电压电平用参考电压的装置，所述装置包括：
一个第一电压产生***，被配置来接收一个第一控制信号并输出一个校准电压；
一个电压调节***，被配置来接收所述校准电压和一个参考电压，并输出一个第二控制信号；
一个第二电压产生***，被配置来接收所述第二控制信号并输出所述参考电压；
其中，所述电压调节***包括一个锁存器***，所述锁存器***被配置来接收一个第三控制信号和一个第四控制信号，并输出所述第一控制信号；
其中，如果所述第三控制信号表示一个校准并且所述第四控制信号表示由所述电压调节***进行的电压调节未完成，则所述第一控制信号决定一个第一状态；
其中，如果所述第三控制信号不表示所述校准或者所述第四控制信号表示由所述电压调节***进行的电压调节完成，则所述第一控制信号决定一个第二状态；
其中，所述第一状态是所述第一电压产生***的激活状态，而所述第二状态是所述第一电压产生***的非激活状态；
其中，所述电压调节***被配置来处理所述校准电压和参考电压，并且至少基于所述校准电压和所述参考电压而确定所述第二控制信号；
其中，所述第二电压产生***包括：
一个第一晶体管，被配置来接收所述第二控制信号；
一个第二晶体管，被配置来接收所述第二控制信号；
一个与所述第一晶体管并联的第一电阻器；
一个与所述第二晶体管并联的第二电阻器；
一个第三晶体管，被耦合到所述第二电阻器和所述第二晶体管，并被配置来产生所述参考电压；
其中，所述第二控制信号决定所述第一晶体管的激活状态或非激活状态，并决定所述第二晶体管的激活状态或非激活状态。
2.如权利要求1所述的装置，其中，所述第一电压产生***的激活状态是所述第一电压产生***的“导通”状态，所述第一电压产生***的非激活状态是所述电压产生***的“关闭”状态。
3.如权利要求1所述的装置，其中，所述第一晶体管的激活状态是所述第一晶体管的“导通”状态，所述第一晶体管的非激活状态是所述第一晶体管的“关闭”状态。
4.如权利要求3所述的装置，其中，如果所述第二控制信号决定所述第一晶体管的激活状态，则所述第一电阻器基本上由所述第一晶体管短路。
5.如权利要求4所述的装置，其中，所述参考电压至少与所述第三晶体管的第一阈值电压以及在所述第三晶体管的第一漏极和所述第三晶体管的第一源极之间流动的偏压电流相关联，所述偏压电流与所述第二控制信号相关。
6.如权利要求5所述的装置，其中所述电压调节***还包括：
一个耦合到所述第一电压产生***的比较***；
其中，所述比较***被配置来接收所述校准电压和一个输入电压，处理所述校准电压和所述输入电压，并输出一个至少基于所述校准电压和所述输入电压的比较信号；
其中，所述输入电压基本上与所述参考电压成比例；
其中，所述比较信号表示多个比较状态中的至少一个；
其中，所述多个比较状态包括：所述校准电压大于所述输入电压、所述校准电压等于所述输入电压、以及所述校准电压小于所述输入电压。
7.如权利要求6所述的装置，其中，所述电压调节***还包括：
一个分压器，其被耦合到所述比较***，并被配置来接收所述参考电压且输出所述输入电压。
8.如权利要求6所述的装置，其中，所述电压调节***还包括：
一个耦合到所述比较***的控制***；
其中，所述控制***被配置来接收所述比较信号，处理所述比较信号，并至少基于所述比较信号而确定所述第二控制信号；
其中，所述控制***被配置来输出所述第四控制信号；所述第四控制信号表示所述电压调节完成或者表示所述电压调节未完成。
9.如权利要求8所述的装置，其中，所述控制***采用逐次逼近寄存器逻辑。
10.如权利要求8所述的装置，其中，所述电压调节***还包括：
一个耦合到所述控制***的时钟脉冲门；
其中，所述时钟脉冲门被配置来接收一个第五控制信号和一个第一时钟信号，并输出一个第二时钟信号；
其中，所述第五控制信号基本上是所述第一控制信号的一个延迟复制形式；
其中，如果所述第五控制信号与所述第一状态一致，则所述第二时钟信号基本上与所述第一时钟信号相同。
11.如权利要求10所述的装置，其中，所述第二电压产生***还包括：
一个第四晶体管，被配置来接收所述第二控制信号；
一个第五晶体管，被配置来接收所述第二控制信号；
一个与所述第四晶体管并联的第三电阻器；
一个与所述第五晶体管并联的第四电阻器；
一个耦合到所述第三晶体管的第六晶体管；
一个耦合到所述第六晶体管的第七晶体管。
12.一种用于提供调节电压电平用参考电压的方法，所述方法包括：
接收一个第三控制信号，所述第三控制信号表示一个校准或不表示所述校准；
处理所述第三控制信号；
至少基于所述三控制信号而产生一个第一控制信号，其中所述第一控制信号决定第一电压产生***的激活状态或者决定所述第一电压产生***的非激活状态；
如果所述第一控制信号决定所述第一电压产生***的非激活状态，则禁止所述第一电压产生***和耦合到所述第一电压产生***的电压调节***；
如果所述第一控制信号决定所述第一电压产生***的激活状态，则进行校准处理；
其中所述校准处理包括：
激活所述第一电压产生***和所述电压调节***，所述电压调节***包括一个锁存器***；
响应于所述第一控制信号而产生一个校准电压；
处理所述校准电压和一个参考电压；
至少基于所述校准电压和所述参考电压而产生一个第二控制信号；
处理所述第二控制信号；
至少基于所述第二控制信号而产生所述参考电压；
产生一个表示所述校准处理完成的第四控制信号；
禁止所述第一电压产生***和所述电压调节***。
13.如权利要求12所述的方法，其中，所述产生第二控制信号的步骤包括：
处理所述参考电压；
至少基于所述参考电压而产生输入电压，所述输入电压基本上与所述参考电压成比例；
处理所述校准电压和所述输入电压；
至少基于所述校准电压和所述输入电压而产生比较信号，所述比较信号表示多个比较状态中的至少一个；
其中，所述多个比较状态包括所述校准电压大于所述输入电压、所述校准电压等于所述输入电压、以及所述校准电压小于所述输入电压。
14.如权利要求13所述的方法，其中，所述产生第二控制信号的步骤还包括：
处理所述比较信号；
至少基于所述比较信号而确定所述第二控制信号。
15.如权利要求14所述的方法，其中，所述处理所述比较信号的步骤采用逐次逼近寄存器逻辑。
16.如权利要求14所述的方法，其中，所述至少基于所述第二控制信号而产生所述参考电压的步骤包括：
响应于所述第二控制信号激活或禁止一个第一晶体管；
响应于所述第二控制信号激活或禁止一个第二晶体管；
其中，所述第二控制信号决定所述第一晶体管的激活状态或非激活状态，并决定所述第二晶体管的激活状态或非激活状态；
其中，所述参考电压至少与所述第三晶体管的一个第一阈值电压以及在所述第三晶体管的第一漏极和所述第三晶体管的第一源极之间流动的一个偏压电流相关联；
其中所述偏压电流与所述第二控制信号相关联。
17.如权利要求16所述的方法，其中，所述产生一个表示所述校准处理完成的第四控制信号的步骤包括：
减小所述输入电压和所述校准电压之间的差异；
存储所述第二控制信号。
18.如权利要求17所述的方法，其中，所述禁止第一电压产生***和电压调节***的步骤包括：
处理所述第四控制信号；
至少基于所述第四控制信号而产生所述第一控制信号，所述第一控制信号决定所述第一电压产生***的非激活状态。
19.一种用于提供调节电压电平用参考电压的装置，所述装置包括：
一个第一电压产生***，被配置来接收一个第一控制信号并输出一个校准电压；
一个电压调节***，其被配置来接收所述校准电压和一个参考电压，并输出一个第二控制信号；
一个第二电压产生***，其被配置来接收所述第二控制信号并输出所述参考电压；
其中，所述电压调节***包括一个锁存器***，所述锁存器***被配置来接收一个第三控制信号和一个第四控制信号，并输出所述第一控制信号；
其中，如果所述第三控制信号表示一个校准并且所述第四控制信号表示由所述电压调节***进行的电压调节未完成的话，则所述第一控制信号决定第一状态；
其中，如果所述第三控制信号不表示所述校准或者所述第四控制信号表示由所述电压调节***进行的电压调节完成的话，则所述第一控制信号决定第二状态；
其中，所述第一状态是所述第一电压产生***的激活状态，所述第二状态是所述第一电压产生***的非激活状态；
其中，所述电压调节***被配置来处理所述校准电压和参考电压，并且至少基于所述校准电压和所述参考电压而确定所述第二控制信号；
其中，所述第二电压产生***包括：
一个第一晶体管，被配置来接收所述第二控制信号；
一个第二晶体管，被配置来接收所述第二控制信号；
一个与所述第一晶体管并联的第一电阻器；
一个与所述第二晶体管并联的第二电阻器；
一个第三晶体管，被耦合到所述第二电阻器和所述第二晶体管，并被配置来产生所述参考电压；
其中，所述第二控制信号决定所述第一晶体管的“导通”状态或“关闭”状态，并决定所述第二晶体管的“导通”状态或“关闭”状态；
其中，如果所述第二控制信号决定所述第一晶体管的激活状态的话，则所述第一电阻器基本上由所述第一晶体管短路。
20.如权利要求19所述的装置，其中，所述参考电压至少与所述第三晶体管的第一阈值电压以及在所述第三晶体管的第一漏极和所述第三晶体管的第一源极之间流动的偏压电流相关联，所述偏压电流与所述第二控制信号相关。
CNB2004100665162A 2004-09-16 2004-09-16 具有低待机电流的调压器用器件和方法 Active CN100389371C (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CNB2004100665162A CN100389371C (zh) 2004-09-16 2004-09-16 具有低待机电流的调压器用器件和方法
US11/061,062 US7162380B2 (en) 2004-09-16 2005-02-17 Device and method for voltage regulator with low standby current
US11/565,542 US7353124B2 (en) 2004-09-16 2006-11-30 Device and method for voltage regulator with low standby current
US11/950,209 US7664611B2 (en) 2004-09-16 2007-12-04 Device and method for voltage regulator with low standby current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100665162A CN100389371C (zh) 2004-09-16 2004-09-16 具有低待机电流的调压器用器件和方法

Publications (2)

Publication Number Publication Date
CN1749904A CN1749904A (zh) 2006-03-22
CN100389371C true CN100389371C (zh) 2008-05-21

Family

ID=36124945

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100665162A Active CN100389371C (zh) 2004-09-16 2004-09-16 具有低待机电流的调压器用器件和方法

Country Status (2)

Country Link
US (3) US7162380B2 (zh)
CN (1) CN100389371C (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100389371C (zh) * 2004-09-16 2008-05-21 中芯国际集成电路制造(上海)有限公司 具有低待机电流的调压器用器件和方法
DE102009021153A1 (de) * 2009-05-13 2010-11-18 Atmel Automotive Gmbh Verfahren zur Gewinnung einer Feldstärkeinformation
US8278905B2 (en) * 2009-12-02 2012-10-02 Intersil Americas Inc. Rotating gain resistors to produce a bandgap voltage with low-drift
CN102262413B (zh) * 2010-05-26 2015-06-10 上海华虹宏力半导体制造有限公司 参考电压产生电路及产生方法
CN101853037B (zh) * 2010-05-28 2014-07-16 上海华虹宏力半导体制造有限公司 一种节能稳压器
CN102269778B (zh) * 2010-06-07 2014-09-24 普诚科技股份有限公司 可调式电压比较电路及可调式电压检测装置
CN104571253B (zh) 2013-10-16 2016-04-27 财团法人工业技术研究院 稳压器及其控制方法
US9680363B2 (en) * 2015-09-25 2017-06-13 Intel Corporation Low ripple mechanism of mode change in switched capacitor voltage regulators
US10152070B1 (en) * 2017-08-01 2018-12-11 Himax Imaging Limited Analog block implemented with band-gap reference scheme and related driving method
CN110045778B (zh) * 2018-01-16 2020-07-31 智原科技股份有限公司 电压产生装置及其校准方法
CN112799457B (zh) * 2020-12-31 2022-12-13 深圳市紫光同创电子有限公司 电压校准电路和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1150351A (zh) * 1995-09-18 1997-05-21 汤姆森消费电子有限公司 脱机相位控制低功耗电源
US5648759A (en) * 1994-02-02 1997-07-15 National Semiconductor Corporation Failsafe voltage regulator with warning signal driver
US5671149A (en) * 1995-01-11 1997-09-23 Dell Usa, L.P. Programmable board mounted voltage regulators

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4418857A (en) * 1980-12-31 1983-12-06 International Business Machines Corp. High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
US4975803A (en) * 1988-12-07 1990-12-04 Sundstrand Corporation Cold plane system for cooling electronic circuit components
US4996116A (en) * 1989-12-21 1991-02-26 General Electric Company Enhanced direct bond structure
US5016090A (en) * 1990-03-21 1991-05-14 International Business Machines Corporation Cross-hatch flow distribution and applications thereof
US5088005A (en) * 1990-05-08 1992-02-11 Sundstrand Corporation Cold plate for cooling electronics
US5125451A (en) * 1991-04-02 1992-06-30 Microunity Systems Engineering, Inc. Heat exchanger for solid-state electronic devices
US5197654A (en) * 1991-11-15 1993-03-30 Avishay Katz Bonding method using solder composed of multiple alternating gold and tin layers
JP3052519B2 (ja) * 1992-01-14 2000-06-12 日本電気株式会社 集積回路の電源配線設計方法
US5453641A (en) * 1992-12-16 1995-09-26 Sdl, Inc. Waste heat removal system
CA2140311A1 (en) * 1994-01-14 1995-07-15 Joseph P. Mennucci Multilayer laminate product and process
JP3271475B2 (ja) * 1994-08-01 2002-04-02 株式会社デンソー 電気素子の接合材料および接合方法
DE19506093C2 (de) * 1995-02-22 2000-12-07 Dilas Diodenlaser Gmbh Diodenlaserbauelement
US5835345A (en) * 1996-10-02 1998-11-10 Sdl, Inc. Cooler for removing heat from a heated region
US6129260A (en) * 1998-08-19 2000-10-10 Fravillig Technologies Company Solderable structures
US6118265A (en) * 1998-08-28 2000-09-12 Globespan, Inc. Reference voltage stabilization system and method for fixing reference voltages, independent of sampling rate
US6675875B1 (en) * 1999-08-06 2004-01-13 The Ohio State University Multi-layered micro-channel heat sink, devices and systems incorporating same
US6253835B1 (en) * 2000-02-11 2001-07-03 International Business Machines Corporation Isothermal heat sink with converging, diverging channels
US6480385B2 (en) * 2000-09-13 2002-11-12 Intel Corporation Electronic assembly and cooling thereof
ATE307218T1 (de) * 2002-02-01 2005-11-15 Cymat Corp Verfahren zur herstellung von metallschaum und eine vorrichtung zu deren durchführung
US6876248B2 (en) * 2002-02-14 2005-04-05 Rambus Inc. Signaling accommodation
US7000684B2 (en) * 2002-11-01 2006-02-21 Cooligy, Inc. Method and apparatus for efficient vertical fluid delivery for cooling a heat producing device
US7017654B2 (en) * 2003-03-17 2006-03-28 Cooligy, Inc. Apparatus and method of forming channels in a heat-exchanging device
CN100389371C (zh) 2004-09-16 2008-05-21 中芯国际集成电路制造(上海)有限公司 具有低待机电流的调压器用器件和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648759A (en) * 1994-02-02 1997-07-15 National Semiconductor Corporation Failsafe voltage regulator with warning signal driver
US5671149A (en) * 1995-01-11 1997-09-23 Dell Usa, L.P. Programmable board mounted voltage regulators
CN1150351A (zh) * 1995-09-18 1997-05-21 汤姆森消费电子有限公司 脱机相位控制低功耗电源

Also Published As

Publication number Publication date
US20070168139A1 (en) 2007-07-19
US7664611B2 (en) 2010-02-16
US7162380B2 (en) 2007-01-09
US20060071706A1 (en) 2006-04-06
US20080116863A1 (en) 2008-05-22
US7353124B2 (en) 2008-04-01
CN1749904A (zh) 2006-03-22

Similar Documents

Publication Publication Date Title
EP3410251B1 (en) Voltage regulator with load current prediction and method therefor
US7664611B2 (en) Device and method for voltage regulator with low standby current
US20160342185A1 (en) Droop detection and regulation for processor tiles
US20170185094A1 (en) Apparatus for Multiple-Input Power Architecture for Electronic Circuitry and Associated Methods
US7443230B2 (en) Charge pump circuit
KR100339023B1 (ko) 문턱전압을조절할수있는플래쉬메모리장치의센싱회로
US20170185096A1 (en) Apparatus for Power Regulator with Multiple Inputs and Associated Methods
US20160098050A1 (en) Voltage regulator, application-specific integrated circuit and method for providing a load with a regulated voltage
US9946278B2 (en) Droop detection for low-dropout regulator
CN107659142A (zh) 检测器电路、调节器及稳定电压***
US8896147B2 (en) Low power implementation to allow for high potential rails to come up in any order
Wang et al. A low-power forward and reverse body bias generator in CMOS 40 nm
CN114268313B (zh) 一种用于反熔丝fpga中隔离电路的控制结构
KR19980028353A (ko) 반도체 장치의 저소비 전력 입력 버퍼
US6069536A (en) Ring oscillator including chain of plural series-connected comparators controlling by clock
WO1996033496A1 (en) Reference for cmos memory cell having pmos and nmos transistors with a common floating gate
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
CN115528787A (zh) 一种控制环路加速电路
US6650152B2 (en) Intermediate voltage control circuit having reduced power consumption
Ji et al. A Fully-Digital LDO with Adaptive Clock and Double-Edge-Triggered Shift Register for Quick Response
CN108599745B (zh) 单电容占空比可控振荡器
CN114204653B (zh) 一种零功耗线性充电电路
KR100825021B1 (ko) 내부전압 생성기
JP3539778B2 (ja) 基準電圧発生回路
US7605619B1 (en) I/O protection under over-voltage and back-drive conditions by single well charging

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation