CN100380616C - 具有空腔的电子器件及其制造方法 - Google Patents

具有空腔的电子器件及其制造方法 Download PDF

Info

Publication number
CN100380616C
CN100380616C CNB2004100399130A CN200410039913A CN100380616C CN 100380616 C CN100380616 C CN 100380616C CN B2004100399130 A CNB2004100399130 A CN B2004100399130A CN 200410039913 A CN200410039913 A CN 200410039913A CN 100380616 C CN100380616 C CN 100380616C
Authority
CN
China
Prior art keywords
semiconductor chip
cavity
adhesive film
electronic device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100399130A
Other languages
English (en)
Other versions
CN1532901A (zh
Inventor
R·艾格纳
A·奥布格
F·戴彻
G·埃赫勒
A·梅克斯
H·特尤斯
M·维伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32920728&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN100380616(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1532901A publication Critical patent/CN1532901A/zh
Application granted granted Critical
Publication of CN100380616C publication Critical patent/CN100380616C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明关于具有一半导体芯片之一电子器件与其制造方法。在此例中，半导体芯片(4)之顶面(7)具有电路结构(5)，其形成一空腔(2)之底部区域，每一个空腔(2)被一塑料制的空腔架构(8)所围绕且具有半导体材料所制之一空腔覆盖物(2)。

Description

具有空腔的电子器件及其制造方法
技术领域
本发明关于一种具有一半导体芯片的电子器件，其具有一顶侧具有电路结构，且是被配置在一空腔中。再者，本发明关于一种制造装置的方法。
背景技术
电子器件是被配备有一空腔以接受具有电路结构的半导体芯片，例如接受表面声波过滤器，亦称为SAW，或者用以接收大块声波过滤器，亦称为BAW。为了确定在一半导体芯片上的一空腔在此表面区域的上具有电路结构，整个半导体芯片是被与结构复杂的陶瓷壳体物键合或者一复杂且成本高的技术是被使用来形成塑料壳体物架构于平坦的铅架上，在其中，半导体芯片是接着在他们整个尺寸中被连结。此具有半导体芯片的空腔结构不仅具有一复杂且成本高的建造且亦相对庞大与不容易微小化。
发明内容
本发明的目的是具体说明一种成本节约的电子器件，其具有空腔，以及一种用以制造此电子器件的方法，其同时可被大大地降低其空间尺寸而无损害电子特性，特别是过滤器特性。
本发明提供了一种制造具有空腔的电子器件的方法，包括：提供一具有多个半导体芯片位置的半导体晶圆，每个半导体芯片位置在预定的表面区域中具有多个电路结构，所述多个电路结构将设有多个空腔，施加一个经过图样化的塑料层至该半导体晶圆的顶侧以便提供空腔架构，其中设有多个空腔的所述电路结构并未被覆盖，施加一第一粘着膜到该半导体晶圆的背侧，且预先交联该粘着膜，从该半导体晶圆分离出多个第一半导体芯片，每个所述第一半导体芯片具有粘附的第一粘着膜，针对不含导体的遮蔽而施加所述多个第一半导体芯片到一金属架，粘附性地键合所述第一半导体芯片并消除在所述第一半导体芯片的背侧上的第一粘着层，在所述地半导体芯片顶侧上的接点区域和该金属架的外部接点的内侧区域间制造键合线，以第二半导体芯片覆盖该空腔架构，所述第二半导体芯片的背侧上具有一第二粘着膜，于一塑料遮蔽组成物中封装所述多个第一半导体芯片，以及将所述金属架分开成多个电子器件。
本发明还提供了一种电子器件，包含：第一半导体芯片，该第一半导体芯片包含具有多个电路结构的顶侧，各电路结构形成空腔的底部区域，每一空腔是由塑料制的一空腔架构所围绕，且该空腔架构位于该第一半导体芯片的该顶侧上；以及由第二半导体芯片所制的空腔覆盖物，所述空腔覆盖物配置在该空腔架构上。
所述配置具有优点，因为在半导体芯片上的空腔架构围绕电路结构区域，使此一电子器件与传统装置相比可被大大地缩减其尺寸，特别是当半导体芯片不必须被键合到一空腔壳体物时，更确切的说，一空腔出现在半导体芯片上且仅在电路结构区域或者是在对应电路结构的区域，其需要此一空腔配置。
再者，一半导体材料制成的空腔壳体物具有表面结构的一电子特性的正向效应，特别是当半导体材料制成的空腔壳体物的相关介电常数低的时候。此电子器件中，半导体芯片铺放为一层叠一层，类似一三明治的方式，是彼此相当紧密而使空腔的两层的间的空间小于200微米。
空腔架构可能藉由图样化一光阻层而形成，在半导体芯片顶侧上的接点区域维持无塑料空腔架构。半导体芯片上的电路结构可经由在半导体芯片顶侧上的接点区域以及外部接点的内部区域的间的键合线被驱动。粘着膜是被施加在具有电路结构的半导体芯片以及作为空腔壳体物的半导体芯片背侧上。在具有电路结构的半导体芯片上的第一粘着膜固定半导体芯片于外部接点的内部区域上。在制造半导体芯片顶侧接点区域以及外部接点的内部区域的间的键合线期间，其提供具有电路结构的半导体芯片的一牢固的定位。
在半导体芯片背侧上的第二粘着膜其作为空腔壳体物而具有此粘着膜补偿塑料层形成空腔架构的不平坦的优点。再者，粘着膜确认关于随后的塑料遮蔽组成物施加完全的密封用以埋入半导体芯片，因此没有塑料组成物填充空腔。
外部接点是被配置在电子器件的底面且可能放置在整个电子器件底面。此是与当半导体芯片的面积增加，其可能被制一增加数量的外部接点于底面的优点相关联。
一更加微小化的电子器件变成可能的，藉由在键合线以及半导体芯片的接点区域的间的键合线以及介于键合线与外部接点的内部区域的间的键合线均具有一键合弧。此键合弧可比藉由热压缩头可能制造更平坦而被制造。在热压缩头的例子中，键合线，在键合线之后，一开始是被向上拉长垂直于接点区域在一键合线弧可被附着之前。因为此上拉键合线弧必须被配置在作为空腔壳体物的半导体芯片以及有效半导体芯片的间，一相对大的距离剩余在两个半导体的间且因此一相对高的空腔残余。此空腔的高度藉由使用平坦键合弧于半导体芯片以及外部接点的内部区域上且藉由省掉热压缩头可被大量地缩减可被大量地缩减。
在一本发明的另一实施例中，提供埋藏一多个的半导体芯片以形成一半导体芯片模块，在一塑料遮蔽组成物中。在此例子中，半导体芯片模块具有一多个的空腔藉由一般空腔壳体物来封闭。本发明的此实施例提供的优点为，对于一较大量的电路结构，分别的个别半导体芯片是具有空腔架构被提供。对于空腔覆盖物，相较的下，仅一大面积的半导体芯片被提供，其缩减制造成本。
一种用于制造具有至少一空腔在一半导体芯片的一表面区域上的电子器件具有下列方法步骤。第一，提供一具有半导体芯片位置的半导体晶圆，其具有电路结构而被提供具有空腔于预定的表面区域中。一图样化的塑料层被施加到此半导体晶圆，具有电路结构被提供而具有空腔无残留且具有空腔架构的形成。该层是仅一少量微米厚且可能具有一厚度上达200微米。
在半导体晶圆藉由锯开被分开成第一半导体芯片之前，一粘着膜是被施加到半导体芯片的背侧。此粘着膜确认半导体晶圆在分开成为具有粘着的粘着层的第一半导体芯片的制程中不偏移。在半导体晶圆已经分开成具有粘着的粘着膜的第一半导体芯片之后，半导体芯片被施加一金属架用于不含导体的壳体物而具有半导体芯片的粘着键合且固化粘着膜在半导体芯片的背侧上。
此处，亦如此，粘着膜用以固定半导体芯片，而精准地在外部接点的内部区域上。此固定可以支持半导体芯片的顶侧上接点区域的一牢固的键合，该键合在具有接触焊盘于外部接点的内部区域上。该接触焊盘可能具有一可键合确认层，该可键合确认层与外部接点的金属相对应。此确认层具有金或金的合金。他们支持在半导体芯片顶侧的接点区域以及金属架的外部接点的内部区域的间的键合线的制造。
之后，空腔架构是被以第二半导体芯片覆盖。为了此目的，第二半导体芯片同样地具有一粘着膜在其背侧上，其粘着膜对应于第一半导体芯片的粘着膜。在第二半导体芯片的背侧上的此粘着膜提供用来补偿围绕每一个电路结构的空腔架构的不平坦。在第二半导体芯片的安装作为空腔壳体物之后，半导体芯片具有键合线可被封装于一塑料遮蔽组成物中。在此例中，键合线，半导体芯片以及空腔架构是被埋入塑料组成物中，且仅外部接点在电子器件的底面而无填充而可得到。
在半导体芯片已经封装在壳体塑料组成物中之后，已经接受一多重电子器件的金属架可被分开成为个别的电子器件。此方法具有优点为空腔架构以及第一与第二粘着膜可在晶圆阶段以一相对价钱低廉的方法被同时准备用于一多个的电子器件。随的而来的，可能使用一多个的从半导体技术所知的尝试以及测试步骤。
特别是，当一光阻层被施加于半导体晶圆的顶侧时，以及随后以光微影方法图样化来形成空腔架构。在此光图样化期间，电路结构以及在半导体芯片上的接点区域可被维持无光阻。为了此目的，可能使用一光阻具有习惯上商业性的缩写为SU8。后者可非常好地被图样化以制造一多个的空腔，藉由小型网再细分，仅在半导体芯片的预定的位置。结果，一极小，微小化的足印可被制造。在较大结构的例子中，亦可能去使用印刷技术以实现空腔架构。在此连接中，特别的优点藉由丝网印刷技术或者罩幕印刷技术被提供，其中仅空腔架构其本身以网状型式被制造，而电路结构仍维持完全无塑料。第一与第二粘着膜在半导体芯片背侧均可能包含紫外光-可预先固化的材料且在藉由钻石切割分开之前是遭受紫外光辐射，为了达成藉由紫外线光因预先固化在分开安装中的一固定。过度且在纯预先固化的使用紫外光光，第一以及第二粘着膜可能为热可固化的。一对应的热固化步骤可能在以第一粘着膜施加半导体芯片于金属架的外部接点的内部区域上之后以及键合线的键合之前被产生。此确认半导体芯片不可在键合期间被偏移。
本发明现在将以参考随附图标被更加详细的解释。
附图说明
图1显示一概略的剖面图经由本发明一第一实施例的电子器件。
图2显示一概略的剖面图经由本发明一第二实施例的电子器件。
图3显示一概略的剖面图经由本发明一第三实施例的电子器件。
附图中的参考标号表示意思如下：
1，10，100电子器件
2空腔
3表面区域
4半导体芯片
5电路结构
6图样化塑料层
7半导体芯片顶侧
8空腔架构
9第一粘着膜
12半导体芯片顶侧上的接点区域
13内部区域
14外部接点
15覆盖半导体芯片
16覆盖半导体芯片的背侧
17第二粘着膜
18壳体塑料组合物
19第一半导体芯片的背侧
20空腔覆盖物
21电子器件底面
22键合线
23键合弧
24热压缩头
25可键合涂层
具体实施方式
图1显示一概略的剖面图经由本发明一第一实施例的电子器件1。整个装置是被埋入一塑料遮蔽组成物18中，其具有金属外部接点14于电子器件1的底面21上。经由这些金属外部接点14，进入第一半导体芯片4的电路结构5；该电路结构5是一大块声波过滤器，其上一空腔2是被配置。该空腔2是被配置直接地在电路结构5之上而在半导体芯片的顶侧7上且仅留下电路结构5的表面区域3无一塑料层6。此塑料层6形成一空腔架构围绕着电路结构5。此空腔架构是朝着顶侧藉由一另一半导体芯片15而被封闭，其是藉由一粘着膜17被固定在空腔架构8之上。此粘着膜17相对于塑料遮蔽组成物18密封空腔2，因此没有塑料遮蔽组成物18可在电子器件1的铸造期间穿透进入空腔2。再者，粘着膜17补偿了空腔架构8的不平坦。半导体材料在具有电路结构5的较低半导体芯片4以及较上方的覆盖半导体芯片15中为硅。
在本发明的此实施例中，在空腔架构8的外部，接点区域12是被配置在半导体芯片4的顶侧7上。该接点区域12是经由热压缩头24以及键合线22被连接到一可键合的在外部接点14的内部区域13上的涂层25。整个键合线22是被埋入塑料遮蔽组成物18中。电路结构5的较低的半导体芯片4是藉由其背侧19被固定在外部接点14的内部区域上以一第一粘着膜9。键合线22是在第二半导体芯片15之前被制造，以其粘着膜17，是被放置在空腔架构8之上。
较低半导体芯片4的第一粘着膜9以及覆盖半导体芯片15的第二粘着膜17均以紫外光辐射的辅助被预先固化为了在从一晶圆分开为半导体芯片期间的固定目的。在锯开成为个别的芯片后，如图1所示，粘着膜9以及17是在180℃下30分钟被固化。这些粘着膜9以及17的基本材料是由一聚烯烃形成而具有一厚度为120微米。切割压力大于50N/2平方毫米在25℃下且甚至在250℃下一切割力几乎为8N/2平方公分结果。这些膜是更加被区分藉由他们小比例的氯离子小于8.5ppm且钠离子小于0.5ppm。在本发明的此实施例中粘着膜全部的厚度是为150微米。
图2显示一概略的剖面图经由本发明一第二实施例的电子器件10。具有相似于图1所示组件功能的组件是藉由相同的参考符号来识别且是不个别讨论。根据图1实施例与本实施例的间的不同为空腔2被设计为比图1所示实施例更加平坦。此平坦的设计可能藉由省掉热压缩头来连接接点区域12于半导体芯片4的顶侧上来制造且返回来形成一热压缩弧23在半导体芯片4以及可键合区域25上。此选择键合线的一键合弧23的方法使电子器件可以更加微小化。
图3显示一概略的剖面图经由本发明一第三实施例的电子器件100。此处，亦相同，具有相似于前述图标中所示组件功能的组件是藉由相同的参考符号来识别。电子器件是一电路模块，其中三个半导体芯片4具有电路结构5，被提供具有空腔2于他们的顶侧7上。为了此目的，一空腔架构8是被配置在每一半导体芯片上藉由一光可图样化的塑料层6。延伸超过全部的空腔为一单一半导体芯片15所制造正常空腔覆盖20，其是被提供具有一以烯烃制造的聚粘着膜17于其背侧16，该粘着膜，一方面来说，密封关于塑料遮蔽组成物18的空腔2且，另一方面来说，补偿空腔架构8的不平坦。在此模块中，亦相同的，外部接点14铺放在电子器件100的底面21上。

Claims (13)

1.一种制造具有空腔(2)的电子器件(1)的方法，包括
提供一具有多个半导体芯片位置的半导体晶圆，每个半导体芯片位置在预定的表面区域(3)中具有多个电路结构(5)，所述多个电路结构(5)之上将设有多个空腔(2)，
施加一个经过图样化的塑料层(6)至该半导体晶圆的顶侧以便提供空腔架构(8)，其中其上设有多个空腔(2)的所述电路结构(5)并未被覆盖，
施加一第一粘着膜(9)到该半导体晶圆的背侧，且预先交联该粘着膜(9)，
从该半导体晶圆分离出多个第一半导体芯片(4)，每个所述第一半导体芯片(4)具有粘附的第一粘着膜(9)，
通过所述第一粘着膜(9)而粘附性地键合所述第一半导体芯片(4)到一金属架，并通过固化在所述第一半导体芯片(4)的背侧(19)上的第一粘着层(9)，以便针对无平坦导体遮蔽施加所述多个第一半导体芯片(4)到所述金属架，
在所述第一半导体芯片(4)顶侧(7)上的接点区域(12)和该金属架的外部接点(14)的内侧区域(13)间制造键合线(22)，
以第二半导体芯片(15)覆盖该空腔架构(8)，所述第二半导体芯片(15)与该空腔架构(8)之间的背侧(16)上具有一第二粘着膜(17)，
于一塑料遮蔽组成物(18)中封装所述多个第一半导体芯片(4)，以及
将所述金属架分开成多个电子器件(1)。
2.根据权利要求1所述的方法，其特征在于
施加一光阻层到该半导体晶圆的顶面，随后光微影图样化该光阻层以形成所述空腔架构(8)，以使该多个电路结构(5)以及该第一半导体芯片(4)上的该接点区域(12)没有光阻。
3.根据权利要求1或2所述的方法，其特征在于
该图样化的塑料层(6)是藉由印刷技术来施加。
4.根据权利要求1或2所述的方法，其特征在于
于该第一半导体芯片(4)背侧(19)上的该第一粘着膜(9)和该第二半导体芯片(15)背侧(16)上的第二粘着膜(17)为可预先利用紫外光固化的，且在分开前会先以紫外光照射。
5.根据权利要求1或2所述的方法，其特征在于该第一与第二粘着膜(9，17)是可热固化的，且在以该第一粘着膜(9)施加该第一半导体芯片(4)于该金属架的外部接点(14)的内侧区域(13)上后和在该键合线(22)的一键合前，该第一粘着膜(9)藉由一热固化步骤来热固化。
6.一种电子器件(1)，包含
第一半导体芯片(4)，该第一半导体芯片(4)包含具有多个电路结构(5)的顶侧(7)，各电路结构(5)形成空腔(2)的底部区域，每一空腔(2)是由塑料制的一空腔架构(8)所围绕，且该空腔架构(8)位于该第一半导体芯片(4)的该顶侧(7)上；以及
由第二半导体芯片(15)所制的空腔覆盖物(20)，所述空腔覆盖物(20)配置在该空腔架构(8)上，其中所述第一半导体芯片(4)是通过一第一粘着膜(9)而针对无平坦导体遮蔽来设在一金属架上，且所述第二半导体是通过一第二粘着膜(17)而粘到所述空腔架构(8)。
7.根据权利要求6所述的电子器件，其特征在于
该第一半导体芯片(4)的该顶侧(7)上具有接点区域(12)，且所述接点区域(12)不具有该空腔架构(8)的塑料且是经由键合线(22)连接到外部接点(14)的内部区域(13)。
8.根据权利要求6或7所述的电子器件，其特征在于
具有该电路结构(5)的该第一半导体芯片(4)的背侧(19)具有可紫外光固化的第一粘着膜(9)以及作为空腔覆盖物(20)的该第二半导体芯片(15)的背侧(16)具有可紫外光固化的第二粘着膜(17)。
9.根据权利要求7所述的电子器件，其特征在于
该外部接点(14)配置在该电子器件(1)的底侧(21)上。
10.根据权利要求6所述的电子器件，其特征在于
多个所述第一半导体芯片(4)埋于一塑料遮蔽组成物(18)中以形成一半导体芯片模块，且所述多个第一半导体芯片(4)具有多个空腔(2)，以由该第二半导体芯片(15)所制的该空腔覆盖物(20)封闭所述多个空腔(2)。
11.根据权利要求7所述的电子器件，其特征在于
该第一半导体芯片(4)上的电路结构(5)具有大块声波过滤器且/或表面声波过滤器。
12.根据权利要求7所述的电子器件，其特征在于
读键合线(22)具有键合弧(23)。
13.根据权利要求6所述的电子器件，其特征在于该第一以及第二粘着膜(9，17)的厚度为150微米。
CNB2004100399130A 2003-03-10 2004-03-10 具有空腔的电子器件及其制造方法 Expired - Fee Related CN100380616C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10310617.0 2003-03-10
DE10310617A DE10310617B4 (de) 2003-03-10 2003-03-10 Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
CN1532901A CN1532901A (zh) 2004-09-29
CN100380616C true CN100380616C (zh) 2008-04-09

Family

ID=32920728

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100399130A Expired - Fee Related CN100380616C (zh) 2003-03-10 2004-03-10 具有空腔的电子器件及其制造方法

Country Status (3)

Country Link
US (1) US7268436B2 (zh)
CN (1) CN100380616C (zh)
DE (1) DE10310617B4 (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004042941B3 (de) * 2004-09-02 2006-04-06 Infineon Technologies Ag Hochfrequenzmodul mit Filterstrukturen und Verfahren zu dessen Herstellung
US7327044B2 (en) * 2005-01-21 2008-02-05 Fox Electronics Integrated circuit package encapsulating a hermetically sealed device
EP1688997B1 (de) 2005-02-02 2014-04-16 Infineon Technologies AG Elektronisches Bauteil mit gestapelten Halbleiterchips
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
US7384817B2 (en) 2005-05-13 2008-06-10 Sandisk Corporation Method of assembling semiconductor devices with LEDs
DE102005034011B4 (de) 2005-07-18 2009-05-20 Infineon Technologies Ag Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben
US7807506B2 (en) 2006-02-03 2010-10-05 Infineon Technologies Ag Microelectromechanical semiconductor component with cavity structure and method for producing the same
DE102006005419B4 (de) * 2006-02-03 2019-05-02 Infineon Technologies Ag Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
JP4910512B2 (ja) * 2006-06-30 2012-04-04 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
US7635606B2 (en) * 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
WO2008078898A1 (en) * 2006-12-22 2008-07-03 Lg Innotek Co., Ltd High frequency module and manufacturing method thereof
KR101349544B1 (ko) * 2007-01-30 2014-01-08 엘지이노텍 주식회사 고주파 모듈
US20080217708A1 (en) * 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
US7741720B2 (en) * 2007-09-25 2010-06-22 Silverbrook Research Pty Ltd Electronic device with wire bonds adhered between integrated circuits dies and printed circuit boards
US8063318B2 (en) * 2007-09-25 2011-11-22 Silverbrook Research Pty Ltd Electronic component with wire bonds in low modulus fill encapsulant
US7659141B2 (en) * 2007-09-25 2010-02-09 Silverbrook Research Pty Ltd Wire bond encapsulant application control
EP2215655A4 (en) 2007-11-30 2014-07-30 Skyworks Solutions Inc CAPACITATION AT WAFBERBENE USING FLIP-CHIP ATTACHMENT
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
DE102009042479A1 (de) 2009-09-24 2011-03-31 Msg Lithoglas Ag Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
US8749056B2 (en) * 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module
DE102013102213B4 (de) 2013-03-06 2020-01-02 Snaptrack, Inc. Miniaturisiertes Bauelement mit Dünnschichtabdeckung und Verfahren zur Herstellung
US9527728B2 (en) * 2013-07-22 2016-12-27 Texas Instruments Incorporated Integrated circuit package and method
WO2015098793A1 (ja) * 2013-12-25 2015-07-02 株式会社村田製作所 電子部品モジュール
US9571061B2 (en) 2014-06-06 2017-02-14 Akoustis, Inc. Integrated circuit configured with two or more single crystal acoustic resonator devices
US9673384B2 (en) 2014-06-06 2017-06-06 Akoustis, Inc. Resonance circuit with a single crystal capacitor dielectric material
US9537465B1 (en) 2014-06-06 2017-01-03 Akoustis, Inc. Acoustic resonator device with single crystal piezo material and capacitor on a bulk substrate
US9912314B2 (en) 2014-07-25 2018-03-06 Akoustics, Inc. Single crystal acoustic resonator and bulk acoustic wave filter
US9805966B2 (en) 2014-07-25 2017-10-31 Akoustis, Inc. Wafer scale packaging
US9716581B2 (en) 2014-07-31 2017-07-25 Akoustis, Inc. Mobile communication device configured with a single crystal piezo resonator structure
US9917568B2 (en) 2014-08-26 2018-03-13 Akoustis, Inc. Membrane substrate structure for single crystal acoustic resonator device
US11832521B2 (en) 2017-10-16 2023-11-28 Akoustis, Inc. Methods of forming group III-nitride single crystal piezoelectric thin films using ordered deposition and stress neutral template layers
US11476825B2 (en) 2016-03-11 2022-10-18 Akoustis, Inc. 5.5 GHz Wi-Fi coexistence acoustic wave resonator RF filter circuit
US11581866B2 (en) 2016-03-11 2023-02-14 Akoustis, Inc. RF acoustic wave resonators integrated with high electron mobility transistors including a shared piezoelectric/buffer layer and methods of forming the same
US11356071B2 (en) 2016-03-11 2022-06-07 Akoustis, Inc. Piezoelectric acoustic resonator with improved TCF manufactured with piezoelectric thin film transfer process
US10979024B2 (en) 2016-03-11 2021-04-13 Akoustis, Inc. 5.2 GHz Wi-Fi coexistence acoustic wave resonator RF filter circuit
US11418169B2 (en) 2016-03-11 2022-08-16 Akoustis, Inc. 5G n41 2.6 GHz band acoustic wave resonator RF filter circuit
US10979023B2 (en) 2016-03-11 2021-04-13 Akoustis, Inc. 5.9 GHz c-V2X and DSRC acoustic wave resonator RF filter circuit
US10979022B2 (en) 2016-03-11 2021-04-13 Akoustis, Inc. 5.2 GHz Wi-Fi acoustic wave resonator RF filter circuit
US11177868B2 (en) 2016-03-11 2021-11-16 Akoustis, Inc. Front end module for 6.5 GHz Wi-Fi acoustic wave resonator RF filter circuit
US11411168B2 (en) 2017-10-16 2022-08-09 Akoustis, Inc. Methods of forming group III piezoelectric thin films via sputtering
US11424728B2 (en) 2016-03-11 2022-08-23 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US11063576B2 (en) 2016-03-11 2021-07-13 Akoustis, Inc. Front end module for 5.6 GHz Wi-Fi acoustic wave resonator RF filter circuit
US11683021B2 (en) 2016-03-11 2023-06-20 Akoustis, Inc. 4.5G 3.55-3.7 GHz band bulk acoustic wave resonator RF filter circuit
US11316496B2 (en) 2016-03-11 2022-04-26 Akoustis, Inc. Method and structure for high performance resonance circuit with single crystal piezoelectric capacitor dielectric material
US10581398B2 (en) 2016-03-11 2020-03-03 Akoustis, Inc. Method of manufacture for single crystal acoustic resonator devices using micro-vias
US10985732B2 (en) 2016-03-11 2021-04-20 Akoustis, Inc. 5.6 GHz Wi-Fi acoustic wave resonator RF filter circuit
US10523180B2 (en) 2016-03-11 2019-12-31 Akoustis, Inc. Method and structure for single crystal acoustic resonator devices using thermal recrystallization
US11184079B2 (en) 2016-03-11 2021-11-23 Akoustis, Inc. Front end module for 5.5 GHz Wi-Fi acoustic wave resonator RF filter circuit
US11394451B2 (en) 2016-03-11 2022-07-19 Akoustis, Inc. Front end module for 6.1 GHz Wi-Fi acoustic wave resonator RF filter circuit
US10355659B2 (en) 2016-03-11 2019-07-16 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US11736177B2 (en) 2016-03-11 2023-08-22 Akoustis Inc. Front end modules for 5.6 GHz and 6.6 GHz Wi-Fi acoustic wave resonator RF filter circuits
US11677372B2 (en) 2016-03-11 2023-06-13 Akoustis, Inc. Piezoelectric acoustic resonator with dielectric protective layer manufactured with piezoelectric thin film transfer process
US11558023B2 (en) 2016-03-11 2023-01-17 Akoustis, Inc. Method for fabricating an acoustic resonator device
US11070184B2 (en) 2016-03-11 2021-07-20 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US10979026B2 (en) 2016-03-11 2021-04-13 Akoustis, Inc. 5.5 GHz Wi-fi 5G coexistence acoustic wave resonator RF filter circuit
US10615773B2 (en) 2017-09-11 2020-04-07 Akoustis, Inc. Wireless communication infrastructure system configured with a single crystal piezo resonator and filter structure
US11451213B2 (en) 2016-03-11 2022-09-20 Akoustis, Inc. 5G n79 Wi-Fi acoustic triplexer circuit
US11411169B2 (en) 2017-10-16 2022-08-09 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
US10110189B2 (en) 2016-11-02 2018-10-23 Akoustis, Inc. Structure and method of manufacture for acoustic resonator or filter devices using improved fabrication conditions and perimeter structure modifications
US20210257993A1 (en) 2016-03-11 2021-08-19 Akoustis, Inc. Acoustic wave resonator rf filter circuit device
US10673513B2 (en) 2016-03-11 2020-06-02 Akoustis, Inc. Front end module for 5.2 GHz Wi-Fi acoustic wave resonator RF filter circuit
US10979025B2 (en) 2016-03-11 2021-04-13 Akoustis, Inc. 5G band n79 acoustic wave resonator RF filter circuit
US11689186B2 (en) 2016-03-11 2023-06-27 Akoustis, Inc. 5.5 GHz Wi-Fi 5G coexistence acoustic wave resonator RF filter circuit
US10217930B1 (en) 2016-03-11 2019-02-26 Akoustis, Inc. Method of manufacture for single crystal acoustic resonator devices using micro-vias
US11895920B2 (en) 2016-08-15 2024-02-06 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
US10431580B1 (en) 2017-01-12 2019-10-01 Akoustis, Inc. Monolithic single chip integrated radio frequency front end module configured with single crystal acoustic filter devices
US11856858B2 (en) 2017-10-16 2023-12-26 Akoustis, Inc. Methods of forming doped crystalline piezoelectric thin films via MOCVD and related doped crystalline piezoelectric thin films
US11557716B2 (en) 2018-02-20 2023-01-17 Akoustis, Inc. Method and structure of single crystal electronic devices with enhanced strain interface regions by impurity introduction
DE112019004304T5 (de) 2018-08-27 2021-05-27 Akoustis, Inc. Akustische volumenwellen-resonator filter-vorrichtungen hoher leistung
CN111326482A (zh) * 2018-12-13 2020-06-23 中芯集成电路（宁波）有限公司 表面声波器件的封装结构及其晶圆级封装方法
CN110690868B (zh) * 2019-09-27 2021-02-19 无锡市好达电子股份有限公司 一种滤波器的新型晶圆级封装方法
US11618968B2 (en) 2020-02-07 2023-04-04 Akoustis, Inc. Apparatus including horizontal flow reactor with a central injector column having separate conduits for low-vapor pressure metalorganic precursors and other precursors for formation of piezoelectric layers on wafers
US11496108B2 (en) 2020-08-17 2022-11-08 Akoustis, Inc. RF BAW resonator filter architecture for 6.5GHz Wi-Fi 6E coexistence and other ultra-wideband applications
US11901880B2 (en) 2021-01-18 2024-02-13 Akoustis, Inc. 5 and 6 GHz Wi-Fi coexistence acoustic wave resonator RF diplexer circuit
CN116398581A (zh) * 2023-03-29 2023-07-07 中国科学院国家空间科学中心 一种用于探空火箭数传发射机的晶振减振装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231239A (ja) * 1994-02-16 1995-08-29 Kokusai Electric Co Ltd 弾性表面波装置
CN1305662A (zh) * 1998-04-08 2001-07-25 Cts公司 表面声波器件封装以及方法
US6320267B1 (en) * 1998-08-10 2001-11-20 Sony Corporation Bonding layer in a semiconductor device
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
US20020079590A1 (en) * 2000-12-26 2002-06-27 Yukiko Nakaoka Semiconductor device and method for fabricating the same
US20030038355A1 (en) * 2001-08-24 2003-02-27 Derderian James M. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283468A (en) * 1988-05-30 1994-02-01 Canon Kabushiki Kaisha Electric circuit apparatus
US5345201A (en) * 1988-06-29 1994-09-06 Raytheon Company Saw device and method of manufacture
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
DE19620940A1 (de) * 1995-11-17 1997-05-22 Werner Prof Dr Buff Elektronisches Bauelement und Verfahren zu seiner Herstellung
DE69718693T2 (de) * 1996-03-08 2003-11-27 Matsushita Electric Ind Co Ltd Elektronisches Bauteil und Herstellungsverfahren
JP2973940B2 (ja) * 1996-09-20 1999-11-08 日本電気株式会社 素子の樹脂封止構造
JPH11127055A (ja) * 1997-10-23 1999-05-11 Murata Mfg Co Ltd 複合電子部品
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6448635B1 (en) * 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
JP3880278B2 (ja) * 2000-03-10 2007-02-14 オリンパス株式会社 固体撮像装置及びその製造方法
KR100387395B1 (ko) 2000-11-04 2003-06-18 에쓰에쓰아이 주식회사 에어캐비티를 갖는 플라스틱 패캐지 및 그 제조방법
JP2003249840A (ja) * 2001-12-18 2003-09-05 Murata Mfg Co Ltd 弾性表面波装置
DE10206919A1 (de) 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements
JP4179038B2 (ja) * 2002-06-03 2008-11-12 株式会社村田製作所 表面弾性波装置
US7141782B2 (en) * 2004-05-24 2006-11-28 Exquisite Optical Technology, Ltd. Image sensor with protective package structure for sensing area

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231239A (ja) * 1994-02-16 1995-08-29 Kokusai Electric Co Ltd 弾性表面波装置
CN1305662A (zh) * 1998-04-08 2001-07-25 Cts公司 表面声波器件封装以及方法
US6320267B1 (en) * 1998-08-10 2001-11-20 Sony Corporation Bonding layer in a semiconductor device
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
US20020079590A1 (en) * 2000-12-26 2002-06-27 Yukiko Nakaoka Semiconductor device and method for fabricating the same
US20030038355A1 (en) * 2001-08-24 2003-02-27 Derderian James M. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer

Also Published As

Publication number Publication date
US20040201090A1 (en) 2004-10-14
DE10310617A1 (de) 2004-09-30
DE10310617B4 (de) 2006-09-21
US7268436B2 (en) 2007-09-11
CN1532901A (zh) 2004-09-29

Similar Documents

Publication Publication Date Title
CN100380616C (zh) 具有空腔的电子器件及其制造方法
US6126885A (en) Method for manufacturing resin-molded semiconductor device
KR100669273B1 (ko) 탄성 표면파 소자의 실장 방법 및 수지 밀봉된 탄성표면파 소자를 갖는 탄성 표면파 장치
US5841192A (en) Injection molded ball grid array casing
US6548330B1 (en) Semiconductor apparatus and method of fabricating semiconductor apparatus
CN100382260C (zh) 半导体封装件的制造方法
KR100557049B1 (ko) 반도체 장치와 그 제조방법
US5067008A (en) Ic package and ic card incorporating the same thereinto
JPH0738426B2 (ja) 集積回路パッケージの製作方法
US20100155925A1 (en) Resin-sealed package and method of producing the same
JP2006041550A (ja) プラスチックパッケージベースの製造方法
KR20010023809A (ko) 투명밀봉제를 사용하는 집적회로 패키지 및 그의 제조방법
KR970077384A (ko) 극초단파 전자 부품 및 그 제조 방법
JPH03136267A (ja) 半導体装置及びその製造方法
US6090237A (en) Apparatus for restraining adhesive overflow in a multilayer substrate assembly during lamination
JP2003282797A (ja) 半導体装置および半導体モジュールの製造方法
JP4029278B2 (ja) 半導体装置及びその製造方法
CN100559572C (zh) 电子器件及其制造方法
JP2003229443A (ja) 半導体装置およびその製造方法
US7358598B2 (en) Process for fabricating a semiconductor package and semiconductor package with leadframe
KR100651318B1 (ko) 평탄한 레지스트 구조, 특히 전기 부품용 캡슐 구조 및 상기 구조의 열-기계적 제조 방법
KR101148954B1 (ko) 회로 보드 구조, 패키징 구조 및 이들을 만드는 방법
JPH07221454A (ja) 積層セラミックパッケージの製造方法
TW201208006A (en) Package structure and manufacturing method thereof
EP1436237B1 (en) Bonding method and product

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) CORPORAT

Free format text: FORMER OWNER: AVAGO TECHNOLOGIES WIRELESS IP

Effective date: 20130507

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130507

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies Wireless IP

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20140310