CN100379003C - 半导体电路 - Google Patents
半导体电路 Download PDFInfo
- Publication number
- CN100379003C CN100379003C CNB991041119A CN99104111A CN100379003C CN 100379003 C CN100379003 C CN 100379003C CN B991041119 A CNB991041119 A CN B991041119A CN 99104111 A CN99104111 A CN 99104111A CN 100379003 C CN100379003 C CN 100379003C
- Authority
- CN
- China
- Prior art keywords
- circuit
- transistor
- silicon
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 19
- 239000012212 insulator Substances 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 34
- 239000002019 doping agent Substances 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 12
- 230000006870 function Effects 0.000 abstract description 6
- 239000002470 thermal conductor Substances 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000003518 caustics Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种使用掩埋的图形层形成分立器件功能的导电体、热导体和/或去耦电容器的绝缘体上硅器件。
Description
技术领域
本发明一般涉及绝缘体上硅集成电路和器件。具体涉及使用掩埋图形层形成分立器件功能的导电体、热导体和/或去耦电容器的绝缘体上硅器件。
背景技术
半导体工艺已朝制造越来越小、计算能力越来越强大的器件方向发展。减少电子器件的尺寸和增加给定单元面积内晶体管的密度导致需要的和耗散的功率增加。由于增加了晶体管的密度和电源去耦要求，如绝缘体上硅(SOI)工艺等的增强的半导体制造技术增加了金属布线要求。
如阵列等的具体应用受完全实现应用需要的布线量影响。半导体器件中的布线通常构形成多层，特别是当在密集的图形中构形多个器件时。在器件给定层内的金属布线减少了其它电子功能的层可使用的面积，并且严重地约束了器件的性能。这些问题破坏了制造更小更致密并具有优良性能的器件的总目的。
介绍SOI工艺技术的现有出版物包括Chatterjee的美国专利No.4,889,832和4,982,266。Chatterjee公开了一种使位于有源电路上面和下面的金属层互连的集成电路结构。Chatterjee提出了一种利用形成在硅表面上的腐蚀中止层形成这种集成电路结构的改进方法。
Kato等人的美国专利No.4,939,568介绍了一种层叠的半导体集成电路结构及其形成方法，其中导电柱在器件表面之间延伸。这样做意图是允许大规模的集成电路的制造。
Pfiester的美国专利No.4,966,864公开了一种半导体器件和方法，其中硅衬底形成有掺杂区，掺杂区通过导电桥连接到电极。该发明打算克服在以前的制造技术中遇到的凹坑或腐蚀问题。
McCarthy的美国专利No.5,488,012公开了SOI晶片和其内形成掩埋区的改进方法。该发明对玻璃体上硅衬底特别有用。
Iwanatsu的美国专利No.5,294,821公开了SOI技术，打算提供更均匀的电特性，包括减少击穿电压。Iwanatsu提出了一种有源层扩散到衬底内来稳定器件的电特性的器件。
Tyson等人的美国专利No.5,145,802公开了一种SOI电路，包括一组掩埋体连接件(ties)，提供与设置在绝缘层上的晶体管本体的局部欧姆接触。这样做意图是为撞击电离产生的空穴提供路径，并且起衬底和晶体管源极之间电位屏蔽的作用。
Kang等人的美国专利No.5,286,670介绍了一种具有带电特性的掩埋元件的半导体器件的制造方法。Kang使用了在衬底内掩埋电元件的复杂***，将衬底键合到将成为SOI区的硅上。掩埋元件的一个示例性用途是存储单元中的电容器。但实际上，Kang等人增加了器件制造的复杂性，没有解决与布线密度有关的问题。
由于绝缘层没有许多可得到的自由载流子，所以常规的SOI技术降低了大部分的漏极电容，并且在某种程度上减少了栅极电容。然而，在操作中，载流子留过晶体管，并在栅极中发生电阻加热。如果晶体管本体允许电浮置，那么会发生包括晶体管滞后和阈值漂移的不希望的浮置体效应。由剩余的载流子产生的器件上的电偏置使晶体管本体沟道的深度变窄，影响了性能。
此外，传统绝缘体上硅结构上的去耦电容显著减少。结构经受称做电源塌陷(collapse)的现象，由此逻辑1和逻辑0之间的电压摆动幅度减小，例如，逻辑0不再为地电压。
绝缘体上的半导体器件由SOI结构得到非常需要的电隔离。然而，该结构产生了不需要的热绝缘，进而在器件中产生麻烦的焦耳加热。
发明内容
本发明的目的是提供一种由晶体管扩散到体衬底内层的低阻热路径，提供减小了热效应的热沉。
根据本发明的一个方案，提供一种半导体电路，包括具有掺杂第一掺杂剂的第一部分(volume)和掺杂第二掺杂剂的第二部分的导电衬底，掺杂杂质形成第一器件和第二器件的有源层，位于导电衬底与有源层之间的绝缘层，电连接第一器件和第一部分的第一导体，以及电连接第二器件和第二部分的第二导体。
优选地，第一器件和第二器件为场效应晶体管，但也可以为如晶体管的其它有源器件、电感或电容等。导体优选为可以与掺杂的部分相邻或物理接触的钨柱。本发明适用于衬底被电绝缘层与有源器件隔离的任何电路结构。绝缘体上的半导体电路结构可以由III、IV和V族及其它们的混合物中的任何化学物质制成。
根据本发明的另一方案，提供一种包括SOI半导体器件的电路，包括：具有在第一电压电平掺杂n+型掺杂剂的第一部分和在第二电压电平掺杂p+型掺杂剂的第二部分的导电硅衬底；掺杂杂质形成第一晶体管和第二晶体管的硅层；位于导电硅衬底与上述硅层之间的二氧化硅的绝缘层；第一晶体管和第二晶体管之间的隔离部分；电连接第一晶体管和第一部分的第一导电柱；电连接第二晶体管电和第二部分的第二导电柱。
根据本发明的又一方案，提供一种集成的半导体电路，包括由绝缘层与掩埋层隔离的有源层、包括构图的掺杂部分的等电位网的掩埋层，以及还包括接触和连接到接触和等电位网的电导体的电路。
本发明还提供一种半导体器件的制造方法，包括首先在第一电导率的半导体衬底内限定至少一个第二电导率的掩埋部分。半导体衬底是与半导体衬底相邻的第一绝缘层、与第一绝缘层相邻的有源半导体层、和与有源半导体层相邻的第二绝缘层的层叠结构。除去与第二绝缘层相邻的第三绝缘层和第三绝缘层顶上的掩模。显影并除去光刻胶露出有源的半导体层内的多个隔离部分，将露出的隔离部分腐蚀到第一绝缘层。用第四绝缘体填充隔离部分。然后至少一个具有扩散区的有源电子器件形成在有源半导体层内的隔离部分之间。第一介质淀积在半导体器件的表面上。形成至少一个用于导电柱的柱开口，由此柱从第一介质的表面延伸穿过有源半导体层的扩散区并穿过半导体器件的所有层，到达衬底或掩埋部分。导电材料引入到柱开口内形成柱。在所述柱上构图形成电接触。
第四绝缘层填加到包括柱表面的半导体器件的表面上。
采用本发明，使用掩埋导电柱通过将所有的接地晶体管器件连接到体硅衬底可以省略接地布线。导电柱通常由有源硅层延伸穿过绝缘层与下面的厚的低阻体硅衬底电接触。本发明提供热传导，减小能够降低如晶体管等的有源器件的开关速度的热效应。本发明还提供具有不同掺杂剂，由此具有不同电压电平的掩埋层之间的去耦电容。
附图说明
图1到6为根据本发明的一个实施例的形成示出的绝缘体上硅器件的不同阶段的剖面图。
图7示出了本发明如何耗散热能。
图8示出了本发明的去耦电容能力。
具体实施方式
本发明适用于有助于半导体工艺的任何类型的绝缘体上硅器件。根据本发明的一个优选方案，本发明可以使用场效应晶体管(FET)的制造中的SOI工艺技术。本发明可以用于具有一个或多个限定在有源的半导体层内的有源电子元件。如图1-6所示，示例性的实施例示出了形成在硅上的两个晶体管。
从图1开始，作为初始步骤，半导体衬底12优选使用硅。本领域已公知的例如III和V族和IV族等的其它适合的半导体也可以用做本发明的衬底和不同层。通常，在任何制造开始之前，衬底12掺杂n+型或p+型掺杂剂。一旦完成掺杂，衬底12优选具有小于约十欧姆每方块的电阻，优选小于两欧姆每方块，晶片的电阻率约0.01到0.1(ohm)-(cm)。离子注入硅衬底掺杂衬底之后，所得的离子浓度通常约每立方米1×1016到3×1021个原子，优选每立方厘米5×1019到1×1021个原子。
然而，通常衬底12为具有绝缘层14的硅晶片。例如，起始的SOI坯料在有源硅层16上有约0.2到0.7μm优选约0.5μm厚度的绝缘层，有源硅层的厚度约0.1到4μm，优选约0.2μm。优选绝缘层包括如二氧化硅(SiO2)等的硅氧化物。SiO2的特征在于显著的介电容量。SiO2的相对介电系数约3.9。可以考虑的其它绝缘体包括氮化物、聚合物和本征硅。均衡的衬底12具有约625μm的厚度。
在进一步准备衬底12用于注入构图时，厚度约100到300的附加氧化层18淀积在有源硅层16上。然后厚度约300到600的最终氮化硅层20通常淀积到氧化层18上。之后在氮化硅层20上形成并构图氧化物掩模22。该完成的牺牲结构用于帮助限定注入部分24A和24B，如图2所示。
为限定掺杂的部分24A和24B，用与衬底12的掺杂剂类型相反的掺杂剂以高能量注入叠层结构，通常200KeV到800KeV，优选约600KeV，如图2所示。形成注入部分24A和24B使用的能量越高，保留在衬底12上掩模层内的掺杂剂就可能越少。
衬底12通常导电，可以用做如U.S.专利申请08/782,462中介绍的接地和电源层，所述专利申请已转让给本受让人，在这里引入作为参考。在本发明的上下文中，使用衬底12作为电源意味着衬底12提供来自外部电压源的恒定电压偏置。通常，衬底通过使用施主掺杂剂或受主掺杂剂制成导电。施主掺杂剂贡献出电子，施主掺杂剂通常在VA族中。如果衬底为n+型，那么施主掺杂剂优选包括例如磷、锑或砷。贡献空穴的受主掺杂剂通常为IIIA族中的元素。由此，如果衬底为p+型，那么受主掺杂剂优选包括硼或能够在衬底12中产生电离特性的其它原子种类(species)。然后使用牺牲的注入结构和p+型掺杂剂形成掺杂的部分24A和24B。通常p+型掺杂剂导致每立方厘米1×1019到1×1020的浓度，优选每立方厘米1×1020，24A和24B部分的电阻为十到二十欧姆每方块。
形成注入部分24A和24B之后，如图3所示，除去氧化掩模22和氮化硅层20，以准备构图有源硅层16和在有源硅层16中形成有源器件。
为在图4所示的有源区内的有源器件25A、25B之间形成隔离部分26，在将作为隔离部分26的部分上显影并除去光刻胶。然后通过腐蚀除去隔离部分中露出的有源硅。使用例如提供高选择性的四氯化碳将有源硅腐蚀到二氧化硅绝缘层14。之后使用如提供材料的保形淀积的化学汽相淀积等的体处理法用如二氧化硅等的绝缘材料再填充，将开口制备成隔离部分26。
此时如电容器、二极管、电感、电阻器和晶体管等的有源器件25A、25B制备到有源层16内。在优选实施例中，器件25A、25B为场效应晶体管。为形成每个晶体管的栅极28，除去形成隔离部分26使用的光刻掩模，如二氧化硅18等的氧化物重新形成在隔离部分26和有源硅16上。形成氧化物的一个方法是在900℃到1100℃进行约二十分钟的的水蒸气处理。通常，二氧化硅的厚度范围从约20到100，典型的厚度为约40。为完成晶体管栅28，约2000厚的多晶硅层淀积在二氧化硅18上。所述淀积可以通过硅烷源气体在约700℃的汽相淀积完成。然后淀积正性光刻胶并构图由多晶硅层形成栅导体28。之后形成注入掩模(未示出)。注入掩模允许注入n+型或p+型离子在晶体管内形成源区30和漏区32。
在晶体管的源30和漏32的形成中，离子通常在计划的区域内扩散到有源硅16和二氧化硅绝缘层14之间的界面上。此外，形成的源和漏离子扩散部分可以仅局部地穿透到有源硅16内。在操作中，所述局部扩散5名晶体管配合提供了非常确定的特性。当离子的扩散区30、32仅局部地穿过有源硅16时，有源器件延伸到之后将被导电柱34和35占据的区域内，如图5和6所示。由此，在优选实施例中，导电柱34和35穿过源30和漏32，优选这里称做25A或25B的晶体管的源30。在所述实施例中，导电柱也提供了对于在晶体管中可能发生的任何电阻加热的热路径。导电柱同样提供对于任何自由载流子的路径，由此减小了晶体管的浮置体效应。
一旦形成晶体管器件，平面化介质36可以淀积在器件25A、25B的表面上，如图4和5所示。介质36起稳定器件、电隔离器件和稳定器件进行进一步处理的作用。然后掩蔽器件形成用于导电柱34、35的开口，如图5所示。柱34、35起衬底12和有源硅层16内形成的器件25A和25B之间的连接。通常显示在图6中的柱34、35、39和40可以包括如钨、铝、铜或导电掺杂硅等的任何导电材料。用于柱的开口可以使用选择性或非选择性的腐蚀剂在氩气中高压溅射腐蚀形成用于柱的开口。优选使用的腐蚀剂为非选择性和各向异性的。用于导电柱34、35的开口延伸到衬底12内提供衬底或注入部分24A、24B到有源器件25A和25B之间电连接需要的程度，通常约1μm。柱34通过衬底12将晶体管25A的源30连接到Vdd。柱35将晶体管25B的源30连接到图5和6的区域24B内的地。然后介质36的附加层淀积在器件上。
一旦形成用于导电柱34的开口，开口被用于促进与周围氧化物如钛或氮化钛等的氧化物的粘附性的材料涂敷。所述材料粘附到开口的壁上。然后如钨等的导电材料引入到开口内，可以通过化学汽相淀积或溅射保形地设置在开口内。氧化层50形成在包括柱34和35的器件的表面上。然后形成金属化层并构图形成源37和地38接触，参见图6。
在本发明的另一实施例中，导电柱34和35可以接触晶体管25A和/或25B，为衬底提供热传导，为热能和载流子的电源层提供排放路径。
本发明的方法构图衬底12，由此分立的功能相互隔离，并与电源和地信号隔离。选择的掩埋注入区24A和24B可以分布如电压开关网等的信号，这些信号在芯片内分区分布的区域内或全局地分布在芯片的表面上要求存在。网定义为与开关和电压共用的电路中的其它电结构电共用点。可以被掩埋的分布信号的例子包括为了节约功耗和其它应用的功能单元掉电信号；指示功能启动允许的电源良好信号；复位功能；高速缓存无效信号；中断等。实际上，具有通常借助金属布线分布的DC或伪DC信号任何功能可以利用本发明，并移动到掩埋的半导体层内。时钟栅极或树可以构图到衬底12内，并通过将栅与表面互连的金属柱34和35保持FET器件同步。然而由于过量不希望的电容值，所以所述后一应用不实用。通过本发明选择性的注入，这些信号路径与电源和掩埋层内的地分布选择性地限定/隔离。注意在优选实施例中，在信号网下电源层是连续的，但地层被信号网“布线”选择性地代替。
传统地SOI的一个显著局限是由于设置在晶体管所有侧面上的电绝缘膜的热绝缘性质，在开关晶体管内产生的热不能以满意的速度除去。当常规的晶体管频繁地开关时，产生更多的焦耳能量，因此，晶体管的响应时间显著地降低，影响了电路的性能。然而，就它们的响应时间而言，环境经常要求两个以上的晶体管匹配。由于一个以上的晶体管实际上具有较高的开关频率，并且由于例如数据含有的逻辑1多于逻辑0，因此一个以上的晶体管产生更多的热并且响应更慢。因此，本发明缓和了快速晶体管开关的热效应。通过提供如图7所示的热路径，本发明同样缓和了如电阻器和自加热电容器等的有源器件的热效应。掩埋的导电和导热柱的引入与体半导体材料类似，增强了散热。实际上，根据它的导热能力可以具体地实施本发明。
此外，由于半导体在较高工作频率下连续地工作，因此与电源/地分布相关的布线量显著增加。与高频操作相关的巨大的瞬态电流尖峰通常要求相对于芯片和/或封装较大的电容值，一般为几十毫微法拉，以使电源电压毁坏最小化。在一个优选实施例中，本发明每平方毫米的芯片面积填加了几毫微法拉的电容值。如图8所示为本发明的去耦电容方面的几个标识60，实际上沿24A、24B部分和衬底部分12的边界延伸。由24A、24B部分和衬底部分12之间的结突变和每层内施主/受主载流子的浓度差异的数量级限定电容的性质。浓度数量级差异越大，电容越好。由本发明提供的脆性去耦电容将电压电平更多地保持在它们合适的电平，并使它们变得“混合”，以便例如逻辑0的电压比没有本发明时保持得更靠近地。类似地，逻辑1的电压电平将更多地保持在Vdd。掩埋的构图层在用于地的电压提供路径和电源Vdd之间提供了超过足够的去耦电容，没有附加昂贵并需要许多面积的附加栅氧化物和/或没有附加外部附加的电容。
现在已结合本发明的优选实施例详细地图示和说明了本发明，本领域的技术人员可以理解可以在形式和细节上进行很多变化且不脱离本发明的精神和范围；本发明的范围限定在由下面附带的权利要求书中。
Claims (19)
1.一种半导体电路，包括：
(a)一种具有掺杂第一掺杂剂的第一部分和掺杂第二掺杂剂的第二部分的导电衬底；
(b)掺杂杂质形成第一器件和第二器件的有源层；
(c)位于导电衬底与有源层之间的绝缘层；
(d)电连接所述第一器件和所述第一部分的第一导体；以及
(e)电连接所述第二器件和所述第二部分的第二导体。
2.根据权利要求1的电路，其中第一器件是第一晶体管，第一导体是与第一晶体管电接触的第一柱。
3.根据权利要求1的电路，其中第二器件是第二晶体管，第二导体是与第二晶体管电接触的第二柱。
4.根据权利要求1的电路，其中第一部分处于第一电压电平，第二部分处于第二电压电平。
5.根据权利要求4的电路，其中第一电压电平为Vdd，第二电压电平为地。
6.根据权利要求1的电路，其中衬底包括掺杂的硅。
7.根据权利要求1的电路，其中绝缘层包括硅的氧化物。
8.根据权利要求1的电路，其中有源层包括硅。
9.根据权利要求1的电路，其中有源层包括III、IV和V族及其它们的混合物的半导体材料。
10.根据权利要求1的电路，还包括形成在第一和第二器件上的介质层。
11.根据权利要求10的电路，其中介质层中露出部分第一和第二导体。
12.根据权利要求1的电路，其中有源层内的掺杂剂不接触绝缘层。
13.根据权利要求1的电路，其中第一部分掺杂n+型掺杂剂，第一器件为包括p+扩散区的第一晶体管，第一导体电连接第一部分和第一晶体管的p+扩散区。
14.根据权利要求1的电路，其中第二部分掺杂p+型掺杂剂，第二器件为包括n+扩散区的第二晶体管，第二导体电连接第二部分和第二晶体管的n+扩散区。
15.一种绝缘体上硅的半导体电路，包括：
(a)具有在第一电压电平掺杂n+型掺杂剂的第一部分和在第二电压电平掺杂p+型掺杂剂的第二部分的导电硅衬底；
(b)掺杂杂质形成第一晶体管和第二晶体管的硅层；
(c)位于导电硅衬底与硅层之间的二氧化硅绝缘层；
(d)第一晶体管和第二晶体管之间的隔离部分；以及
(e)电连接第一晶体管和第一部分的第一导电柱；以及
(f)电连接第二晶体管和第二部分的第二导电柱。
16.根据权利要求15的电路，其中第一导电柱和第二导电柱由选自包括钨、铜、铝和掺杂的硅组成的组中的材料制成。
17.根据权利要求15的电路，还包括形成在第一和第二晶体管上的介质层。
18.根据权利要求17的电路，其中介质层中露出部分第一和第二导电柱。
19.根据权利要求15的电路，其中硅层内的杂质不接触绝缘层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/049488 | 1998-03-27 | ||
| US09/049,488 | 1998-03-27 | ||
| US09/049,488 US6121659A (en) | 1998-03-27 | 1998-03-27 | Buried patterned conductor planes for semiconductor-on-insulator integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1230788A CN1230788A (zh) | 1999-10-06 |
| CN100379003C true CN100379003C (zh) | 2008-04-02 |
Family
ID=21960089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991041119A Expired - Lifetime CN100379003C (zh) | 1998-03-27 | 1999-03-17 | 半导体电路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6121659A (zh) |
| EP (1) | EP0948054A3 (zh) |
| JP (1) | JPH11330489A (zh) |
| KR (1) | KR100331523B1 (zh) |
| CN (1) | CN100379003C (zh) |
| SG (1) | SG71198A1 (zh) |
| TW (1) | TW452887B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104916622A (zh) * | 2010-02-16 | 2015-09-16 | 意法半导体股份有限公司 | 半导体材料的主体和用于制造半导体材料的主体的方法 |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW444266B (en) * | 1998-07-23 | 2001-07-01 | Canon Kk | Semiconductor substrate and method of producing same |
| US6188122B1 (en) * | 1999-01-14 | 2001-02-13 | International Business Machines Corporation | Buried capacitor for silicon-on-insulator structure |
| FR2792775B1 (fr) * | 1999-04-20 | 2001-11-23 | France Telecom | Dispositif de circuit integre comprenant une inductance a haut coefficient de qualite |
| JP2000323660A (ja) * | 1999-05-11 | 2000-11-24 | Mitsubishi Electric Corp | 半導体装置及びその製造方法並びにウェハの製造方法 |
| JP2001111056A (ja) * | 1999-10-06 | 2001-04-20 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6483147B1 (en) * | 1999-10-25 | 2002-11-19 | Advanced Micro Devices, Inc. | Through wafer backside contact to improve SOI heat dissipation |
| JP2001125943A (ja) * | 1999-10-28 | 2001-05-11 | Nec Corp | 電源デカップリング回路の設計方法および設計支援システム |
| US6287901B1 (en) * | 2000-01-05 | 2001-09-11 | International Business Machines Corporation | Method and semiconductor structure for implementing dual plane body contacts for silicon-on-insulator (SOI) transistors |
| US6429099B1 (en) * | 2000-01-05 | 2002-08-06 | International Business Machines Corporation | Implementing contacts for bodies of semiconductor-on-insulator transistors |
| JP2001339071A (ja) * | 2000-03-22 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6303414B1 (en) * | 2000-07-12 | 2001-10-16 | Chartered Semiconductor Manufacturing Ltd. | Method of forming PID protection diode for SOI wafer |
| JP3843708B2 (ja) * | 2000-07-14 | 2006-11-08 | 日本電気株式会社 | 半導体装置およびその製造方法ならびに薄膜コンデンサ |
| TW501227B (en) * | 2000-08-11 | 2002-09-01 | Samsung Electronics Co Ltd | SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same |
| JP2002076311A (ja) * | 2000-09-01 | 2002-03-15 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US6452234B1 (en) * | 2000-11-27 | 2002-09-17 | Advanced Micro Devices, Inc. | How to improve the ESD on SOI devices |
| US6383924B1 (en) * | 2000-12-13 | 2002-05-07 | Micron Technology, Inc. | Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials |
| US6680514B1 (en) * | 2000-12-20 | 2004-01-20 | International Business Machines Corporation | Contact capping local interconnect |
| JP2002231721A (ja) * | 2001-02-06 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置 |
| JP3458120B2 (ja) * | 2001-03-30 | 2003-10-20 | 富士通カンタムデバイス株式会社 | 高周波半導体装置 |
| KR100373851B1 (ko) * | 2001-03-30 | 2003-02-26 | 삼성전자주식회사 | 소이형 반도체 장치 및 그 형성 방법 |
| US6525354B2 (en) | 2001-04-27 | 2003-02-25 | Fujitsu Limited | FET circuit block with reduced self-heating |
| JP2003069029A (ja) * | 2001-08-27 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6645796B2 (en) | 2001-11-21 | 2003-11-11 | International Business Machines Corporation | Method and semiconductor structure for implementing reach through buried interconnect for silicon-on-insulator (SOI) devices |
| US6492244B1 (en) | 2001-11-21 | 2002-12-10 | International Business Machines Corporation | Method and semiconductor structure for implementing buried dual rail power distribution and integrated decoupling capacitance for silicon on insulator (SOI) devices |
| US6498057B1 (en) * | 2002-03-07 | 2002-12-24 | International Business Machines Corporation | Method for implementing SOI transistor source connections using buried dual rail distribution |
| US7052939B2 (en) | 2002-11-26 | 2006-05-30 | Freescale Semiconductor, Inc. | Structure to reduce signal cross-talk through semiconductor substrate for system on chip applications |
| KR100481868B1 (ko) * | 2002-11-26 | 2005-04-11 | 삼성전자주식회사 | 누설전류를 방지하는 소자 분리 구조를 갖는 변형된 에스오아이 기판 및 그 제조 방법 |
| KR100471153B1 (ko) * | 2002-11-27 | 2005-03-10 | 삼성전기주식회사 | Ｓｏｉ웨이퍼를 이용한 mems 디바이스의 제조 및 접지 방법 |
| JP2004207271A (ja) * | 2002-12-20 | 2004-07-22 | Nec Electronics Corp | Ｓｏｉ基板及び半導体集積回路装置 |
| US6867104B2 (en) * | 2002-12-28 | 2005-03-15 | Intel Corporation | Method to form a structure to decrease area capacitance within a buried insulator device |
| US7195961B2 (en) * | 2003-01-30 | 2007-03-27 | X-Fab Semiconductor Foundries, Ag | SOI structure comprising substrate contacts on both sides of the box, and method for the production of such a structure |
| US6964897B2 (en) * | 2003-06-09 | 2005-11-15 | International Business Machines Corporation | SOI trench capacitor cell incorporating a low-leakage floating body array transistor |
| JP2005116623A (ja) * | 2003-10-03 | 2005-04-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US6930040B2 (en) * | 2003-10-22 | 2005-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a contact on a silicon-on-insulator wafer |
| DE102004006002B3 (de) * | 2004-02-06 | 2005-10-06 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit |
| JP4565097B2 (ja) * | 2004-04-08 | 2010-10-20 | 独立行政法人産業技術総合研究所 | 二重ゲートｍｏｓトランジスタおよび二重ゲートｃｍｏｓトランジスタ、その製造方法 |
| US7091071B2 (en) * | 2005-01-03 | 2006-08-15 | Freescale Semiconductor, Inc. | Semiconductor fabrication process including recessed source/drain regions in an SOI wafer |
| US8664759B2 (en) * | 2005-06-22 | 2014-03-04 | Agere Systems Llc | Integrated circuit with heat conducting structures for localized thermal control |
| JP4967264B2 (ja) * | 2005-07-11 | 2012-07-04 | 株式会社日立製作所 | 半導体装置 |
| US7439127B2 (en) * | 2006-04-20 | 2008-10-21 | Advanced Micro Devices, Inc. | Method for fabricating a semiconductor component including a high capacitance per unit area capacitor |
| JP4241856B2 (ja) * | 2006-06-29 | 2009-03-18 | 三洋電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US7531407B2 (en) * | 2006-07-18 | 2009-05-12 | International Business Machines Corporation | Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same |
| US7791139B2 (en) | 2007-07-27 | 2010-09-07 | Infineon Technologies Austria Ag | Integrated circuit including a semiconductor assembly in thin-SOI technology |
| JP2008199045A (ja) * | 2008-03-19 | 2008-08-28 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2008199044A (ja) * | 2008-03-19 | 2008-08-28 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP2008258648A (ja) * | 2008-06-02 | 2008-10-23 | Nec Electronics Corp | 半導体集積回路装置 |
| US7701244B2 (en) * | 2008-07-29 | 2010-04-20 | International Business Machines Corporation | False connection for defeating microchip exploitation |
| US8172140B2 (en) * | 2008-07-29 | 2012-05-08 | International Business Machines Corporation | Doped implant monitoring for microchip tamper detection |
| US8332659B2 (en) * | 2008-07-29 | 2012-12-11 | International Business Machines Corporation | Signal quality monitoring to defeat microchip exploitation |
| US8214657B2 (en) * | 2008-07-29 | 2012-07-03 | International Business Machines Corporation | Resistance sensing for defeating microchip exploitation |
| US7884625B2 (en) * | 2008-07-29 | 2011-02-08 | International Business Machines Corporation | Capacitance structures for defeating microchip tampering |
| US9003559B2 (en) * | 2008-07-29 | 2015-04-07 | International Business Machines Corporation | Continuity check monitoring for microchip exploitation detection |
| US20100026337A1 (en) * | 2008-07-29 | 2010-02-04 | International Business Machines Corporation | Interdependent Microchip Functionality for Defeating Exploitation Attempts |
| US7952478B2 (en) * | 2008-07-29 | 2011-05-31 | International Business Machines Corporation | Capacitance-based microchip exploitation detection |
| US8080851B2 (en) * | 2008-08-29 | 2011-12-20 | International Business Machines Corporation | Deep trench electrostatic discharge (ESD) protect diode for silicon-on-insulator (SOI) devices |
| JP2010114380A (ja) * | 2008-11-10 | 2010-05-20 | Toshiba Corp | 半導体装置 |
| WO2010106707A1 (ja) * | 2009-03-16 | 2010-09-23 | シャープ株式会社 | 半導体装置、その製造方法及び表示装置 |
| US7807570B1 (en) | 2009-06-11 | 2010-10-05 | International Business Machines Corporation | Local metallization and use thereof in semiconductor devices |
| WO2011008894A2 (en) * | 2009-07-15 | 2011-01-20 | Io Semiconductor | Semiconductor-on-insulator with back side support layer |
| CN105097712A (zh) | 2009-07-15 | 2015-11-25 | 斯兰纳半导体美国股份有限公司 | 具有背侧散热的绝缘体上半导体 |
| TWI515878B (zh) | 2009-07-15 | 2016-01-01 | 西拉娜半導體美國股份有限公司 | 絕緣體上半導體結構、自絕緣體上半導體主動元件之通道去除無用積聚多數型載子之方法、及製造積體電路之方法 |
| US9496227B2 (en) | 2009-07-15 | 2016-11-15 | Qualcomm Incorporated | Semiconductor-on-insulator with back side support layer |
| US9466719B2 (en) | 2009-07-15 | 2016-10-11 | Qualcomm Incorporated | Semiconductor-on-insulator with back side strain topology |
| US8921168B2 (en) | 2009-07-15 | 2014-12-30 | Silanna Semiconductor U.S.A., Inc. | Thin integrated circuit chip-on-board assembly and method of making |
| US9390974B2 (en) | 2012-12-21 | 2016-07-12 | Qualcomm Incorporated | Back-to-back stacked integrated circuit assembly and method of making |
| CN102870175B (zh) | 2010-02-19 | 2014-06-04 | 王明亮 | 硅基功率电感 |
| US9461169B2 (en) * | 2010-05-28 | 2016-10-04 | Globalfoundries Inc. | Device and method for fabricating thin semiconductor channel and buried strain memorization layer |
| DE102011002877B4 (de) | 2011-01-19 | 2019-07-18 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zur Herstellung eines SOI-Halbleiterbauelements mit einer Substratdiode und einer Schichtdiode, die unter Anwendung einer gemeinsamen Wannenimplantationsmaske hergestellt sind |
| JP2012015538A (ja) * | 2011-08-29 | 2012-01-19 | Renesas Electronics Corp | 半導体装置 |
| US10529866B2 (en) * | 2012-05-30 | 2020-01-07 | X-Fab Semiconductor Foundries Gmbh | Semiconductor device |
| US9379202B2 (en) * | 2012-11-12 | 2016-06-28 | Nvidia Corporation | Decoupling capacitors for interposers |
| KR101976039B1 (ko) * | 2012-12-04 | 2019-08-28 | 삼성전자 주식회사 | 반도체 장치 |
| US9515181B2 (en) | 2014-08-06 | 2016-12-06 | Qualcomm Incorporated | Semiconductor device with self-aligned back side features |
| CN104733446B (zh) * | 2015-04-22 | 2017-12-26 | 杭州士兰集成电路有限公司 | 半导体电阻结构及其形成方法 |
| US9716036B2 (en) | 2015-06-08 | 2017-07-25 | Globalfoundries Inc. | Electronic device including moat power metallization in trench |
| US9837412B2 (en) | 2015-12-09 | 2017-12-05 | Peregrine Semiconductor Corporation | S-contact for SOI |
| KR102633136B1 (ko) * | 2019-01-10 | 2024-02-02 | 삼성전자주식회사 | 집적회로 칩과 이를 포함하는 집적회로 패키지 및 디스플레이 장치 |
| KR20200133630A (ko) | 2019-05-20 | 2020-11-30 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
| CN110767652B (zh) * | 2019-11-06 | 2022-02-18 | 中北大学 | 具有自散热功能的惠斯通电桥结构及制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0676815A1 (en) * | 1994-04-05 | 1995-10-11 | Kabushiki Kaisha Toshiba | Metal-oxide semiconductor device with a substrate contact structure |
| JPH1041511A (ja) * | 1996-07-19 | 1998-02-13 | Hitachi Ltd | Ｓｏｉウエハおよびそれを用いた半導体集積回路装置ならびにその製造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100441A (ja) * | 1981-12-10 | 1983-06-15 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6215852A (ja) * | 1985-07-15 | 1987-01-24 | Nec Corp | 半導体装置 |
| JPH0680799B2 (ja) * | 1985-11-18 | 1994-10-12 | 富士通株式会社 | 相補形ｍｏｓ集積回路 |
| KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
| US4889832A (en) * | 1987-12-23 | 1989-12-26 | Texas Instruments Incorporated | Method of fabricating an integrated circuit with metal interconnecting layers above and below active circuitry |
| US4982266A (en) * | 1987-12-23 | 1991-01-01 | Texas Instruments Incorporated | Integrated circuit with metal interconnecting layers above and below active circuitry |
| US4966864A (en) * | 1989-03-27 | 1990-10-30 | Motorola, Inc. | Contact structure and method |
| JPH02271657A (ja) * | 1989-04-13 | 1990-11-06 | Nec Corp | 能動層２層積層ｃｍｏｓインバータ |
| KR920008834A (ko) * | 1990-10-09 | 1992-05-28 | 아이자와 스스무 | 박막 반도체 장치 |
| KR930006732B1 (ko) * | 1991-05-08 | 1993-07-23 | 재단법인 한국전자통신연구소 | 전기적 특성을 갖는 구조물이 매립된 반도체기판 및 그 제조방법 |
| US5203957A (en) * | 1991-06-12 | 1993-04-20 | Taiwan Semiconductor Manufacturing Company | Contact sidewall tapering with argon sputtering |
| US5145802A (en) * | 1991-11-12 | 1992-09-08 | United Technologies Corporation | Method of making SOI circuit with buried connectors |
| JP3178052B2 (ja) * | 1991-12-13 | 2001-06-18 | ソニー株式会社 | 半導体装置とその製造方法 |
| US5382541A (en) * | 1992-08-26 | 1995-01-17 | Harris Corporation | Method for forming recessed oxide isolation containing deep and shallow trenches |
| US5300454A (en) * | 1992-11-24 | 1994-04-05 | Motorola, Inc. | Method for forming doped regions within a semiconductor substrate |
| US5548150A (en) * | 1993-03-10 | 1996-08-20 | Kabushiki Kaisha Toshiba | Field effect transistor |
| US5488012A (en) * | 1993-10-18 | 1996-01-30 | The Regents Of The University Of California | Silicon on insulator with active buried regions |
| JPH07135296A (ja) * | 1993-11-10 | 1995-05-23 | Nippondenso Co Ltd | 半導体集積回路装置 |
| US5479048A (en) * | 1994-02-04 | 1995-12-26 | Analog Devices, Inc. | Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level |
| JP3322492B2 (ja) * | 1994-11-28 | 2002-09-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5889306A (en) * | 1997-01-10 | 1999-03-30 | International Business Machines Corporation | Bulk silicon voltage plane for SOI applications |
| US5923067A (en) * | 1997-04-04 | 1999-07-13 | International Business Machines Corporation | 3-D CMOS-on-SOI ESD structure and method |
| JP3111948B2 (ja) * | 1997-10-31 | 2000-11-27 | 日本電気株式会社 | 半導体集積回路 |
-
1998
- 1998-03-27 US US09/049,488 patent/US6121659A/en not_active Expired - Lifetime
-
1999
- 1999-02-08 TW TW088101862A patent/TW452887B/zh not_active IP Right Cessation
- 1999-02-13 KR KR1019990005258A patent/KR100331523B1/ko not_active IP Right Cessation
- 1999-03-08 SG SG1999001073A patent/SG71198A1/en unknown
- 1999-03-17 CN CNB991041119A patent/CN100379003C/zh not_active Expired - Lifetime
- 1999-03-23 JP JP11077904A patent/JPH11330489A/ja active Pending
- 1999-03-25 EP EP99302313A patent/EP0948054A3/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0676815A1 (en) * | 1994-04-05 | 1995-10-11 | Kabushiki Kaisha Toshiba | Metal-oxide semiconductor device with a substrate contact structure |
| JPH1041511A (ja) * | 1996-07-19 | 1998-02-13 | Hitachi Ltd | Ｓｏｉウエハおよびそれを用いた半導体集積回路装置ならびにその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104916622A (zh) * | 2010-02-16 | 2015-09-16 | 意法半导体股份有限公司 | 半导体材料的主体和用于制造半导体材料的主体的方法 |
| US10775426B2 (en) | 2010-02-16 | 2020-09-15 | Stmicroelectronics S.R.L. | System and method for electrical testing of through silicon vias (TSVs) |
Also Published As
| Publication number | Publication date |
|---|---|
| TW452887B (en) | 2001-09-01 |
| EP0948054A2 (en) | 1999-10-06 |
| JPH11330489A (ja) | 1999-11-30 |
| KR19990077435A (ko) | 1999-10-25 |
| KR100331523B1 (ko) | 2002-04-06 |
| US6121659A (en) | 2000-09-19 |
| CN1230788A (zh) | 1999-10-06 |
| EP0948054A3 (en) | 2003-08-27 |
| SG71198A1 (en) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100379003C (zh) | 半导体电路 | |
| US5889306A (en) | Bulk silicon voltage plane for SOI applications | |
| EP0283964B1 (en) | Dynamic random access memory device having a plurality of improved one-transistor type memory cells | |
| CN101512764B (zh) | Soi装置及其制造方法 | |
| CN101026157B (zh) | 半导体器件及其制作方法 | |
| US6410962B2 (en) | Structure for SOI wafers to avoid electrostatic discharge | |
| US6222214B1 (en) | Plug structure and process for forming stacked contacts and metal contacts on static random access memory thin film transistors | |
| US20050212018A1 (en) | Conductive lines buried in insulating areas | |
| US5557135A (en) | Semiconductor device with field shield isolation structure and a method of manufacturing the same | |
| CN101257029A (zh) | 混合衬底上的抗闭锁半导体结构及其制造方法 | |
| JPH0795587B2 (ja) | 半導体メモリセル及びその製造方法 | |
| TW201112389A (en) | Charging protection device | |
| US20020079537A1 (en) | Semiconductor on insulator device architecture and method of construction | |
| JP3582890B2 (ja) | 半導体装置 | |
| CN102428556A (zh) | 具有用于所有阱间和阱内隔离的深沟槽隔离区并且具有到达相邻装置扩散区和下面的浮置阱区之间的结的共享接触的集成电路装置 | |
| WO1992002958A1 (en) | Trench conductors and crossover architecture | |
| JPH0740593B2 (ja) | Ｄｒａｍセルおよびその製作方法 | |
| CN1090383C (zh) | 半导体器件及其制造方法 | |
| US5747867A (en) | Integrated circuit structure with interconnect formed along walls of silicon island | |
| TWI323023B (en) | Soi sram product with reduced floating body effect and the method thereof | |
| IE53914B1 (en) | Semiconductor device and method of manufacturing the same | |
| CN103219337A (zh) | 半导体装置和用于制造半导体装置的方法 | |
| CN103066079A (zh) | 半导体器件间隔离结构及其形成方法 | |
| US20060157731A1 (en) | Method of providing a CMOS output stage utilizing a buried power buss | |
| US10692920B2 (en) | Integrated circuits with image sensors and methods for producing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080402 |
|
| CX01 | Expiry of patent term |