CN100378998C - 存储元件及使用该存储元件的储存装置 - Google Patents

Abstract

公开了一种存储元件，其可以容易地进行信息的记录和读出并且能够以相对简单的制造方法容易地进行制造，以及一种使用该存储元件的储存装置。存储元件(10)包括第一电极(2)、第二电极(5)和位于所述第一和第二电极(2，5)之间的非结晶薄膜(4)。至少电极(5)包含银或铜，且非结晶薄膜(4)由锗和从硫、硒、碲和锑中选择的至少一种元素组成。一种储存装置包括许多此类存储元件(10)和连接到各存储元件(10)的第一和第二电极(2，5)的布线。

Description

存储元件及使用该存储元件的储存装置

技术领域

本发明涉及一种存储元件，其中记录有信息，并且涉及一种使用该存储元件的储存装置。

背景技术

在如计算机的信息设备中，高速运行和高密度DRAM被广泛用于随机访问存储器。

但是，由于DRAM的制造工艺太复杂，与用于电气设备的常规逻辑电路LSI和单处理器相比，其生产成本过高。

同样，DRAM是一种易失存储器，当电力供应中断时信息就会消失，并且需要经常地刷新操作，也就是读入信息被读出并且被再次放大并再次被读取的操作。

因此，例如，提出了FeRAM(铁磁随机访问存储器)和MRAM(磁性随机访问存储器)及其它种类作为非易失存储器，即当切断电力供应信息不会消失。

在这些存储器的情况下，在没有电力下可将读入信息保持很长时间。

同样，在这些存储器的情况下，由于是非易失存储器，不需要进行刷新操作，并且可确定能耗可以得到很大程度地降低。

但是，对于上述非易失存储器，在与构成各存储元的存储元件的小型化相一致的情况下，难以确保作为存储元件的特性。

因此，将元件缩小到设计规程的限制和制造工艺的限制是非常困难的。

从而，提出一种新型存储元件，其作为具有适合于所述缩小的结构的存储器。

该存储元件具有这样一种结构，其中包含某一金属的离子导体保持在两电极之间。

此外，通过使两个电极中的任意一个包含所述离子导体中的金属，当在两个电极之间施加一个电压的情况下，在所述电极中包含的金属以离子形式扩散至所述离子导体中，从而诸如离子导体的电阻或电容的特性发生变化。

通过利用这些特性就能够构成一个储存装置，例如，参见后面的专利文献1和非专利文献1。

特别地，离子导体，其包括硫族化物和金属的固溶体，更特别地，其包括溶于AsS、GeS或GeSe中的银、铜或锌的材料，并且两个电极中的任一电极中包括银、铜或锌(参考后面的专利文献1)。

而且，作为该存储元件的制造方法，而提出了一种方法，其中在衬底上积累由硫族化物构成的离子导体，然后，在所述离子导体上累积包含金属的电极，并且，然后在该处通过照射具有高于离子导体光学间隙能量的光线或者通过施加热量而将金属扩散到离子导体中，形成包含金属的离子导体。

而且，提出了使用结晶氧化材料的各种非易失存储器，并且例如，在具有这样一种结构的器件中，该结构中在SrZrO₃或铂的下电极和金或铂的上电极之间保持着掺杂铬的SrZrO₃结晶材料，公开了一种存储器，通过施加不同极性的电压，电阻可逆地变化(参见后面的非专利文献1)。

但是，诸如原理的细节没有得以澄清。

专利文献1：PCT国际专利申请NO.2002-536840的日文译本。

非专利文献1：Nikkei Electronics，No.2003.1.20，第102页。

非专利文献2：A.Beck.et.Al，Appl.Phys.Lett.，77，(2000)，第139页。

但是，在上述结构的存储元件中，离子导体包括硫族化物和金属的固溶体，并且一种金属，即金、铜或锌，例如被提前溶解，使得需要更多的通过金属离子的扩散进行记录所要求的电流。

同样，在记录前后的电阻值的变化比较小。

因此，当读取记录的信息时，识别信息的内容变得很困难。

此外，使金属扩散至离子导体中并且通过照射具有比所述离子导体的能量更多的光或通过加热使金属溶解在其中的制造方法的使用使得制造工艺更复杂。

同样，上述存储元件，其具有在上电极或下电极中的任意一个中包含金属银或铜并且锗-硫或锗-硒非结晶硫属化物材料被保持在这些电极之间的结构，这样的存储元件具有一个问题，即由于温度的上升在硫属化物薄膜中导致结晶，根据所述结晶该材料的特性发生变化，并且原来在高电阻条件下保持数据的部分在高温环境下时或在长期保存或其它的条件下变化为低电阻的条件。

当结晶材料用作在所述上电极和下电极之间的记录材料时，与采用非结晶材料相比有一些问题，并且很难以低成本进行大批量生产。

首先，为了生长结晶，基础材料受到限制，并且例如产生对使用单晶材料的需求。

同样，例如为获得极好的结晶质量，必须进行700摄氏度的高温处理。

而且，为获得高性能结晶需要涂层厚度为例如50nm或更厚，并且由所述微型处理时的纵横比的观点来看，产生对于尺寸小于例如50nm的微型处理中的问题。

还有，由于改进特性的附加材料需要不会导致诸如与晶格常数不匹配和其它的问题，所述元素被限制在特殊的元素组，从而难以获得所需特性。

为了解决上述问题，本发明提供一种存储元件，其中可容易地读取和写入信息并且通过相对简单的制造方法能够容易地制造，以及一种使用这种存储元件的储存装置。

此外，本发明提供一种存储元件，其中可容易地读取和写入信息并且其中在高温环境下或长期保存的时间内可稳定地保持所记录的内容，并且通过相对简单的制造方法能够容易地制造；以及一种使用这种存储元件的储存装置。

发明内容

根据本发明的存储元件具有非结晶薄膜，该非结晶薄膜位于第一电极和第二电极之间且不包含银或铜元素，其中第一和第二电极中的至少一个电极包含银或铜并且该非结晶薄膜由锗和从硫、硒、碲和锑中选择的至少一种元素组成，并且包含银或铜的电极与一电极层连接，该电极层包括一种元素，在离子化时该元素的化合价大于包含在所述电极中的银或铜的化合价。

根据本发明的储存装置，其包括：存储元件，该存储元件具有非结晶薄膜，该非结晶薄膜位于第一电极和第二电极之间且不包含银或铜元素，其中第一和第二电极中的至少一个电极包含银或铜并且该非结晶薄膜由锗和从硫、硒、碲和锑中选择的至少一种元素组成，并且包含银或铜的电极与一电极层连接，该电极层包括一种元素，在离子化时该元素的化合价大于包含在所述电极中的银或铜的化合价；连接到所述第一电极侧的布线；以及连接到所述第二电极侧的布线；其中所述存储元件被大量布置。

根据上述本发明的存储元件的结构，由于非结晶薄膜位于第一电极和第二电极之间，所述第一和第二电极中的至少一个电极包含银或铜，并且该非结晶薄膜由锗和从硫、硒、碲和锑中选择的至少一种元素组成，从而通过使用将包含在所述电极的银或铜以离子形式扩散至该非结晶薄膜中来存储信息。

特别地，当向包含银或铜的电极之一施加正电压并且此后正电压被施加到一个元件上时，包含于该电极中的银或铜以离子形式扩散至所述非结晶薄膜中并且与所述非结晶薄膜内的另一电极部分的电子结合而被析出，使得所述非结晶薄膜的电阻变低并且也使所述元素的电阻变低，从而信息可以被存储。而且，在该条件下，当向包含银或铜的电极之一施加负电压并且此后负电压被施加到一个元件上时，在另一电极侧中析出的银或铜被离子化并且返回到所述电极之一，使得所述非结晶薄膜的电阻恢复到初始高阻状态并且所述元素的电阻也变高，从而所记录的信息可被擦除。

此外，通过构造所述非结晶薄膜使其在记录之前不包含变成离子的银或铜，可以使记录要求的电流很小，并且电阻的变化可得以放大。此外，也可以缩短记录所要求的时间。

根据上述本发明的储存装置的结构，由于包括根据本发明的上述存储元件，连接在第一电极侧的布线和连接到第二电极侧的布线，并且大量的所述存储元件被布置，所以通过电流流经所述布线进入所述存储元件可进行信息的记录和擦除。

根据本发明的另一存储元件具有位于第一电极和第二电极之间且不包含银或铜元素的非结晶薄膜，其中所述第一和第二电极中至少一个电极包含银或铜，并且所述非结晶薄膜由氧化物形成。

根据本发明的另一储存装置包括：存储元件，其具有位于第一电极和第二电极之间且不包含银或铜元素的非结晶薄膜，所述第一和第二电极中至少一个电极包含银或铜，并且非结晶薄膜由氧化物形成；连接在第一电极侧的布线和连接到第二电极侧的布线，其中大量的存储元件被布置。

根据上述本发明的另一存储元件的结构，由于非结晶薄膜被保持在第一电极和第二电极之间，所述第一和第二电极中的至少一个电极包含银或铜，并且非结晶薄膜由氧化物形成，因此类似本发明的存储元件的上述结构，通过使用包含在所述电极的银或铜以离子形式扩散至所述非结晶薄膜中而存储信息。

根据上述本发明的另一储存装置的结构，由于包括上述本发明的另一存储元件，连接在第一电极侧的布线和连接到第二电极侧的布线，并且大量的存储元件被布置，从而通过电流流经所述布线进入所述存储元件可进行信息的记录和擦除。

根据上述本发明，向存储元件进行记录所需电流可以得到降低，并且记录前后电阻的变化也可得以放大。

因此，可以减少在一个元件内记录信息的能耗，并且也可以容易地进行信息的读出。

此外，可以缩短记录所需时间。

而且，由于使用元件内电阻的变化特别是非结晶薄膜内的电阻的变化来进行信息的记录，因此具有以下优点，即当元件被微型化时，记录信息和储存所记录的信息变得更容易。

因此，根据本发明，在储存装置中记录信息和该信息的读取可容易地进行，能耗被减少，并且能够构造成高速下运行。同样，可以获得储存装置的集成化(朝着高密度)和小型化。

此外，可以使用用于制造常规MOS逻辑电路的制造工艺的材料和制造方法来制造根据本发明的存储元件，并且因此可以不需要特殊工艺，例如高温处理和光照射等。

换句话说，可以用相对简单的方法制造存储元件。

因此，根据本发明，可以用低成本制造存储元件和储存装置，并且提供低廉的储存装置。同样可以提高储存装置的产量。

由此，可以降低在元件上记录信息的能耗，并且也可以容易地进行该信息的读出。

而且，可以缩短记录所需时间。

而且，由于使用元件内电阻的变化特别是非结晶薄膜内的电阻的变化来进行信息记录，因此具有以下优点，即当元件被微型化时，记录信息和储存所记录的信息变得更容易。

此外，根据上述本发明的另一存储元件和另一储存装置，由于高电阻的稳定条件，即当在高温环境或在长期保存时间的条件下仍能够保持所记录的数据，因此增强了可靠性。

因此，根据本发明的另一存储元件和另一储存装置，可以获得一种储存装置，其中可以容易地进行信息记录和读出，可以降低能耗，可以进行高速运行，并且确保抗热的高可靠性。而且，可以获得储存装置的集成化(朝着高密度)和小型化。

因此，根据本发明的另一存储元件和另一储存装置，可以用低成本制造抗热的稳定存储元件和储存装置，并且提供低廉的储存装置。同样可以提高储存装置的产量。

附图说明

图1为根据本发明存储元件的一个实施例的结构(垂直截面)示意图；

图2A是示出图1的存储元件样品的I-V特性的测量结果的曲线图；

图2B是示出在非结晶薄膜中加入银的样品的I-V特性的测量结果的曲线图；

图3A和3B是示出在非结晶薄膜中加入银的样品的I-V特性的测量结果的曲线图；

图4A和4B是示出其中在非结晶薄膜中锗含量变化的样品的I-V特性的测量结果的曲线图；

图5A和5B是示出其中在非结晶薄膜中锗含量变化的样品的I-V特性的测量结果的曲线图；

图6是示出其中使用钨作为下电极和电极层的样品的I-V特性的测量结果的曲线图；

图7是示出其中在非结晶薄膜为银膜的样品的I-V特性的测量结果的曲线图；

图8A和8B是示出其中在非结晶薄膜中加入钆的样品的I-V特性的测量结果的曲线图；

图9A到9C是示出其中在非结晶薄膜中加入硅的样品的I-V特性的测量结果的曲线图；

图10A和10B是示出其中非结晶薄膜的GeSbTe薄膜的涂层厚度变化的样品的I-V特性的测量结果的曲线图；

图11A和11B是示出其中非结晶薄膜的GeSbTe薄膜的涂层厚度变化的样品的I-V特性的测量结果的曲线图；

图12是示出图1的存储元件样品的I-V特性的测量结果的曲线图；

图13A到13C是示出其中使用氧化锗作为非结晶薄膜的样品的I-V特性的测量结果的曲线图；以及

图14A和14B是示出其中使用氧化硅作为非结晶薄膜的样品的I-V特性的测量结果的曲线图。

具体实施方式

图1示出根据本发明存储元件的一个实施例的结构(垂直截面)示意图。

存储元件10包括：在具有高导电性的衬底上，例如在高浓度掺杂P型掺杂物的(P⁺⁺)硅衬底上形成的下电极2，以及包括非结晶层4、上电极5、电极层6和导电层7的多层涂覆层，该多层涂覆层通过下电极2上的绝缘层3中形成的开口与下电极2连接。

例如，TiW、钛和钨可用作下电极2。

例如，在使用TiW为下电极2的情况下，所述涂层厚度可设定在例如20nm到100nm的范围。

例如，经硬化处理的光致抗蚀剂；通常用作半导体器件的SiO₂和Si₃N₄；其它材料，例如SiON、SiOF、Al₂O₃、Ta₂O₅、HfO₂、ZrO₂等无机材料；以及氟基有机材料和芳香基有机材料可以用作绝缘层3。

非结晶薄膜4由锗和从硫、硒、碲和锑中选择的至少一种元素组成。其中硫、硒和碲属于硫属。

例如，可以使用GeSbTe、GeTe、GeSe、GeS、GeSbSe、GeSbS等。这些材料对于银或铜具有相同的电特性和化学特性。

此外，例如，如果需要的话，非结晶薄膜4可以包括Si(硅)和其它元素，如钆等稀土元素、As、Bi等。

例如当使用GeSbTe为非结晶薄膜4的情况下，所述涂层厚度可以设定为例如10nm到50nm。

上电极5包括银或铜。

上电极5可以由使用涂层构成，该涂层包括具有例如被加入到所述非结晶4的成分中的银或铜的涂层、银涂层、银合金涂层、铜涂层、铜合金涂层等。

例如，在使用GeSbTeAg作为上电极5的情况下，所述涂层厚度可设定为例如10nm到30nm的范围。此外，例如在使用银的情况下，所述涂层厚度可被设定为例如3nm到20nm的范围。

在不包含上电极5中所包含的银或铜的材料被用于形成与所述上电极5连接的电极层6。

此外，所述电极层6通过使用一种元素(例如钛和钨等用于下电极2的元素)构成，该元素中当其变成离子时其化合价大于在所述上电极5中包括的银或铜。

例如，用作下电极2的TiW、钛、钨等也可以被用作电极层6。

在使用TiW为电极层6的情况下，所述涂层的厚度可以被设定为例如20nm到100nm。

导电层7连接布线层(未示出)，并且电极层6可较佳地为低接触电阻。

当TiW被用作所述电极层6时，例如，考虑使用AlSi为所述导电层7。

在使用AlSi为所述导电层7的情况下，所述涂层厚度可以被设定为例如100nm到200nm的范围。

要注意的是，所述导电层7的结构也起到连接所述存储元件10的布线层的作用，并且也可以使用直接连接到所述电极层6的所述布线层。

使本发明一个实施例的存储元件10运行如下，并且可以存储信息。

首先，在包含银或铜的上电极5上施加正电势(+电势)，并且向存储元件10施加正电压，从而上电极5侧变成正的。如此，银或铜从所述上电极5变成离子化；扩散至所述非结晶薄膜4中；与下电极2侧上的电子结合，并且被析出。

然后，所述非结晶薄膜4内的银或铜增加并且所述非结晶薄膜的电阻变低。由于起初其它层的电阻低于所述非结晶薄膜4，因此所述存储元件10的总电阻可以通过降低所述非结晶薄膜4的电阻而得以降低。

随后，去除正电压，并且当防止电压施加到所述存储元件10时，保持电阻值变成低的条件。因此记录信息变得可能。

另一方面，当擦除所记录的信息时，在包含银或铜的上电极5上施加负电势(-电势)，并且给存储元件10施加来负电压，从而上电极5侧变成负的。如此，已经在下电极2侧析出的银或铜变成离子化；移入所述非结晶薄膜4内；并且在所述上电极5侧恢复为初始状态。

然后，所述非结晶薄膜4中的银或铜减少并且所述非结晶薄膜4中的电阻变高。由于起初其它层的电阻低于所述非结晶薄膜4，因此所述存储元件10的总电阻可以通过升高所述非结晶薄膜4的电阻而得以升高。

随后，去除负电压，并且当施加到所述存储元件10上的电压被去除时，维持高电阻的条件。因此，擦除所述信息变得可能。

对于所述存储元件10，通过重复这样的过程，可充分进行所记录信息的记录(写入)和擦除。

而且，例如，当分别使得高电阻状态对应于信息“0”并且低电阻状态对应于信息“1”时，通过施加正电压在信息记录过程中“0”可以变化为“1”且通过施加负电压在信息记录过程中“1”可以变化为“0”。

要注意，在上述信息记录和擦除过程中所述非结晶薄膜保持非结晶(无结晶)状态，并且相变决不会导致结晶。

换句话说，信息的记录和擦除是在所述非结晶薄膜4中不发生相变的电压条件下进行的。

根据上述实施例的存储元件10的结构，非结晶薄膜4由锗和从硫、硒、碲和锑中选择的至少一种元素组成，并且上电极5包括银或铜，从而通过使得银或铜以离子形式从上电极5扩散并且移入非结晶薄膜4中来记录信息。

然后，由于使用存储元件10的电阻的变化，特别是使用非结晶薄膜4的电阻变化来进行信息的记录，当所述存储元件10被微型化时，就可容易地进行信息的记录并保持所记录的信息。

而且，因为非结晶薄膜4不包含变为离子的银或铜，在记录信息前的条件和在所述信息被擦除的条件下，银或铜聚集在上电极5和所述非结晶薄膜4之间的界面周围，并且由于银或铜几乎不能扩散至所述非结晶薄膜4内部，所述非结晶薄膜4内的电阻可以维持在高阻状态。

因此，在记录信息前的条件和在所述信息被擦除的条件下，可以使非结晶薄膜4的电阻值高，并且与信息被记录状态下的低电阻值相比可扩大电阻值的变化。

因此，读出和识别所记录的信息变得容易。

还有，记录需要的电流可以变小。这是考虑到银或铜在非结晶薄膜4内不会过量存在，从而银或铜的离子运动平滑地进行。由于记录所需要的电流变很小则可以降低能耗。

还有，记录所需时间也可以被缩短。

此外，根据上述实施例的存储元件10的结构，各下电极2、非结晶薄膜4、上电极5、电极层6和导电层7可以由能够被溅镀的材料组成。可以通过使用包括适于各层的材料的成分的靶(target)来进行溅镀。

因此，诸如在高温下的热处理和光学照射的特殊工艺(使金属从电极扩散的工艺)并不是必须的。

此外，可以通过在同一溅镀设备上换靶连续地形成所述涂层。

特别地，可以通过在常规MOS逻辑电路制造工艺中使用的材料及制造方法(例如通过溅镀电极材料形成涂层，诸如等离子或RIE蚀刻等的常规蚀刻工艺)来制造存储元件。

因此，可通过相对简单的方法来简便地制造存储元件10。

例如，图1的存储元件10可以用下述方法制造。

首先，在具有高导电性的衬底上，例如在高浓度P型掺杂物掺杂的硅衬底上积累例如TiW涂层的下电极2，。

接下来，形成绝缘薄膜3以覆盖所述下电极2，随后，在所述下电极2上的绝缘薄膜3中形成开口。

然后，蚀刻所述下电极2表面上的氧化表面，并且去掉薄的氧化层以获得良好的导电表面。

接着，通过例如磁控管溅镀设备制造例如GeSbTe涂层的非结晶薄膜4。

然后，通过例如磁控管溅镀设备制造例如GeSbTeAg涂层或银涂层的上电极5。

接着，通过例如磁控管溅镀设备制造例如TiW涂层的电极层6并且制造例如AlSi涂层或铜涂层的导电层7。

并且可以通过使用维持在相同真空状态下相同磁控管溅镀设备，并且通过更换溅镀靶连续地用所选择的各种材料形成非结晶薄膜4、上电极5、电极层6和导电层7。

接着，通过例如等离子蚀刻等对非结晶薄膜4、上电极5、电极层6和导电层7构成图案。也可以通过并非等离子蚀刻的例如离子研磨(ion milling)和RIE(反应离子蚀刻(reactive ion etching))等蚀刻方法构成图案。

如上所述，可以制造图1所示的存储元件10。

要注意的是，在上述实施例的存储元件10中，虽然上电极5构成为包含银或铜并且下电极构成为不包含银或铜，但是仅下电极2中包含银或铜或者上电极和下电极中同时都包含银或铜的结构也可以使用。

当采用下电极中包含银或铜的结构时，希望在所述下电极和衬底之间设置等同于图1的电极层6(包括当被离子化时的化合价大于银或铜的元素)的电极层。

可以通过布置大量的上述实施例的矩阵状存储元件10来构成储存装置(记忆装置)。

为各存储元件10设置连接下电极2侧的布线和连接上电极5侧的布线，并且例如各存储元件10被布置在这些布线的交叉点的周围。

此外，特别地，例如在列方向上相对于存储单元公共地形成下电极2；在行方向上相对于存储单元公共地形成连接导电层7的布线；通过选择所述下电极2并向布线施加电势，将被记录的存储元被选择；并且可通过流过该存储元的存储元件10的电流进行信息记录和所记录信息的擦除。

对于上述实施例的存储元件10，可以容易地进行信息记录和信息读取，可降低能耗并且缩短记录时间。因此，当使用所述存储元件10构成储存装置时，可以容易地进行信息记录和信息读取；可以降低整个储存装置的能耗；并且获得高速运行。

此外，当被小型化时，利用所述实施例的存储元件10，可以容易地进行信息记录和所记录信息的读取，使得能够获得储存装置的集成化(朝向高密度)和小型化。

而且，由于上述实施例的存储元件10可以通过简单的方法容易地制造，可以减少储存装置的制造成本并且可以提高制造产量。

[实际示例]

接下来，上述实施例的存储元件10被实际制造，并且对其特性进行研究。

<实验1>

首先，在具有高导电性的衬底上，例如在以高浓度的P型掺杂物掺杂的硅衬底上通过溅镀积累作为下电极2的厚度为100nm的TiW涂层。

接下来，形成光致抗蚀剂以覆盖所述下电极2，并且此后，通过照相平版印刷进行曝光并显像以在下电极2上的光致抗蚀剂中形成开口(通孔)。所述开口(通孔)的尺寸纵向长度为2μm和横行长度为2μm。

随后，在真空下以270摄氏度进行退火，使光致抗蚀剂成为绝缘薄膜3的硬化保护层，其对于温度、蚀刻等是稳定的。要注意，硬化保护层被用于所述绝缘薄膜3，因为其对本实验不困难，并且因此在制造该产品时也可以考虑使用其它材料(氧化硅涂层等)作为绝缘薄膜3。

接着，通过对由通孔暴露的下电极2的表面进行蚀刻，并且去除薄的氧化层以获得良好的导电表面。

接着，通过磁控管溅镀装置形成涂层厚度为25nm的GeSbTe涂层作为非结晶薄膜4。所述GeSbTe的成分为Ge₂₂Sb₂₂Te₅₆(所添加的数字为原子量百分比)。

此外，通过保持相同真空状态的相同磁控管溅镀装置形成涂层厚度为25nm的GeSbTeAg涂层作为上电极5。所述涂层GeSbTeAg的成分为(Ge₂₂Sb₂₂Te₅₆)₄₁Ag₅₉(所添加的数字为原子量百分比)。

而且，通过保持相同真空状态的相同磁控管溅镀装置形成涂层厚度为100nm的TiW涂层作为电极层6，然后形成涂层厚度为100nm的AlSi涂层作为导电层7。所述TiW涂层和AlSi涂层的成分分别为Ti₅₀W₅₀和Al₉₇Si₃(所添加的数字为原子量百分比)。

接下来，通过使用等离子蚀刻装置的照相平版印刷，在由硬化保护层制成的绝缘薄膜3上积累的非结晶薄膜4、上电极5、电极层6和导电层7中的各层上进行尺寸为50μm×50μm构图。

如上所述，制造了图1所示结构的存储元件10，并且其为所述存储元件10的样品1。

对于所述存储元件10的样品1，在上电极5侧的导体层7上施加正电势(+电势)，并且地电势(接地电势)与衬底1的后侧连接。

然后，施加到所述导体层7的正电势从0V开始增加，并且测量电流的变化。但是，限流器被设定为当电流达到0.5mA时开始工作，从而施加到导体层7上的正电势，即施加在元件10上的电压不会再增加超过该值。

而且，从电流达到0.5mA使限流器工作开始，施加在导体层7上的电势降低到0V，并且测量电流的变化。

图2A示出了所获得的I-V特征曲线。

在图2A中，应该理解，在初始状态电阻较高并且存储元件10位于关闭状态，并且电流随着电压超过阈值电压Vth而迅速增加；换句话说，电阻变低而进入开启状态。应该明白信息是通过这样的操作被记录的。

在另一方面，此后，通过降低电压，电流也降低；虽然电流的降低量较大并且电阻逐步地增加，但是最终达到的阻值足够低于初始状态的阻值，并且保持开启状态，应该明白所记录的信息被保持。

在该样品1的情况中，在关闭状态下电压V＝0.1V时阻值大致为2MΩ，而在开启状态下大致为1KΩ。

并且，虽然未显示于图2A的特征图中，但是相反极性的电压，即负电势(-电势)被施加到上电极5侧的导体层7，并且衬底1的后侧与地电势(接地电势)连接，且在导体层7上施加V＝-1V的负电势，此后，通过将导体层7的电势设定至0V，可以确定电阻回复到初始状态的高电阻。换句话说，应该明白通过施加负电压在存储元件10中记录的信息可以被擦除。

<实验2>

在非结晶薄膜4的GeSbTe中加入银，并且对其特性进行研究。

首先，形成GeSbTeAg涂层作为非结晶薄膜4，其组成为(Ge₂₂Sb₂₂Te₅₆)₈₁Ag₁₉(所添加的数字为原子量百分比，下文中与此相同)，并且其它与样品1相同，将一存储元件制成样品2。

接下来，形成GeSbTeAg涂层作为非结晶薄膜4，其组成为(Ge₂₂Sb₂₂Te₅₆)₇₀Ag₃₀，并且其它与样品1相同，并将一存储元件制成样品3。

接下来，形成GeSbTeAg涂层作为非结晶薄膜4，其组成为(Ge₂₂Sb₂₂Te₅₆)₅₈Ag₄₂，并且其它与样品1相同，并将一存储元件制成样品4。

测量这些样品2到4中存储元件的I-V特性。图2B示出样品2的测量结果示，图3A示出样品3的测量结果，图3B示出样品4的测量结果。

如图2B、3A、3B所示，当电压对应于银Ag的含量的增加而增加时，阈值电压Vth也变高，并且应该明白，在其超过阈值电压Vth后，I-V的斜率dI/dV，即电阻的变化率变得平缓。

如果电阻变化的机理为，例如依据负电极侧的运动，在上电极5中包含的银离子的电场中形成具有低电阻和局部高银浓度的窄电流通路，可以认为，通过向GeSbTe中加入银，形成电流通路的电压稍微升高并且电流通路的形成速度变慢或者形成许多电流通路的电压的弥散变高。

同样，对于图3A和3B，即样品3和样品4，在限流器被设定为0.5mA的情况下，当电压返回到0V时电阻也恢复，并且导致记录不能被保持的结果，从而显示了限流器的值设定为1mA的结果和测量的结果。

此外，虽然在图2A的样品1中记录前后的电阻变化率为400倍，分别地，图2B的样品2中为80倍，图3A的样品3和图3B的样品4中为7倍。

换句话说，虽然当在记录时施加大于阈值电压的电压时各样品具有相对较低的电阻，但是应该明白，使电阻的变化率降低的原因是根据施加的电压的下降使得电阻的增加率再次变大。

特别地，当假定银的含量增加时保持被记录的开启状态变得困难。

出于上述结果，使非结晶薄膜4的GeSbTe的提前包含银的引起记录电压和记录电流的增加，并且通过如此，会发生记录电压的弥散或记录速度的下降的问题，而且也发现了电阻变化量速率下降的问题，即当开始读取时信号水平的下降，并且所记录数据的保存特性变差。

因此，希望将存储元件10制造成非结晶薄膜4不包含银或铜，而上电极5中包含的银或铜。

<实验3>

接下来，改变非结晶薄膜4的GeSbTe涂层的锗含量并对其特性进行研究。

首先，形成厚度为100nm的钛涂层代替TiW涂层作为下电极2和电极层6，并且其它与样品1相同，并将一存储元件10制成样品5。

接下来，形成一GeSbTe涂层作为非结晶薄膜4，其组成为Ge₃₁Sb₁₉Te₅₀(所添加的数字为原子量百分比，下文中与此相同)，并且其它与样品1相同，并将一存储元件10制成样品6。

接下来，形成一GeSbTe涂层作为非结晶薄膜4，其组成为Ge₃₈Sb₁₇Te₄₅，并且其它与样品1相同，并将一存储元件10制成样品7。

接下来，形成一GeSbTe涂层作为非结晶薄膜4，其组成为Ge₄₉Sb₁₇Te₃₇，并且其它与样品1相同，并将一存储元件10制成样品8。

测量这些样品5到8中存储元件的I-V特性。图4A示出样品5的测量结果示，图4B示出样品6的测量结果，图5A示出样品7的测量结果，图5B示出样品8的测量结果。

如图4A和5B所示，可以确定在这些宽的锗成分范围内能够适当地进行记录和记录的保存。

并且，由图5A和5B应该明白如果锗的含量增加，当施加超过阈值的电压时，所述dI/dV变得平缓。当锗含量增加时，存储元件具有抗热的稳定性增加的优点，虽然就存储器特性来看，锗含量越小记录就会越容易。因此，锗的含量应该根据要求的特性进行控制。

<实验4>

接下来，改变下电极2和电极层6的材料，并对其特性进行研宄。

形成涂层厚度为100nm的钨涂层代替TiW涂层作为下电极2和电极层6，并且其它与样品1相同，并将一存储元件10制成样品9。

测量样品9中存储元件的I-V特性。图6中示出了测量结果。

根据图6，应该明白获得与图2A和其它图相同的良好I-V特性，并且可以容易地进行记录。

此外，当分别将所述下电极2和电极层6变为组成是非Ti₅₀W₅₀的TiW涂层、Ti/TiW的多层涂层、TiW/Ti的多层涂层、TiW/W的多层涂层及W/TiW的多层涂层时制造所述样品并且进行测量时，获得与图1及其它图相同的良好I-V特性。

此外，当所述导体层7变化为铜涂层且以相同方式制造样品且进行测量时，获得与图1相同的良好I-V特性。

<实验5>

接下来，用银涂层代替GeSbTeAg涂层作为含银的上电极5，并对其特性进行研究。

形成涂层厚度为6nm的银涂层代替GeSbTeAg涂层作为上电极5，其它与样品1相同，并将一存储元件制成样品10。

测量样品10的存储元件的I-V特性，图7中示出了测量结果。

在图7中，与图2A和其它图相同，应该明白获得了良好I-V特性并且可容易地进行记录。特别地，应该明白记录时的dI/dV与图2A的相比极为陡峭。

然后，当考虑图7的结果和图2A到3B的结果时，应该明白记录时的dI/dV随着上电极5中包含的银或铜的浓度和非结晶薄膜4中包含的铜或银的浓度之间的差变得越大而越陡峭，并且可以获得良好记录特性。

值得注意的是，当改变银涂层的涂层厚度并且制成一样品并进行类似的测量时，如果涂层厚度等于或大于3nm，获得类似的I-V特性。

<实验6>

在非结晶薄膜4中添加不同于变成离子介质的银或铜的掺杂金属，特别是作为稀土金属的钆(Gd)，并对其特性进行研究。

首先，形成GeSbTeGd涂层作为非结晶薄膜4，其组成为(Ge₂₂Sb₂₂Te₅₆)₈₉Gd₁₁(所添加的数字为原子量百分比，下文中与此相同)，并且其它与样品1相同，将一存储元件制成样品11。

接下来，形成GeSbTeGd涂层作为非结晶薄膜4，其组成为(Ge₂₂Sb₂₂Te₅₆)₈₂Gd₁₈，并且其它都与样品1相同，将一存储元件制成样品12。

测量这些样品11和12的各存储元件的I-V特性。图8A示出样品11的测量结果，图8B示出样品12的测量结果。

在该情况下，如图8A和图8B所示，也可以确定可适当地进行记录和记录的保存。

此外，记录前的电阻值升高并且变得大于1MΩ，此后将其保留在高温下，通过添加稀土元素钆获得稳定电阻值的效果，并且经270摄氏度下一小时退火的带有钆的样品11和样品12的电阻值样品基本不发生改变。

换句话说，确定结晶温度上升，且通过加入稀土元素保持非结晶状态的稳定性。

而且，由于通过例如添加稀土元素增加阈值电压，当设定再现(读出)时的电压为高时会更有效。

由于稀土元素具有相同的外部电子结构并且具有相等的电子特性而与其种类无关，所以不限制于钆的使用，并且当使用元素镧、铈、镨、钕、钐、铕、铽、镝、钬和铒时，相同效果是可预期的。

<实验7>

在非结晶薄膜4中添加掺杂元素特别是硅，并对其特性进行研究。

首先，形成GeSbTeSi涂层作为非结晶薄膜4，其组成为(Ge₂₂Sb₂₂Te₅₆)₉₃Si₇(所添加的数字为原子量百分比，下文中与此相同)，并且其它与样品1相同，并将一存储元件制成样品13。

接下来，形成GeSbTeSi涂层作为非结晶薄膜4，其组成为(Ge₂₂Sb₂₂Te₅₆)₈₅Si₁₅，并且其它与样品1相同，将一存储元件制成样品14。

接下来，形成GeSbTeSi涂层作为非结晶薄膜4，其组成为(Ge₂₂Sb₂₂Te₅₆)₇₇Si₂₃，并且其它与样品1相同，将一存储元件制成样品15。

测量这些样品13到15的各存储元件的I-V特性。图9A示出样品13的测量结果，图9B示出样品14的测量结果，图9C示出样品15的测量结果。

在图9A和9B中，直到加入的硅大致小于15％的原子量，所述I-V特性基本没有变化，并且确定可以适当地进行记录和记录的保持。

相反，如图9C所示，当硅加入被设定为23％原子量时，阈值电压增加，因此在0.5mA下记录变得很困难，并且需要的电流大致为1mA。

值得注意的是，通过向非结晶薄膜4的GeSbTe中添加硅可以预期增加热稳定性。这是因为Si-Si的共价键能较高，硅物质的熔点较高，并且随着Si-Ge合金化合物中硅含量的增大熔点也上升，当硅被加入到GeSbTe时，共价键以相同的方式上升，因此可以预期通过加入硅使熔点和结晶温度升高。

<实验8>

改变非结晶薄膜4的涂层厚度，并对其特性进行研究。

首先，下电极2为涂成厚度为20nm的钛涂层，并且非结晶薄膜4的GeSbTe涂层的涂层厚度为14nm，并且其它与样品1相同，并将一存储元件制成样品16。

接下来，非结晶薄膜4的GeSbTe涂层的涂层厚度为25nm，并且其它与样品16相同，并将一存储元件制成样品17。

此外，在样品17中，非结晶薄膜4的GeSbTe涂层的涂层厚度与样品1中的厚度相同。

接下来，非结晶薄膜4的GeSbTe涂层的涂层厚度为38nm，并且其它与样品16相同，将一存储元件制成样品18。

接下来，非结晶薄膜4的GeSbTe涂层的涂层厚度为51nm，并且其它与样品16相同，并将一存储元件制成样品19。

测量这些样品16到19的各存储元件的I-V特性。图10A示出样品16的测量结果，图10B示出样品17的测量结果，图11A示出样品18的测量结果，图11B示出样品19的测量结果。

可以确定，在这些涂层的厚度范围内，如图10A到11B所示可适当地进行记录和记录的保持。

值得注意的是，虽然在涂层厚度最薄的样品16(图10A)中的阈值电压低至大致为0.1V，在所有其它的样品中，阈值电压变化不大，而与涂层厚度没有关系，并且所有其它的阈值电压大致为0.17V。

此外，在上述实施例中的存储元件10中，具有高掺杂浓度的高导电性硅衬底用于衬底1并且向衬底1的后侧施加地电势(接地电势)；但是向下电极侧施加电压的结构不限于此，并且也可以是其它结构。

例如，可以使用在衬底表面上形成的并且与硅衬底电绝缘的电极。

此外，由非硅材料制造的半导体衬底，或绝缘衬底，例如由玻璃和塑料组成的衬底也可以用作衬底。

接下来，说明本发明的另一实施例的存储元件。

在该实施例中，与上述实施例相同，构成如图1所示截面结构存储元件10。

然后，在该实施例中，非结晶薄膜由过渡金属或者锗和硅的氧化物组成，该氧化物为从具有高熔点的钛、钒、铁、钴、钇、锆、铌、钼、铪、钽和具有尤其高的熔点的钨中选择的至少一种元素的氧化物，。

值得注意的是，非结晶薄膜可以包含上述过渡金属中的多个元素及锗和硅，或者可以包含这些元素之外的元素。

例如在氧化钨涂层用于非结晶薄膜4的情况下，所述涂层厚度应该被设定为例如5nm到50nm的范围，并且在使用氧化锗涂层的情况下，所述涂层厚度应该设定为例如3nm到40nm的范围。

构成包含银或铜的上电极5。

可以使用将例如银或铜加入非结晶薄膜4成分的成分的涂层、银涂层、银合金涂层、铜涂层、铜合金涂层等构成上电极5。

例如在使用氧化银涂层作为非结晶薄膜4的情况下，涂层厚度应该设定为例如10nm到30nm的范围，并且在使用银的情况下，涂层厚度应该设定为例如3nm到20nm范围。

连接上电极5的电极层6使用不包括银或铜的材料，而银或铜包含在上电极5中。

此外，当下电极2类似于所述上电极时包含银或铜的材料也可以用于电极层。

由于与上述实施例的存储元件相同，其它成分的说明被省略，并且省略过多的说明。

对本实施例的存储元件10的操作如下，并且可以储存信息。

首先，向包含银或铜的上电极5施加正电势(+电势)，且正电压被施加到存储元件10，从而上电极5侧变成正的。这样，从上电极5银或铜变成离子化，并且扩散至非结晶薄膜4中且与在下电极2侧的电子结合并被析出。

然后，在非结晶薄膜4内部形成包含大量银或铜的电流通路，并且非结晶薄膜4内的电阻变低。由于开始非结晶薄膜4之外的各层的电阻很低，通过降低非结晶薄膜4的电阻可以降低整个存储元件10的电阻。

随后，当去除正电压并且阻止存储元件10具有电压，存储元件10被保持在该电阻变得很低的状态。因此，信息可以被记录。

另一方面，当擦除所记录的信息时，向包含银或铜的上电极5上施加负电势(-电势)且向存储元件10上施加负电压使得上电极侧变成负的。这样，组成在非结晶薄膜4内部形成的电流通路的银或铜变成离子并进入非结晶薄膜4内部从而返回到在上电极5侧的初始状态。

然后，由银或铜构成的电流通路在非结晶薄膜4内部消失，并且该处的电阻变高。因为开始非结晶薄膜4之外的各层的电阻较低，通过使非结晶薄膜4的电阻变高可使存储元件10的整体电阻变高。

随后，当去除负电压且阻止存储元件10具有电压时，电阻变高的状态被保持。这样，变得能够擦除所记录的信息。

通过重复这样的过程，在存储元件10上可以反复地进行信息的记录(写入)和所记录信息的擦除。

然后，例如当整体电阻为高的状态对应于信息“0”，并且整体电阻为低的状态对应于信息“1”时，通过施加正电压而在信息记录过程中可从“0”变到“1”，并且可以通过施加负电压而在信息的擦除过程中可从“1”变到“0”。

值得注意的是，在上述信息的记录过程和擦除过程中，非结晶薄膜保持在非结晶(无结晶)状态并且绝不产生结晶的相变。

换句话说，在绝不引起非结晶薄膜4产生相变的电压条件下进行信息的记录和擦除。

另外，如上述说明，非结晶薄膜4必须是在记录之前的初始状态和擦除后的状态下具有高电阻的材料。

与存储元件的单元尺寸和组成非结晶薄膜4的材料相比，记录后的电阻值更依赖于诸如记录脉冲宽度和在记录时的电流的记录条件，并且当初始电阻为100kΩ或更高时，记录改变的电阻几乎变成50Ω到50kΩ的范围。

为了重现记录的数据，初始电阻值与记录后的电阻值的比率大致为两倍或更高就足够了，从而当在记录前的电阻值为100Ω且在记录后的电阻值为50Ω或在记录前的电阻值为100kΩ且在记录后的电阻值为50kΩ就足够了，并且非结晶薄膜4的初始电阻值被设定为满足这样的条件。

电阻值的设定可以通过例如氧浓度、涂层厚度和存储元件的面积及进一步通过加入掺杂材料来进行调整。

根据上述实施例的存储元件10，由于非结晶薄膜4包含上述氧化物(特别是过渡金属氧化物，希望是氧化锗和氧化硅)，可通过使银或铜以离子形式从上电极5扩散并且移动至结晶薄膜4中来对信息进行存储。

然后，因为使用存储元件10的电阻值的变化进行信息的记录，当存储元件10制造得很微小时，可容易地进行信息的记录和所记录信息的保存。

而且，根据上述实施例的存储元件10，各下电极2、非结晶薄膜4、上电极5、电极层6和导体层7可由可进行溅镀的材料构成。通过使用具有适合各层材料成分的靶，可以进行所述溅镀。

而且，通过在同一溅镀装置中换靶可连续地形成所述涂层。

还有，使用氧化物溅镀靶的方法和使用金属靶并导入氧气和在溅镀时作为导入气体的引导气体(introduction gas)的诸如氩的惰性气体的方法、所谓的反应溅镀方法等可用于形成氧化物的溅镀涂层。此外，可以通过如CVD方法或非溅镀的淀积方法形成涂层。

同样，例如，可按下述方法制造上述实施例的存储元件10。

首先，在具有高导电性的衬底，例如以高浓度掺杂P型掺杂物的硅衬底上积累下电极2，例如TiW涂层。

接下来，形成绝缘薄膜3以覆盖下电极2，此后，在下电极2上的绝缘薄膜3中形成开口。

然后，蚀刻下电极2表面上的氧化表面，并且去掉薄的氧化物涂层，获得良好导电表面。

随后，通过例如磁控管溅镀装置制造非结晶薄膜4，例如氧化钨涂层。

接下来，通过例如磁控管溅镀装置制造上电极5，例如包含银的氧化钨涂层或银涂层。

然后，例如通过磁控管溅镀装置制造电极层6，例如TiW涂层，且进一步制造导体层7，例如AlSi涂层或铜涂层。

随后，例如通过等离子蚀刻或其它方法对这些非结晶薄膜4、上电极5、电极层6和导体层7进行构成图案。同样可以通过如离子研磨和RIE(反应离子蚀刻)等非等离子蚀刻的蚀刻方法进行构成图案。

如上所述，可以制造如图1所示的存储元件10。

值得注意的是，在上述实施例的存储元件10中，虽然银或铜包含在上电极5中但不包含在下电极2中，但是也可以使用银或铜仅包含在下电极的结构和银或铜被同时包含在下电极和上电极中的结构。

可以通过将大量的上述实施例的存储元件以矩阵状布置来构成储存装置(记忆装置)。

例如，为各存储元件10设置连接下电极2侧的布线及连接上电极5侧的布线，并且各存储元件10被布置在这些布线的交叉点的周围。

然后，特别地，例如在列方向上相对于储存单元公共地形成下电极2；在行方向上相对于储存单元公用地形成连接到导体层7的布线；通过选择在其上施加电势的下电极2和布线，选择将被记录的储存单元；并且通过流入该储存单元的存储元件10的电流进行信息记录和所记录信息的擦除。

对于上述实施例的存储元件10，可容易地进行记录信息和读取所记录的信息，并且特别地所述存储元件在高温环境下和在长期保存数据的稳定性方面具有良好特性。

而且，对于上述实施例的存储元件10，由于当存储元件被小型化时信息的记录和所记录信息的保存很容易，可以获得储存装置的集成化(朝向高密度)和小型化。

[实际示例]

接下来，实际制造上述实施例的存储元件10。并且对其特性进行研究。

<实验9>

首先，在具有高导电性的衬底1，例如以高浓度掺杂P型掺杂物的硅衬底上通过溅镀积累涂层厚度为100nm的TiW涂层作为下电极2。

接下来，覆盖下电极2，并形成光致抗蚀剂，此后，通过照相平版印刷，进行曝光和显影并且在下电极2上的光致抗蚀剂上形成开口(通孔)。所述开口(通孔)的尺寸为2μm×2μm。

接着，在真空状态中270摄氏度下进行退火，并使光致抗蚀剂发生变化，并且形成绝缘膜3作为阻温、阻蚀刻等的稳定硬化保护层。值得注意的是，所述硬化保护层用作绝缘膜3，由于该保护层对于实验来说容易形成，并且因此在制造该产品时也可以考虑使用其它材料(氧化硅涂层等)作为绝缘薄膜3的情况。

然后，通过使用磁控管溅镀装置引入氧气进行反应溅镀方法，形成涂层厚度为20nm的氧化钨涂层作为非结晶薄膜4。氧化钨涂层成分为W_xO_100-x(所添加的x和数字为原子量百分比)，且x大致为24。

此外，通过保持在相同真空状态下的磁控管溅镀装置形成涂层厚度20nm的氧化钨涂层作为上电极5。该氧化钨涂层中的银浓度大致为50％。

此外，通过保持在相同真空状态下的磁控管溅镀装置形成涂层厚度为100nm的TiW涂层作为电极层6。并且然后形成涂层厚度为100nm的AlSi涂层作为导体层7。TiW涂层和AlSi涂层的成分分别为Ti₅₀W₅₀和铝₉₇硅₃(所添加的数字为原子量百分比)。

随后，通过使用等离子蚀刻装置的照相平版印刷对在由硬化保护层构成的绝缘膜3上积累的非结晶薄膜4、上电极5、电极层6和导体层7进行50μm×50μm尺寸的构图。

如上所述，制造如图1所示结构的存储元件10，以作为存储元件10的样品20。

对于所述存储元件10的该样品20，向上电极5侧的导体层7施加正电势(+电势)，并且衬底1的后侧连接地电势(接地电势)。

然后，从0V开始增加向导体层7上施加的正电势，并测量电流的变化。但是，限流器被设定为当所述电流到达0.5mA时开始工作，从而其设定施加到导体层7上的正电势，即施加到存储元件10上的正电压不能进一步增加。

此外，电流到达0.5mA后，施加在导体层7上的正电势从所述限流器开始工作的状态降低到0V，并测量电流的变化。

图12A中示出获得的I-V特性曲线。

在图12A中，应该明白：初始状态下电阻很高且存储元件10为关闭状态，并且电流随着电压增加超过阈值电压Vth而迅速增加，换句话说电阻变低从而转变为开启状态。因此，应该明白信息被记录。

另一方面，此后，通过降低电压，电流也下降，虽然电流下降的量较大而电阻一点点地升高，最后电阻值变得足以低于所述初始电阻值，并且保持开启状态，应该明白所记录的信息被保持。

在该样品20的情况下，在关闭状态下电压V＝0.1V的电阻值大致为500kΩ而在开启状态下大致为500Ω。

此外，如在图中所示，向上电极5侧的导体层7施加相反极性的电压V，即负电势(-电势)，并且使衬底1的后侧连接地电势(接地电势)，并向导体层7施加小于等于V＝-0.4V的负电压；此后，当将导体层7的电势设定为0V时，可以确定电阻返回到关闭状态中高电阻初始状态。换句话说，应该明白可以通过施加负电势将在存储元件10内所记录的信息擦除。

<实验10>

研究在非结晶薄膜4由氧化锗组成的情况下的特性。

首先，与氧化钨涂层相同，通过反应溅镀方法形成Ge_xO_100-x涂层作为非结晶薄膜4。随即，氧化锗涂层厚度为5nm并在该涂层上累积6nm的银并形成上电极。其它与样品20相同并且制造一存储元件。

通过上述方法，在反应溅镀中改变导入的氧气量，并制造出样品21到23。

获得的锗和氧气浓度如下：

[浓度(原子量百分比)]

样品编号       锗        氧

样品21         50.5      49.5

样品22         44.1      58.9

样品23         32.7      67.3

测量各样品21到23的存储元件的I-V特性。图13A示出样品21的测量结果，图13B示出样品22的测量结果，图13C示出样品23的测量结果。

如图13A到13C所示，在样品21中的初始电阻为300kΩ，样品22中的初始电阻为500kΩ，样品23中的初始电阻为500kΩ，都很高。

然后，当电压在正的方向上变大时，在特定阈值电压Vth下所述电流开始迅速地流动，其迅速地达到限流器设定值0.5mA的电流。

接着，当电压降低到大约0V时，可以理解电阻比初始电阻值低。

此外，所有样品具有大致500Ω的电阻，可以理解在记录时电阻值大致下降三个数量级。

另一方面，当电压在负的方向上降低时，各样品的电流在大致-0.2V处降低，并且电阻值发生变化。

当进一步降低电压时，存在一个样品(样品21)，其保持电流不流动的状态，并且存在一些样品(样品22和23)，其电流量在小于等于特定阈值电压处迅速增加到限流器的界值-0.5mA；但是当电压再次返回0V时，各样品从该状态转变为高电阻状态。

然后，样品21返回记录前的初始电阻值，样品22和23变成大致为10kΩ。

但是，当在负方向上电压最大值被控制为小于等于阈值时，样品22和23与样品21一样返回记录前的初始电阻值。

如上所述，通过施加相反极性的电压，所述电阻值返回记录前的状态，换句话说，可以进行擦除操作。

<实验11>

研究在非结晶薄膜4由氧化硅组成的情况下的特性。

首先，与氧化钨涂层和氧化锗涂层相同，通过反应溅镀方法形成Si_xO_100-x作为非结晶薄膜4。

硅的成分x大致与二氧化硅的成分相等，并且x＝33。

然后，形成涂层厚度为3nm的氧化硅涂层的样品(样品24)和涂层厚度为6nm的氧化硅涂层样品(样品25)。

接下来，对于各样品，在氧化硅涂层上累积二氧化硅和银化合物的6nm厚的薄膜并且形成上电极。而且，该二氧化硅和银的化合物为银和二氧化硅以大致相同的比率被包含的结构。

其它与样品20相同，并且制造一存储元件。

测量两种具有不同氧化硅涂层厚度的样品(样品24和25)的存储元件的I-V特性。图14A示出样品24的测量结果，图14B示出样品25的测量结果。

在图14A和14B中，在初始状态下两者的电阻为高到大于等于1MΩ，当电压在负的方向上增大时，在特定阈值电压Vth下，电流开始迅速流动，并迅速到达限制器设定的0.5mA的电流。

随后，当将电压减少到大约为0V时，与初始电阻值相比较电阻降低且变成近似1kΩ。

换句话说，应当理解通过记录，电阻值大致降低了三个数量级。

当电压在正的方向上进一步增加时，各样品的电流下降，且电阻值再次变为高的状态。

如上所述，通过为记录而施加相反极性的电压，电阻值返回记录前的状态，换句话说，可以进行擦除操作。

值得注意的是，在上述实施例的存储元件10中，具有高掺杂物浓度的高导电性的硅衬底用作衬底1并且向衬底1后侧施加地电势(接地电势)；但是，也可以使用其它结构向下电极侧施加电压。

例如，也可使用形成于衬底表面并且与硅衬底电绝缘的电极。

此外，也可以使用硅衬底以外的半导体衬底，或绝缘衬底，例如由玻璃或树脂形成的衬底。

此外，在上述实验中使用的氧化物的氧化钨，其熔点为1400摄氏度或更高(在文献中记载的结晶状态下的值，下面相同)，氧化锗涂层的熔点为1000摄氏度或更高，氧化硅涂层的熔点为1700摄氏度或更高，因此这些为热稳定材料并且结晶温度很高。

此外，记录机理是通过施加银或铜的电场进行的离子传导，因此在使用上述实验中使用的钨之外的过渡金属氧化物情况下，只要过渡金属氧化物的外部电子结构与钨的电子结构类似，就可以类似钨那样地进行存储操作。

在过渡金属当中，从氧化物为高熔点的观点来看，钛、钒、铁、钴、钇、锆、铌、钼、铪和钽的氧化物是合适的，并且容易制成氧化物薄膜。

使用本发明的存储元件，可以通过布置大量存储元件为例如列状或矩阵状构成储存装置(记忆装置)。

此外，如果需要，用于选择元件的MOS晶体管或二极管与各存储元件连接，并且构成存储单元。

而且，通过将所述存储元件连线到传感放大器，寻址记录器，记录、擦除和读出电路及其它之上。

本发明的存储元件可以应用于各种记忆装置上。所述存储元件可以应用到各种存储形式，例如所谓的PROM(可编程的ROM)，其中仅可以进行一次写入；EEPROM(电可擦除ROM)。其中可进行电擦除；或所谓的RAM(随即访问存储器)，其中可以进行高速记录、擦除和再现；以及其它类型中。

本发明不限于上述实施例，并且在本发明的要点内可以获得各种其它结构。

Claims (4)

1.一种存储元件，包括：

非结晶薄膜，其位于第一电极和第二电极之间，其中

所述第一和第二电极中至少一个电极包含银或铜，

所述非结晶薄膜由锗和从硫、硒、碲和锑中选择的至少一种元素组成，且

包含银或铜的电极与一电极层连接，该电极层包括一种元素，在离子化时该元素的化合价大于包含在所述电极中的银或铜的化合价。

2.如权利要求1所述存储元件，其中所述第一电极或第二电极连接到一电极层，该电极层由TiW、钛和钨之一构成。

3.一种存储元件，包括：

非结晶薄膜，其位于第一电极和第二电极之间，其中

所述第一和第二电极中至少一个电极包含银或铜，

所述非结晶薄膜由锗和从硫、硒、碲和锑中选择的至少一种元素以及硅组成，且

包含银或铜的电极与一电极层连接，该电极层包括一种元素，在离子化时该元素的化合价大于包含在所述电极中的银或铜的化合价。

4.一种储存装置，包括：

存储元件，该存储元件包括：非结晶薄膜，其位于第一电极和第二电极之间，其中所述第一和第二电极中至少一个电极包含银或铜，所述非结晶薄膜由锗和从硫、硒、碲和锑中选择的至少一种元素组成，且包含银或铜的电极与一电极层连接，该电极层包括一种元素，在离子化时该元素的化合价大于包含在所述电极中的银或铜的化合价；

连接到所述第一电极侧的布线；和

连接到所述第二电极侧的布线；其中

所述存储元件被大量布置。

Images