JP5672329B2 - スイッチング素子 - Google Patents

スイッチング素子 Download PDF

Info

Publication number
JP5672329B2
JP5672329B2 JP2013080341A JP2013080341A JP5672329B2 JP 5672329 B2 JP5672329 B2 JP 5672329B2 JP 2013080341 A JP2013080341 A JP 2013080341A JP 2013080341 A JP2013080341 A JP 2013080341A JP 5672329 B2 JP5672329 B2 JP 5672329B2
Authority
JP
Japan
Prior art keywords
electrode
copper
conductive layer
ion
ion conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013080341A
Other languages
English (en)
Other versions
JP2013138265A (ja
Inventor
井口 憲幸
憲幸 井口
林 喜宏
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2013080341A priority Critical patent/JP5672329B2/ja
Publication of JP2013138265A publication Critical patent/JP2013138265A/ja
Application granted granted Critical
Publication of JP5672329B2 publication Critical patent/JP5672329B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、電気化学反応を利用したスイッチング素子とその素子作製方法に関する。
特許文献1に電気化学反応を利用したスイッチング素子が、特許文献2に該スイッチング素子を用いて構成した記憶装置が開示されている。
半導体スイッチの場合は素子の微小化にともない抵抗が上昇するが、上記の電気化学反応を利用したスイッチング素子の場合、ナノサイズの金属架橋によりON/OFFが切り替わるため、基本的にON抵抗はデバイスサイズに依存しない。
特許文献1に開示されたスイッチング素子の概念構成と動作とを、図1を用いて示す。スイッチング素子の構成は、第1の電極11上にイオン供給層13と固体電界質層14がこの順で積層され、固体電解質層14上に第2の電極12が形成されている。
特許文献2に開示されたスイッチング素子の動作は、第2の電極を負としてイオン供給層と第2の電極間に印加される電圧がしきい値電圧を超えると、第1の電極と第2の電極の間の電気抵抗が減少し、オン状態に遷移する。逆に、第2の電極を正としてイオン供給層と第2の電極間に印加される電圧がしきい値電圧を超えると、第1電極層と第2電極層の間の電気抵抗が増大し、オフ状態に遷移する。しきい値電圧以下の電圧を印加しても、また電源を取り去っても、上記のオン状態、オフ状態は保持される。
第1の電流電圧特性の発生機構のモデルとして、オフであるスイッチング素子に上記第1の電圧パルスとして負のしきい値以下の電圧を印加すると、イオン供給層13から固体電解質層14へ金属イオンが供給され、伝導度が大きくなる(オン状態)と考えられる。また、オン状態では、固体電解質層16の電気伝導には電子による伝導も寄与するので、本発明による固体電解質スイッチング素子10のオン抵抗は、極めて小さくなると推定されている。
次に、上記第2の電圧パルスとして、正のしきい値以上の電圧を加えると、固体電解質層中の金属イオンがイオン供給層側へ移動し、第2の電極と固体電解質層の界面付近で金属イオンが欠乏した層が生じる。このイオン欠乏層は電気伝導度が小さいため、固体電解質スイッチング素子の電気伝導度は小さくなり、再度オフ状態へ遷移すると推定されている。
オン状態は、第1の電極11を接地して、第2電極12に負電圧を印加するとイオン供給層13の金属が金属イオンになってイオン伝導層13に移動する。そして、イオン伝導層14中の金属イオンが第2電極12の表面に金属になって析出し、析出した金属により第1電極11と第2電極12を接続する金属デンドライトが形成される。金属デンドライトはイオン伝導層14中の金属イオンが析出した金属析出物である。金属デンドライトで第1電極11と第2電極12が電気的に接続することで、スイッチがオン状態になると考えられる。
一方、上記オン状態で第1電極11を接地して、第2電極12に正電圧を印加すると、金属デンドライトがイオン伝導層13に溶解し、金属デンドライトの一部が切れる。これにより、第1電極11と第2電極12との電気的接続が切れ、スイッチがオフ状態になる。なお、電気的接続が完全に切れる前の段階から第1電極11および第2電極12間の抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化し、最終的に電気的接続が切れる。また、第2電極12の材料は、電圧を印加した際にイオン伝導層中に金属イオンを供給しないものであることが望ましい。また、上記オフ状態からオン状態にするには、再び第2電極12に負電圧を印加すればよい。
更に、第1の電極の材料に、イオン供給層の材料を用いる場合、イオン供給層を設ける必要がないことが開示されている。
更に、固体電解質層の材料はイオン導電材料が好ましく、イオン供給層はイオン導電材料にイオンを供給する材料が好ましい。固体電解質層の材料として、硫化銅、硫化クロム、硫化銀、硫化チタン、硫化タングステン、硫化ニッケル、硫化タンタル、硫化モリブデン、硫化亜鉛、ゲルマニウム−アンチモン−テルル化合物、砒素−テルル−ゲルマニウム−シリコン化合物が、イオン供給層の材料として銀あるいは銅が開示されている。
国際公開第2003/094227号 国際公開第2003/028124号
イオン導電材料からなる固体電解質層(以下、イオン伝導層と称す)とイオン供給層とから構成されたスイッチング素子は金属架橋にてON状態になりON抵抗がサイズに依存しないため、同等サイズのMOSトランジスタのオン抵抗に比べて小さく、素子面積を小さくすることができる。しかしながら、イオン供給層に銅を、イオン伝導層に硫化銅(Cu2S)を使ったスイッチング素子で、製造直後にオン抵抗が高い場合があった。
第1の電極として、イオン供給層と同一の材料である銅を用い、イオン伝導層に硫化銅を用いた場合、製造直後にオン抵抗の高いものは、銅/硫化銅部に表面荒れが認められ、断面を検査した結果、第1の電極中に空洞が生じていた。
これらのスイッチング素子に用いられているイオン伝導層は、電気化学反応により電極の金属を酸化する性質を持っている。そのため、電極が腐食され、素子の歩留まりが低下したり、特性が劣化したりする。上記のように、従来技術のスイッチング素子を第1電極に銅、イオン伝導層に硫化銅を用いた場合、銅/硫化銅部に表面荒れが発生することがある。これは第1電極の銅が酸化されて、銅イオンとなってイオン伝導層である硫化銅へ吸収され、第1電極中に空洞が生じるためである。
本発明は上述したような従来の素子作製課程で発生する問題点を解決するためになされたものであり、本スイッチング素子の歩留まり及び、特性の向上を目的とする。
上記の課題を解決するため、本発明は、イオン伝導層と、前記イオン伝導層に接して設けられたイオン供給層と、前記イオン伝導層に接して設けられた第2の電極と、前記イオン供給層に接して設けられた第1の電極とからなるスイッチング素子であって、前記イオン供給層が、銅または銀と、銅と合金を形成し得る金属と、を含むことを特徴とするスイッチング素子である。
銅と合金を形成し得る金属が、アルミニウム、またはチタンであることが好ましく、銅と合金を形成し得る金属の添加割合は、金属の合計量に対して0.1重量%以上、5重量%以下であることがより好ましい。
更に、前記イオン伝導層及び前記イオン供給層は、前記イオン供給層に前記第一の電極が設けられている状態で350℃以上、30分以上の熱処理が施されてなるものであることが好ましい。
更に、本発明のスイッチング素子の製造方法は、イオン伝導層と、前記イオン伝導層に接して設けられたイオン供給層と、前記イオン伝導層に接して設けられた第2の電極と、前記イオン供給層に接して設けられた第1の電極とからなり、前記イオン供給層が、銅または銀と、銅と合金を形成し得る金属と、を含むスイッチング素子の製造方法であって、
イオン供給層上にイオン伝導層を形成する工程と、
前記イオン伝導層上に第2の電極を形成する工程と、
を有し、
前記イオン供給層を形成する工程と、前記イオン伝導層を形成する工程との間に、前記イオン供給層に350℃以上、30分以上の熱処理工程を有する
ことを特徴とする。
本発明によって、イオン供給層の腐食が抑制され、スイッチング素子の歩留まり、及び特性を向上できる。
従来のスイッチング素子の一構成例を示す断面模式図である。 本発明のスイッチング素子の一構成例を示す模式的断面図である。 本発明のスイッチング素子の製造方法の一例を示す図である。 本発明のスイッチング素子の製造方法の一例を示す図である。 実施例及び比較例で作製したスイッチング素子の表面構造を示す電子顕微鏡写真である。 実施例及び比較例で作製したスイッチング素子の電気特性を示すグラフである。
発明者等は、イオン供給層に発生するボイド(空孔)が、イオン供給層上にイオン伝導層を形成した直後にも観測されたことから、イオン供給層上にイオン伝導層を形成後の洗浄工程に問題があると推測した。
イオン伝導層に使われる硫化銅あるいは硫化銀は、イオン供給層に使われる銅あるいは銀を酸化する性質を持っていることから、イオン供給層を形成した後の、洗浄工程でイオン供給層とイオン伝導層のイオン化傾向の差から銅イオンが析出したものと推測される。
この現象は、銀/硫化銀を用いたスイッチング素子においても同様に発生すると推測される。
これに対して、本発明においては、銅に、銅と合金を形成し得る金属を添加することで上記の問題の発生を抑制することができる。つまり、電子流による銅のエレクトロマイグレーションが抑制されることが期待される。さらに、銅の移動の抑制は、第1電極の腐食の抑制につながると考えられる。この効果は、銀を用いた場合にも同様に得られると考えられる。本発明者らは、イオン供給層の材料である銅あるいは銀に、チタンあるいはアルミニウムを添加し、イオン供給層を形成後、イオン伝導層を形成する前に、銅あるいは銀の結晶粒塊を大きくすることを目的として、高温でベークすることでこの現象を改善できることを見いだした。
チタンあるいはアルミニウムは、0.1〜5重量%であることが好ましい。高温ベークは、窒素、ヘリウム、アルゴン等の不活性雰囲気中で(窒素、雰囲気)温度350℃以上、好ましくは300℃以上400℃以下で、30分以上、好ましくは30分以上1時間以内で行うことができる。温度及び時間が不足した場合結晶化が起きず、温度、時間が過剰な場合表面マイグレーションにより銅や銀が基板表面への拡散が発生する。
図2は本発明にかかるスイッチング素子の一構成例を示す模式的断面図である。このスイッチング素子では、第1の電極21がイオン供給層を兼ねている。なお、イオン伝導層と接する位置にイオン供給層を設け、イオン供給層と異なる材料からなる電圧印加用の第1の電極をイオン供給層と接して別途設ける構成でもよい。
図示したスイッチング素子は、シリコン基板25上に形成された膜厚300nmのシリコン酸化膜26が形成され、シリコン酸化膜上に、膜厚100nmの銅からなる第1の電極21が形成され、第1の電極上に膜厚35nmの硫化銅からなるイオン伝導層23が形成されている。第1の電極21とイオン伝導層23を囲むようにシリコン系の絶縁膜24が形成されている。絶縁膜24としては、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜あるいは低誘電率の有機系のシリコン材料を用いて形成された酸化シリコン系の絶縁膜、例えば、HSQ(ハイドロゲンシルセスキオキサン)膜を用いることができる。本実施の形態では膜厚200nmのHSQ膜を用いた。HSQのパターニング技術についてはジャーナルオブバキュームサイエンステクノロジーB、第16巻、第1号、69頁〜76頁、1998年に記載がある。
絶縁膜24に形成された開孔を介して膜厚100nmの白金からなる第2の電極22が形成されている。
尚、シリコン酸化膜26は、通常の熱酸化法あるいはCVD法で形成することができる。
次に、図3〜図4の模式的工程断面図を用いて製造方法の一例を説明する。
シリコン基板25上に、熱酸化法を用い膜厚300nmのシリコン酸化膜26を形成する(図3(1)参照)。次に、シリコン基板25上にフォトレジストをスピン塗布し、通常のフォトリソグラフィー法により、イオン供給層としも機能する第1の電極21を形成するための開口部をフォトレジスト層29を用いて形成する。開口の寸法は、3μmであった。
次に、膜厚100nmの金属膜21'を形成する(図3(2)参照)。金属膜は、銅または銀と、銅と合金を形成し得る金属(好ましくは、アルミニウムまたはチタン)とからなる。具体的には、スパッタリング法にて予め所望の成分比に調整して作製したターゲットを用いてシリコン基板25上に金属膜21'を形成した。スパッタリング法を用いることによりターゲットの組成を反映した金属膜21'が形成することが出来る。フォトレジスト29と金属膜21'との関係を図3(3)の拡大図を用いて説明する。スパッタリング法を用いて金属膜21'を製膜する場合、金属膜21'は主にターゲットと水平な方向の基板に製膜されるが、ステップカバレジが良好なためレジスト側面にも製膜され、通常フォトレジストの除去が困難となり電極周辺にバリの発生原因にもなる。そこで、フォトレジスト塗布の前にリフトオフレイヤー(シプレイ社LOL2000)を塗布後、ホットプレート上にて150℃、2分でベーク後、通常のフォトリソグラフィー行程を行った。このリフトオフレイヤーはアルカリ性現像液に可溶である。このため、フォトレジスト現像プロセス時にフォトレジストと共にエッチングされ、フォトレジストの開口部より後退したパターン上に現像され、フォトレジスト開口部周辺下に空洞が出来、フォトレジストがひさし構造となる。このひさし構造のためにフォトレジスト下部には金属膜21'は製膜されない。
この状態でフォトレジストを除去すると開孔部内に堆積した金属膜21'を除きフォトレジスト上に堆積した金属膜21'は除去される。この方法がリフトオフ法と言われるものである。
リフトオフ法を用い、金属膜21'の開口部に形成された部分以外をフォトレジストとともに除去し、第1の電極21を形成した(図3(4)参照)。
その後、窒素雰囲気中で350℃、30分のアニール処理を行った。アニール炉への基板導入時にはサンプル導入部にて10分間、窒素雰囲気中で導入時の残留酸素の置換後、基板を高温部に導入した。アニール後、窒素雰囲気中で20分間基板温度を冷却し、基板の温度が80℃以下になった状態で、基板を取り出した。
次に、第1の電極と同様にリフトオフ法を用いてイオン伝導層23を形成する。具体的には、まず、シリコン基板25上にフォトレジスト膜(不図示)を形成し、フォトレジスト膜にイオン伝導層23を形成する開口を通常のフォトレジスト法を用いて形成し、次に、フォトレジスト膜上にフォトリソグラフィー法を用いて形成する。開口部から第1の電極がはみ出さない様にする必要があり、第1の電極よりも小さい形状である。開口の寸法は、2μmであった。露出した第1の電極21の表面を酸素プラズマにてクリーニングし、レジスト残渣などの有機物等を取り除いた後、開口部に露出する第1の電極表面の酸化膜を10秒の希フッ酸(49%フッ酸:水=1:100)処理を行い除去する。その後、レーザーアブレーション蒸着法により膜厚35nmの硫化銅を蒸着し、その後、フォトレジストを除去し、イオン伝導層23を形成した(図4(1)参照)。使用したレーザーは、出力1WのKrFエキシマレーザーを使用した。
レーザーアブレーション蒸着法とは、レーザービームを蒸着源に照射し、蒸発源を蒸発させる蒸着法である。レーザーは良く知られているように、エネルギー密度が非常に高く、さらにこれを集光して物質に照射するとあたった場所では局所的に急激な温度上昇が起きる。
急激な温度上昇は材料を急激に液化・気化させるが、ターゲットの最表面は放射冷却や材料の気化熱のために内部より低い温度になる。より温度の高い内部の爆発的な体積膨張にともなって、材料がクラスター、イオンとなって表面に対して垂直方向にある角度分布をもって飛び出してくる。このとき飛び出していった原料はレーザー光にさらされているために急激な温度上昇とともに再励起され、熱プラズマ化する。
レーザーアブレーション蒸着法の利点は、
(1)組成ずれがおきにくい。
(2)非常に大きなパワー密度の光を利用するため、光を吸収する素材であれば高融点の物質でも容易に薄膜化することができる。
(3)他の物理的な成膜法と異なって蒸気圧の影響が小さいために、反応系内での雰囲気ガス圧力を高くすることができる。
(4)抵抗加熱方式や電子ビーム用のフィラメントなどを利用しないために薄膜の汚染が少ない。
(5)短時間にアブレーション粒子が集団で基板に到達するために、パルス的に薄膜成長をさせることができることである。
続いて、酸化シリコンを主成分とするHSQ(ハイドロゲンシルセスキオキサン)をスピン塗布し膜厚150nmの絶縁膜24を形成した(図4(2)参照)。絶縁膜24に第2の電極22を形成するための開口を形成した(図4(3)参照)。開口は、開口部27からイオン伝導層23がはみ出さない様にする必要があり、イオン伝導層23よりも小さい形状である。
開口の形成は、電子ビーム露光法を用い絶縁膜(HSQ膜)24に電子ビーム露光を行いパターニングを行った。開口の寸法は、200nmであった。HSQ膜のパターニング方法は、例えば、ジャーナルオブバキュームサイエンステクノロジーB、第16巻、第1号、69−76頁(1998年)に開示されているため、ここではその詳細な説明を省略する。
続いて、白金層(100nm)から成る第2電極22を、電極21を作製したときと同様にリフトオフ法にて形成した。白金層の形成には、スパッタ法を用いた。スパッタ法は等方的に成膜されるため、開口部27側面にも金属膜が成膜され、段差による配線切れが生じない(図4(4)参照)。
また、説明を簡単にするために金属材料が絶縁膜に拡散するのを防ぐために設けるTi/TiNからなるバリア層は省略している。バリア層は図4(1)で第1の電極21を作製する際に、銅の成膜前にスパッタ法にてシリコン酸化膜26上にTi/TIN膜からなるバリア層を成膜する。これにより熱処理等による、銅金属分子のシリコン酸化膜26への拡散を抑えられる。
さらに、上記の例では、第2電極22として白金を用いたが、イオン伝導層に金属イオンを溶出させない電極材料であれば第2電極22は白金に限らない。例えば、タングステン、タンタル、チタンなどでもよい。
絶縁膜24は、HSQ膜を使用したが、HSQ膜は低誘電率(比誘電率は2から3程度)を有する絶縁膜と知られており、LSIの層間絶縁膜として用いられている。LSIの材料として低誘電率が好まれるのは、配線層間の静電的結合を減らすことにより配線遅延を小さくできるからである。本実施例の構造においては、イオン伝導層23と第2電極22間の静電的結合が小さくでき、それぞれの電極における信号遅延を抑制することが可能となるからである。
以下、上述の製造方法を用い第1の電極(イオン供給層)材料に銅あるいは銀を、イオン伝導層の材料に硫化銅(Cu2S)あるいは硫化銀(Ag2S)を用い、銅に他の金属を含有させた。各実施例では、第1の電極上にイオン伝導層を形成後、パターニングを行った図4(1)の状態でSEMを用いて、イオン伝導層側からイオン伝導層を観察した。なお、「%」は重量基準である。
<実施例1>
イオン供給層の材料としてアルミニウム(Al)を1.0重量%添加した銅−アルミニウムを、イオン伝導層の材料として硫化銅を用いた。
<実施例2>
イオン供給層の材料としてチタン(Ti)を1.0重量%添加した銅−チタンを、イオン伝導層の材料として硫化銅を用いた。
<比較例1>
イオン供給層の材料としてピュアーな銅(純度99.99%)を用いた以外は実施例と同じ製法で製造した。
上記の実施例及び比較例で得られた素子における硫化銅の表面の電子顕微鏡写真を図5に示す。
図5(a)は、ピュアー銅/硫化銅の比較例1の写真で、図5(b)は、銅(99重量%):アルミニウム(1.0重量%)の実施例1の写真で、図5(c)は、銅(99重量%):チタン(1.0重量%)の実施例2の写真である。
図5中、点線で囲われた部分が、硫化銅が形成された領域で、黒く見える領域がボイドを示している。
図5(a)では硫化銅堆積部の銅に広範囲にわたってボイドが形成されている。一方、図5(b)の銅99%:アルミニウム1%の実施例1のサンプルはボイドの部分が5%以下であり、図5(c)の銅99%:チタン1%ではボイドの部分が30%以下であった。
次に完成したスイッチング素子の電気的特性について述べる。図6に作製したスイッチング素子のスイッチング特性を示した。
図6(a)は、ピュアー銅/硫化銅の比較例1のスイッチング特性を、図6(b)は、銅(99重量%):アルミニウム(1.0%)の実施例1のスイッチング特性を、図6(c)は、銅(99重量%):チタン(1.0%)の実施例2のスイッチング特性を示している。
スイッチング特性の測定は第1電極21を0Vに固定し、第2電極22に負電圧0Vから−0.5Vまで印加後0Vまで戻し、その後、第2電極22に正電圧0Vから0.3Vまで印加し0Vまで戻す。これらを2回繰り返した。図中のA、B、C、Dは印加の順番を示す。なお、電流は測定装置により1mAにて制限をかけている。本スイッチング素子は第2電極22に負電圧を印加するとON状態に移行し、その後、正電圧を印加するとOFF状態に移行する。
図6(a)に示すように第1電極21に銅の電極を用いたスイッチング素子では最初の負電圧の印加にて(図6(a)中の実線A)−0.3VでON状態に移行した。しかし、その後の正電圧の印加(図6(a)の実線B)では明瞭なOFF特性が見られない。また、二回目の電圧印加(図6(a)の実線C、D)においてはスイッチング特性が観察されなかった。これは第1電極(イオン供給層)21からイオン伝導層23中への銅イオンの供給が不足しているためである。
一方、図6(b)の銅99%:アルミニウム1%、図6(c)の銅99%:チタン1%のスイッチング素子は明確なON特性、OFF特性を示している。特に第1電極21に銅99%:アルミニウム1%を使用している素子では特性が安定しており、最も良好な特性を示している。第1電極21の銅にアルミニウムを1%添加することによって作製プロセス中において第1電極21からの銅の流出を効果的に抑制できた。これによりスイッチング素子の歩留まり及び特性の向上が実現できる。
11、21 第1電極
12、22 第2電極
13、23 イオン伝導層
24 絶縁層
25 シリコン基板
26 シリコン酸化膜
29 レジスト
41 銅/硫化銅
42 銅:アルミニウム/硫化銅
43 銅:チタン/硫化銅

Claims (10)

  1. イオン伝導層と、前記イオン伝導層に接して設けられたイオン供給層と、前記イオン伝導層に接して設けられた第2の電極と、前記イオン供給層に接して設けられた第1の電極とからなるスイッチング素子であって、
    該スイッチング素子は、
    前記第1の電極上に形成されるイオン供給層、
    前記イオン供給層上に形成されるイオン伝導層、
    前記イオン伝導層上に形成される第2の電極とからなる積層構造を有しており;
    前記イオン供給層が、銅と、銅と合金を形成し得る金属とを含み
    前記銅と合金を形成し得る金属は、アルミニウムまたはチタンであり、
    前記イオン供給層は、前記イオン伝導層に先立ち形成され、
    前記イオン伝導層の形成に先立ち、300℃以上400℃以下で、30分以上の熱処理が施されてなるものであり、
    少なくとも、前記銅と、銅と合金を形成し得る金属との合計量に対する銅と合金を形成し得る金属の含有率は1重量%に選択され、
    前記イオン伝導層に、硫化銅を使用している
    ことを特徴とするスイッチング素子。
  2. 前記イオン供給層は、前記イオン伝導層に先立ち形成され、
    前記イオン伝導層の形成に先立ち、350℃以上、30分以上の熱処理が施されてなるものである
    ことを特徴とする請求項1に記載のスイッチング素子。
  3. 前記熱処理は、不活性雰囲気中で施されている
    ことを特徴とする請求項1または2に記載のスイッチング素子。
  4. 前記第2の電極を構成する材料は、イオン伝導層に金属イオンを溶出させない電極材料である
    ことを特徴とする請求項1〜3のいずれか一項に記載のスイッチング素子。
  5. 前記第2の電極を構成する材料は、白金、タングステン、チタンから選択される電極材料である
    ことを特徴とする請求項1〜4のいずれか一項に記載のスイッチング素子。
  6. イオン伝導層と、前記イオン伝導層に接して設けられたイオン供給層と、前記イオン伝導層に接して設けられた第2の電極と、前記イオン供給層に接して設けられた第1の電極とからなり、前記イオン供給層が、銅と、銅と合金を形成し得る金属とを含む、スイッチング素子の製造方法であって、
    第1の電極上にイオン供給層を形成する工程と、
    イオン供給層上にイオン伝導層を形成する工程と、
    前記イオン伝導層上に第2の電極を形成する工程と、
    を有し、
    前記イオン供給層を形成する工程と、前記イオン伝導層を形成する工程との間に、前記イオン供給層に300℃以上400℃以下、30分以上の熱処理を施す工程を有しており、
    前記銅と合金を形成し得る金属がアルミニウムまたはチタンであり
    少なくとも、前記銅と、銅と合金を形成し得る金属との合計量に対する銅と合金を形成し得る金属の含有率は1重量%に選択され、
    前記イオン伝導層に、硫化銅を使用している
    ことを特徴とするスイッチング素子の製造方法。
  7. 前記イオン供給層を形成する工程と、前記イオン伝導層を形成する工程との間に、前記イオン供給層に350℃以上、30分以上の熱処理を施す工程を有している
    ことを特徴とする請求項6に記載のスイッチング素子の製造方法。
  8. 前記熱処理は、不活性雰囲気中で施される
    ことを特徴とする請求項6または7に記載のスイッチング素子の製造方法。
  9. 前記第2の電極を構成する材料は、イオン伝導層に金属イオンを溶出させない電極材料である
    ことを特徴とする請求項6〜8のいずれか一項に記載のスイッチング素子の製造方法。
  10. 前記第2の電極を構成する材料は、白金、タングステン、チタンから選択される電極材料である
    ことを特徴とする請求項6〜9のいずれか一項に記載のスイッチング素子の製造方法。
JP2013080341A 2013-04-08 2013-04-08 スイッチング素子 Active JP5672329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013080341A JP5672329B2 (ja) 2013-04-08 2013-04-08 スイッチング素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013080341A JP5672329B2 (ja) 2013-04-08 2013-04-08 スイッチング素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006214777A Division JP5277524B2 (ja) 2006-08-07 2006-08-07 スイッチング素子

Publications (2)

Publication Number Publication Date
JP2013138265A JP2013138265A (ja) 2013-07-11
JP5672329B2 true JP5672329B2 (ja) 2015-02-18

Family

ID=48913669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013080341A Active JP5672329B2 (ja) 2013-04-08 2013-04-08 スイッチング素子

Country Status (1)

Country Link
JP (1) JP5672329B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102432689B1 (ko) * 2020-11-12 2022-08-16 포항공과대학교 산학협력단 다중층 선택 소자 및 그 제조 방법
KR102432688B1 (ko) * 2020-11-12 2022-08-16 포항공과대학교 산학협력단 다중층 선택 소자 및 그 제조 방법
US11925129B2 (en) 2020-11-12 2024-03-05 POSTECH Research and Business Development Foundation Multi-layer selector device and method of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628841A (ja) * 1992-07-08 1994-02-04 Makoto Yano 化学反応を利用した記憶素子
CN100334735C (zh) * 2002-04-30 2007-08-29 独立行政法人科学技术振兴机构 固体电解质开关元件及使用其的fpga、存储元件及其制造方法
JP4465969B2 (ja) * 2003-03-20 2010-05-26 ソニー株式会社 半導体記憶素子及びこれを用いた半導体記憶装置
JP4848633B2 (ja) * 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
JP4552752B2 (ja) * 2005-05-16 2010-09-29 ソニー株式会社 記憶素子の製造方法、記憶装置の製造方法

Also Published As

Publication number Publication date
JP2013138265A (ja) 2013-07-11

Similar Documents

Publication Publication Date Title
JP6428860B2 (ja) スイッチング素子およびスイッチング素子の製造方法
JP5502320B2 (ja) スイッチング素子およびスイッチング素子の製造方法
JP5454478B2 (ja) スイッチング素子及びその製造方法
US8030130B2 (en) Phase change memory device with plated phase change material
KR102311451B1 (ko) 반도체 디바이스 및 반도체 디바이스를 제조하는 방법
TWI653763B (zh) 用於金屬化的多層障壁
JP6665776B2 (ja) スイッチング素子及びスイッチング素子の製造方法
JP5672329B2 (ja) スイッチング素子
WO2009157479A1 (ja) スイッチング素子およびスイッチング素子の製造方法
JP5277524B2 (ja) スイッチング素子
TWI568042B (zh) 電阻式隨機存取記憶體
JPWO2008136259A1 (ja) ダイヤモンド半導体素子におけるショットキー電極及びその製造方法
JP2017188544A (ja) 半導体装置および半導体装置の製造方法
JP5874905B2 (ja) アルミナ抵抗変化型メモリ素子の製造方法
JP5745838B2 (ja) 薄膜トランジスタ及びその製造方法
CN110534643B (zh) 一种提高成品率的相变存储器及制备方法
CN108376676A (zh) 一种具有多孔介质层的金属互连结构
JP4619675B2 (ja) 非単調電流電圧特性機能体およびその製造方法
JP4513375B2 (ja) 電子源およびその製造方法
US20090159558A1 (en) Method of Manufacturing an Integrated Circuit
JP4155215B2 (ja) 電子源の製造方法
CN114429970A (zh) 一种抗辐射原子开关器件结构的制备方法及结构
JP2024508787A (ja) モリブデンをエッチングする方法
JPS62244150A (ja) 低い割合のバナジウムを含むアルミニウムの相互接続層を有した半導体装置及び方法
KR20080095378A (ko) 금속 나노 입자의 형성 방법 및 이를 이용한 플래시 메모리소자의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141208

R150 Certificate of patent or registration of utility model

Ref document number: 5672329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150