CN100378952C - 半导体元件及具有金属硅化物的导线的制造方法 - Google Patents
半导体元件及具有金属硅化物的导线的制造方法 Download PDFInfo
- Publication number
- CN100378952C CN100378952C CNB2005100920457A CN200510092045A CN100378952C CN 100378952 C CN100378952 C CN 100378952C CN B2005100920457 A CNB2005100920457 A CN B2005100920457A CN 200510092045 A CN200510092045 A CN 200510092045A CN 100378952 C CN100378952 C CN 100378952C
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- manufacture method
- metal silicide
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 80
- 239000002184 metal Substances 0.000 title claims abstract description 80
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 58
- 238000000034 method Methods 0.000 claims abstract description 113
- 239000004020 conductor Substances 0.000 claims abstract description 82
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000059 patterning Methods 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 12
- 239000012774 insulation material Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 144
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 19
- 238000002955 isolation Methods 0.000 description 6
- 229910052914 metal silicate Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 230000012447 hatching Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000010849 ion bombardment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002592 echocardiography Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种具有金属硅化物的导线的制造方法，先于基底上，形成一层导体层。接着，于导体层上形成一层硬掩模层。然后，以硬掩模层为掩模，移除部份导体层。之后，于导体层及硬掩模层的侧壁形成一间隙壁。接下来，移除硬掩模层。随后，于导体层上形成一金属硅化物。
Description
技术领域
本发明涉及一种半导体元件及字线的制造方法，特别是涉及一种具有自对准金属硅化物(self-aligned silicide，salicide)的半导体元件及字线的制造方法。
背景技术
随着半导体元件集成度的增加，元件中的图案与线宽亦逐渐缩小，因而导致元件中的栅极与导线的接触电阻增高，产生较大的电阻-电容延迟(RCDelay)，进而影响元件操作速度。由于金属硅化物的电阻较多晶硅(Polysilicon)低，并且其热稳定性也比一般内连线材料高，因而在栅极上形成金属硅化物，以期能够降低栅极和金属连线之间的电阻值。由于金属硅化物的工艺中不需要光刻，故由此类工艺制作的金属硅化物又称为自对准金属硅化物。
另一方面，由于多晶硅所暴露出来的表面部分会形成原生氧化层，在进行自对准金属硅化物工艺时，此原生氧化层会导致金属硅化物薄膜品质不佳，致使片电阻(sheet resistant)增加，而影响栅极操作的效能。因此，在多晶硅栅极上形成自对准金属硅化物时，通常会先将多晶硅的表面先进行预溅射(pre-sputtering)处理，以除去多晶硅表面的原生氧化层。
然而，进行预溅射处理时，利用离子轰击多晶硅表面，会产生许多散布在基底上的多晶硅碎屑，在进行自对准金属硅化物的工艺之后，这些多晶硅碎屑亦会形成金属硅化物，如此一来会造成导体(如电极、导线等)之间的桥接(bridge)现象。举例来说，如在存储器阵列中两条相邻字线间因多晶硅碎屑产生金属硅化物的桥接，将导致电性上的缺陷。
发明内容
本发明的目的就是在提供一种半导体元件的制造方法，可避免进行预溅射处理时多晶硅的碎屑任意散布的现象。
本发明的再一目的是提供一种字线的制造方法，可防止因导体间的桥接现象所导致的电性缺陷。
本发明提出一种半导体元件的制造方法，首先于一基底中形成一沟槽式半导体元件，此沟槽式半导体元件凸起于基底表面。之后，于沟槽式半导体元件上形成一层第一介电层。接着，于第一介电层上形成一层导体层。然后，于导体层上形成一层图案化的硬掩模层。接下来，以图案化的硬掩模层为掩模，依序移除部份导体层及部分第一介电层。继之，于第一介电层、导体层及图案化的硬掩模层的侧壁形成一间隙壁。接着，移除图案化的硬掩模层。然后，于导体层上形成一层金属硅化物。
依照本发明的一优选实施例所述，在上述的半导体元件的制造方法中，沟槽式半导体元件的形成方法为，首先于基底中形成一沟槽。接着，在沟槽侧壁上依序形成一层第二介电层、一层第二导体层与一层第三介电层，其中沟槽中保留一开口，此开口底部裸露出部分基底。然后，于开口中形成一源极线。
依照本发明的一优选实施例所述，上述的半导体元件的制造方法，于导体层上形成金属硅化物之前，还包括对导体层进行一预溅射工艺。
依照本发明的一优选实施例所述，上述的半导体元件的制造方法，于第一介电层、导体层及图案化的硬掩模层的侧壁形成间隙壁之后，于移除图案化的硬掩模层之前，还包括于间隙壁两侧的基底中分别形成一源极区与一漏极区。
依照本发明的一优选实施例所述，在上述的半导体元件的制造方法中，还包括于源极区与漏极区上形成金属硅化物。
依照本发明的一优选实施例所述，在上述的半导体元件的制造方法中，图案化的硬掩模层的形成方法，首先于导体层上形成一层硬掩模层。接着，于硬掩模层上形成一层图案化光致抗蚀剂层。然后，以图案化光致抗蚀剂层为掩模，移除部份硬掩模层。接下来，移除图案化光致抗蚀剂层。
依照本发明的一优选实施例所述，在上述的半导体元件的制造方法中，于第一介电层、导体层及图案化的硬掩模层的侧壁形成一间隙壁的方法，首先于基底上形成共形的一层绝缘材料层。接着，对绝缘材料层进行一个各向异性蚀刻工艺。
依照本发明的一优选实施例所述，在上述的半导体元件的制造方法中，金属硅化物的形成方法，首先于基底上形成共形的一层金属层。接着，对金属层进行热工艺，而使金属层与导体层反应生成一层金属硅化物。然后，移除未反应的金属层。
依照本发明的一优选实施例所述，在上述的半导体元件的制造方法中，图案化的硬掩模层的材料包括氧化硅。
依照本发明的一优选实施例所述，在上述的半导体元件的制造方法中，间隙壁的材料包括氮化硅。
依照本发明的一优选实施例所述，在上述的半导体元件的制造方法中，金属硅化物的材料包括硅化钴或硅化钨。
本发明提出一种具有金属硅化物的导线的制造方法，首先于一基底上形成一层导体层及位于此导体层上的一硬掩模层。之后，于导体层及硬掩模层的侧壁形成一间隙壁。接下来，移除硬掩模层。随后，于导体层上形成一金属硅化物。
依照本发明的一优选实施例所述，在上述的具有金属硅化物的导线的制造方法中，图案化的导体层的形成方法为，首先于一层导体材料层上形成硬掩模层。然后，以掩模层为掩模，移除部份导体材料层，以形成图案化的导体层。
依照本发明的一优选实施例所述，在上述的具有金属硅化物的导线的制造方法中，基底中已形成有多个存储器元件且其表面覆盖有一层绝缘层。
依照本发明的一优选实施例所述，在上述的具有金属硅化物的导线的制造方法中，这些存储器元件包括沟槽式快闪存储器元件。
依照本发明的一优选实施例所述，在上述的具有金属硅化物的导线的制造方法中，图案化的硬掩模层的形成方法，首先于导体层上形成一层硬掩模层。接着，于硬掩模层上形成一层图案化光致抗蚀剂层。然后，以图案化光致抗蚀剂层为掩模，移除部份硬掩模层。接下来，移除图案化光致抗蚀剂层。
依照本发明的一优选实施例所述，在上述的具有金属硅化物的导线的制造方法中，于导体层上形成金属硅化物之前，还包括对导体层进行一预溅射工艺。
依照本发明的一优选实施例所述，在上述的具有金属硅化物的导线的制造方法中，于导体层及硬掩模层的侧壁形成间隙壁的方法，包括首先于基底上形成共形的一层绝缘材料层。接着，对绝缘材料层进行各向异性蚀刻工艺。
依照本发明的一优选实施例所述，在上述的具有金属硅化物的导线的制造方法中，金属硅化物的形成方法，首先于基底上形成共形的一层金属层。接着，对金属层进行热工艺，而使金属层与导体层反应生成一层金属硅化物。然后，移除未反应的金属层。
依照本发明的一优选实施例所述，在上述的具有金属硅化物的导线的制造方法中，硬掩模层的材料包括氧化硅，且间隙壁的材料包括氮化硅。
由于在本发明所提出的半导体元件及具有金属硅化物的导线的形成方法中，在形成间隙壁之后，才移除覆盖于导体层上的硬掩模层，所以间隙壁的高度会高于导体层。如此一来，在进行预溅射处理时，多晶硅的碎屑会被集中在间隙壁之间的区域中。因此，可以防止现有技术在任意散布于基底的多晶硅碎屑上形成金属硅化物，进而避免因为导体之间桥接，而产生的电性缺陷。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。
附图说明
图1A～图1F为依照本发明一实施例所绘示的存储器的制造流程剖面图。
图2为依照图1A中的存储单元区所绘示的上视图。
图3A～图3F为依照图2中的剖面线A-A’所绘示的字线的制造流程剖面图。
简单符号说明
100：半导体基底
102：周边电路区
104：存储单元区
106：栅介电层
108：存储单元
110、128：沟槽
112、138：源极区
114：漏极线
116：穿遂介电层
118：浮置栅极
120：栅间介电层
122：源极线
124：介电层
126：隔离结构
130：导体层
132：硬掩模层
134、140：图案化光致抗蚀剂层
136：间隙壁
139：漏极区
142：金属层
144：金属硅化物
具体实施方式
图1A～图1F为依照本发明一实施例所绘示的存储器的制造流程剖面图。请参照图1A，首先提供一个半导体基底100，其至少可以区分为周边电路区102及存储单元区104。其中，周边电路区102已形成有一栅介电层106，其材料例如是氧化硅，形成方法例如是热氧化法。
此外，在存储单元区104已形成有存储单元108。存储单元108例如是沟槽式快闪存储单元，包括半导体基底100、源极区112、漏极线114、穿隧氧化层116、浮置栅极118、栅间介电层120、源极线122及介电层124。
在存储单元区104的半导体基底100中，穿隧氧化层116配置于沟槽110侧壁及部分沟槽110的底部。源极区112配置于沟槽110底部的半导体基底100中，而漏极线114配置于沟槽110两侧的半导体基底100中。两个浮置栅极118分别配置于沟槽110侧壁，且位于穿隧氧化层116上。源极线122配置于沟槽110中，且源极线122的顶部高于半导体基底100的表面，其中源极线122的材料例如是多晶硅。栅间介电层120配置于沟槽110中，且位于浮置栅极118与源极线122之间。另外，介电层124配置于源极线122表面及源极线122侧边的半导体基底100上。
上述存储单元108的形成方法，例如是先于半导体基底100中形成沟槽110，其中，沟槽110的形成方法例如是先于半导体基底100上形成图案化的掩模层(未绘示)，此图案化的掩模层的材料例如是氮化硅，而其形成方法例如是化学气相沉积法。继之，以图案化的掩模层为掩模，蚀刻半导体基底100，而形成之。
于沟槽110表面形成穿隧氧化层116。其中，穿隧氧化层116的材料例如是氧化硅，而其形成方法例如是热氧化法。
接着，于沟槽110中填入一层导体层(未绘示)。然后，移除部分导体层直至曝露出半导体基底100表面，上述移除部分导体层的方法包括回蚀刻步骤，其例如是以化学机械研磨的方式完成。接着，对导体层进行光刻蚀刻步骤(图案化工艺)，以形成两个浮置栅极118。在一实施例中，于形成两个浮置栅极118之后，可于沟槽110底部的半导体基底100中形成一个源极区112，其形成方法例如是进行离子注入工艺。
然后，于半导体基底100上形成栅间介电层120，其中栅间介电层120例如是多晶硅层间介电层(Internal poly oxidation，IPO)。接着，移除部分栅间介电层120与穿隧氧化层116，以于沟槽110中保留一开口(未绘示)，开口底部裸露出部分半导体基底100。
之后，请参照图1C，于开口中填入一导体柱以作为一源极线122，其中源极线122的材料例如是多晶硅，且柱状源极线122的顶部高于半导体基底100的表面。
为方便说明存储单元区104存储单元阵列的排列方式，将图1A中存储单元区104的上视图绘示于图2。接下来，请参照图2，在本发明的存储单元阵列中，源极线122与漏极线114平行排列，而浮置栅极118配置于源极线122两侧。另外，在两存储单元列之间配置一隔离结构126，例如是浅沟槽隔离结构。
由于后续即将在存储单元区104所形成的字线，其配置的方向与源极线122垂直，所以以图1A～图1F的剖面来说明字线的制作，不容易看出本发明的字线在制造方法上的特征。于是在下面内文中，搭配沿着图2中的剖面线A-A’所绘示的图3A～图3F来说明字线的制造流程，而图3A～图3F的制造流程与图1A～图1F相互呼应。
请先参照图3A，其为图1A的另一剖面(图2中的剖面线A-A’)的示意图。在图3A中，在半导体基底100具有多个隔离结构126，在隔离结构126之间配置有一沟槽128。此外，在隔离结构126及沟槽128的表面上配置有介电层124。
接下来，请同时参照图1B及3B，于半导体基底100上全面性形成导体层130，并覆盖于栅介电层106及介电层124，且填满沟槽128，其材料例如是掺杂多晶硅，形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，再进行离子一个注入步骤形成之。然后，于导体层130上形成一层硬掩模层132，其材料例如是氧化硅，形成方法例如是化学气相沉积法。然后，于硬掩模层132上方形成图案化光致抗蚀剂层134。
接下来，请同时参照图1C及图3C，以图案化光致抗蚀剂层134为掩模，依序移除部份硬掩模层132、部分导体层130、部分栅介电层106及部分介电层124，移除的方法例如是进行一个各向异性蚀刻工艺。藉此，可在周边电路区102定义出半导体元件的栅极(导体层130)，及在存储单元区104定义出存储单元阵列中的字线(导体层130)。之后，移除图案化光致抗蚀剂层134。在另一个实施例中，可先图案化硬掩模132，并以硬掩模132为掩模依序移除部分导体层130、部分栅介电层106及部分介电层124。
继之，请同时参考图1D及图3D，于周边电路区102中的栅介电层106、导体层130与硬掩模层132的侧壁上及存储单元区104中的导体层130与硬掩模层132的侧壁上形成一间隙壁136，其材料例如是氮化硅，其形成方法例如是利用化学气相沉积法先于半导体基底100上全面性形成共形的绝缘材料层(未绘示)，再对绝缘材料层进行一各向异性蚀刻法而形成之。随后，在周边电路区102的间隙壁136两侧的半导体基底100中形成源极区138与漏极区139，其形成方法例如是以硬掩模层132及间隙壁136为掩模，进行一离子注入工艺而形成之。接着，在半导体基底100上形成一层图案化光致抗蚀剂层140。
然后，请同时参照图1E及图3E，以图案化光致抗蚀剂层140为掩模，移除硬掩模层132。接下来，移除图案化光致抗蚀剂层140。如此一来，间隙壁136的高度会高于导体层130，因此在后续对导体层130表面进行预溅射处理以除去原生氧化层的时候，由离子轰击导体层130所产生的碎屑会被间隙壁136所阻挡，而集中在间隙壁136之间的区域。
之后，请同时参照图1F及图3F，于导体层130、源极区138与漏极区139表面上形成一层金属硅化物144，其材料例如是硅化钴。而金属硅化物144的形成方法例如是先进行预溅射处理以除去原生氧化层，然后再于半导体基底100上形成共形的一层金属层142，其材料例如是钴，形成方法例如是物理气相沉积法，如溅射法。继之，对金属层142进行一热工艺，而使金属层142与导体层130、源极区138与漏极区139反应，于其表面上生成金属硅化物144。随后，移除未反应的金属层142，移除的方法例如是各向异性蚀刻法。
值得一提的是，由于间隙壁136的高度会高于导体层130，因此在进行预溅射处理时，可避免多晶硅碎屑任意散布在半导体基底100上。因此，能解决现有技术于自对准金属硅化物工艺中，在任意散布于半导体基底100的多晶硅碎屑上形成金属硅化物，所导致导体之间产生桥接的问题。
此外，在上述存储器的制造方法中，以沟槽式存储器为例，说明本发明所提出的半导体元件及字线的制造方法。然而，于此技术领域具有通常知识者可轻易推知，本发明亦适用于其它类型的存储器。
综上所述，本发明至少具有下列优点：
1.在本发明所提出的半导体元件的制造方法中，可避免预溅射处理中所形成的多晶硅碎屑任意散布。
2.本发明所提出的具有金属硅化物的导线的制造方法可以防止因导体间产生桥接现象所导致的电性缺陷。
3.依照本发明所提出的半导体元件及字线的制造方法，可同时制作半导体元件的栅极及存储器的字线，具有工艺整合的优点。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (21)
1.一种半导体元件的制造方法，包括：
于一基底中形成一沟槽式半导体元件，该沟槽式半导体元件凸起于该基底表面；
于该沟槽式半导体元件上形成一第一介电层；
于该第一介电层上形成一导体层；
于该导体层上形成一图案化的硬掩模层；
以该图案化的硬掩模层为掩模，依序移除部份该导体层及部分该第一介电层；
于该第一介电层、该导体层及该图案化的硬掩模层的侧壁形成一间隙壁；
移除该图案化的硬掩模层；以及
于该导体层上形成一金属硅化物。
2.如权利要求1所述的半导体元件的制造方法，其中该沟槽式半导体元件的形成方法包括：
于该基底中形成一沟槽；
在该沟槽侧壁上依序形成一第二介电层、一第二导体层与一第三介电层，其中该沟槽中保留一开口，该开口底部裸露出部分该基底；以及
于该开口中形成一源极线。
3.如权利要求1所述的半导体元件的制造方法，于该导体层上形成该金属硅化物之前，还包括对该导体层进行一预溅射工艺。
4.如权利要求1所述的半导体元件的制造方法，于该第一介电层、该导体层及该图案化的硬掩模层的侧壁形成该间隙壁之后，于移除该图案化的硬掩模层之前，还包括于该间隙壁两侧的该基底中分别形成一源极区与一漏极区。
5.如权利要求4所述的半导体元件的制造方法，还包括于该源极区与该漏极区上形成该金属硅化物。
6.如权利要求1所述的半导体元件的制造方法，其中该图案化的硬掩模层的形成方法包括：
于该导体层上形成一硬掩模层；
于该硬掩模层上形成一图案化光致抗蚀剂层；
以该图案化光致抗蚀剂层为掩模，移除部份该硬掩模层；以及
移除该图案化光致抗蚀剂层。
7.如权利要求1所述的半导体元件的制造方法，其中于该第一介电层、该导体层及该图案化的硬掩模层的侧壁形成该间隙壁的方法，包括：
于该基底上形成共形的一绝缘材料层；以及
对该绝缘材料层进行一各向异性蚀刻工艺。
8.如权利要求1所述的半导体元件的制造方法，其中该金属硅化物的形成方法包括：
于该基底上形成共形的一金属层；
对该金属层进行一热工艺，而使该金属层与该导体层反应生成该金属硅化物；以及
移除未反应的该金属层。
9.如权利要求1所述的半导体元件的制造方法，其中该图案化的硬掩模层的材料包括氧化硅。
10.如权利要求1所述的半导体元件的制造方法，其中该间隙壁的材料包括氮化硅。
11.如权利要求1所述的半导体元件的制造方法，其中该金属硅化物的材料包括硅化钴或硅化钨。
12.一种具有金属硅化物的导线的制造方法，包括：
于一基底上形成图案化的一导体层及位于该导体层上的一硬掩模层；
于该导体层及该硬掩模层的侧壁形成一间隙壁；
移除该硬掩模层；以及
于该导体层上形成一金属硅化物。
13.如权利要求12所述的具有金属硅化物的导线的制造方法，其中图案化的该导体层的形成方法，包括：
于一导体材料层上形成该硬掩模层；以及
以该硬掩模层为掩模，移除部份该导体材料层，以形成图案化的该导体层。
14.如权利要求12所述的具有金属硅化物的导线的制造方法，其中该基底中已形成有多个存储器元件且该多个存储器元件表面覆盖有一绝缘层。
15.如权利要求14所述的具有金属硅化物的导线的制造方法，其中该些存储器元件包括沟槽式快闪存储器元件。
16.如权利要求12所述的具有金属硅化物的导线的制造方法，其中该硬掩模层的形成方法包括：
于该导体层上形成一硬掩模材料层；
于该硬掩模材料层上形成一图案化光致抗蚀剂层；
以该图案化光致抗蚀剂层为掩模，移除部份该硬掩模材料层；以及
移除该图案化光致抗蚀剂层。
17.如权利要求12所述的具有金属硅化物的导线的制造方法，于该导体层上形成该金属硅化物之前，还包括对该导体层进行一预溅射工艺。
18.如权利要求12所述的具有金属硅化物的导线的制造方法，其中于该导体层及该硬掩模层的侧壁形成该间隙壁的方法，包括：
于该基底上形成共形的一绝缘材料层；以及
对该绝缘材料层进行一各向异性蚀刻工艺。
19.如权利要求12所述的具有金属硅化物的导线的制造方法，其中该金属硅化物的形成方法包括：
于该基底上形成共形的一金属层；
对该金属层进行一热工艺，而使该金属层与该导体层反应生成该金属硅化物；以及
移除该未反应的金属层。
20.如权利要求12所述的具有金属硅化物的导线的制造方法，其中该硬掩模层的材料包括氧化硅，且该间隙壁的材料包括氮化硅。
21.如权利要求12所述的具有金属硅化物的导线的制造方法，其中该金属硅化物的材料包括硅化钴或硅化钨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100920457A CN100378952C (zh) | 2005-08-16 | 2005-08-16 | 半导体元件及具有金属硅化物的导线的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100920457A CN100378952C (zh) | 2005-08-16 | 2005-08-16 | 半导体元件及具有金属硅化物的导线的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1917166A CN1917166A (zh) | 2007-02-21 |
| CN100378952C true CN100378952C (zh) | 2008-04-02 |
Family
ID=37738112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100920457A Expired - Fee Related CN100378952C (zh) | 2005-08-16 | 2005-08-16 | 半导体元件及具有金属硅化物的导线的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100378952C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI708342B (zh) * | 2017-05-19 | 2020-10-21 | 力智電子股份有限公司 | 半導體結構及其製造方法以及半導體元件的終端區結構 |
| US11557597B2 (en) * | 2020-03-03 | 2023-01-17 | Micron Technology, Inc. | Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1476075A (zh) * | 2002-08-13 | 2004-02-18 | 旺宏电子股份有限公司 | 自行对准钴硅化物的接触窗制作工艺技术 |
| CN1479376A (zh) * | 2002-08-28 | 2004-03-03 | �����ɷ� | 存储器件的结构及其制造方法 |
| CN1516270A (zh) * | 2003-01-06 | 2004-07-28 | ���ǻ��� | 多位存储单元及其制造方法及其操作方法 |
-
2005
- 2005-08-16 CN CNB2005100920457A patent/CN100378952C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1476075A (zh) * | 2002-08-13 | 2004-02-18 | 旺宏电子股份有限公司 | 自行对准钴硅化物的接触窗制作工艺技术 |
| CN1479376A (zh) * | 2002-08-28 | 2004-03-03 | �����ɷ� | 存储器件的结构及其制造方法 |
| CN1516270A (zh) * | 2003-01-06 | 2004-07-28 | ���ǻ��� | 多位存储单元及其制造方法及其操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1917166A (zh) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100936585B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20050201155A1 (en) | Memory device and fabrication method thereof | |
| US11737257B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN101996950A (zh) | 半导体器件及其制造方法 | |
| CN109326596A (zh) | 具有电容连接垫的半导体结构与电容连接垫的制作方法 | |
| US7928494B2 (en) | Semiconductor device | |
| US20050105332A1 (en) | Memory device and fabrication method thereof | |
| CN100378952C (zh) | 半导体元件及具有金属硅化物的导线的制造方法 | |
| CN101154625A (zh) | 在半导体器件中制造存储节点接触的方法 | |
| US7316956B2 (en) | Method for fabricating semiconductor device and wire with silicide | |
| US20230337417A1 (en) | Method for forming semiconductor memory structure | |
| JP2008218638A (ja) | 半導体装置およびその製造方法 | |
| US9349813B2 (en) | Method for fabricating semiconductor device | |
| KR100350767B1 (ko) | 반도체 소자의 제조방법 | |
| CN100452362C (zh) | 非易失存储器及其制造方法 | |
| US6423597B1 (en) | Structure of a DRAM and a manufacturing process thereof | |
| KR20040029525A (ko) | 플레쉬 메모리 소자 및 그 제조방법 | |
| KR20000044673A (ko) | 반도체 메모리소자의 제조방법 | |
| US20030134477A1 (en) | Memory structure and method for manufacturing the same | |
| KR19990057892A (ko) | 반도체 소자의 콘택 형성 방법 | |
| JP2005524992A (ja) | 半導体不揮発性メモリを製造する方法 | |
| CN117693195A (zh) | 半导体器件 | |
| CN116528583A (zh) | 半导体装置 | |
| CN118413991A (zh) | 半导体装置及其制造方法 | |
| CN103296050A (zh) | 相变存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080402 |