CN100377313C - 提高深亚微米多晶硅栅刻蚀均匀性的方法 - Google Patents

提高深亚微米多晶硅栅刻蚀均匀性的方法 Download PDF

Info

Publication number
CN100377313C
CN100377313C CNB2004100624891A CN200410062489A CN100377313C CN 100377313 C CN100377313 C CN 100377313C CN B2004100624891 A CNB2004100624891 A CN B2004100624891A CN 200410062489 A CN200410062489 A CN 200410062489A CN 100377313 C CN100377313 C CN 100377313C
Authority
CN
China
Prior art keywords
crystalline silicon
deep submicron
multiple crystalline
etching
silicon grating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100624891A
Other languages
English (en)
Other versions
CN1588627A (zh
Inventor
唐果
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CNB2004100624891A priority Critical patent/CN100377313C/zh
Publication of CN1588627A publication Critical patent/CN1588627A/zh
Application granted granted Critical
Publication of CN100377313C publication Critical patent/CN100377313C/zh
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种提高深亚微米多晶硅栅刻蚀均匀性的方法，由对硬掩模层进行刻蚀、去胶、对多晶硅进行主刻蚀、对栅极进行过刻蚀、微沟槽形成阶段等五个步骤构成。本发明在线条底部形成微沟槽，一定程度上降低了沟道宽度，控制了线条形貌，从而提高了器件的性能。

Description

提高深亚微米多晶硅栅刻蚀均匀性的方法
技术领域
本发明涉及一种提高深亚微米多晶硅栅刻蚀均匀性的方法。此方法还可在线条底部形成micronotch(微沟槽)，一定程度上降低了沟道宽度，控制了线条形貌，从而提高了器件的性能。
背景技术
目前，传统的栅极刻蚀工艺为了获得陡直的图形，往往避免在线条的刻蚀时出现底切、“鸟嘴”现象。但随着半导体器件的进一步缩小，现有的光刻能力渐渐不能适应日益减小的线条尺寸。因此挖掘工艺的潜力成为必须。
在0.3um特征尺寸的工艺成为主流的时候，就有人提出并实行“T”型工艺步骤。即通过增加工艺步骤和气体种类形成上宽下窄的栅极结构，这种方法可以有效地降低对光刻的要求，同时又减低了互连对准的难度。但是，这种方法对工艺条件的要求非常严格，需要严格地定义每一步骤的工艺时间以及各气体的配比关系，工艺窗口较小，不能适用于大规模的投产。
发明内容
本发明的目的是提供一种提高深亚微米多晶硅栅刻蚀均匀性的方法。
本方法针对的栅极结构，从上到下依次包括：光刻好的光刻胶层，是有机含碳材料，约3000A-5000A；硬掩模层，400A-2000A；多晶硅层，1500A-5000A；栅氧化层，15A-100A；底层是硅衬底。
为实现上述目的，本发明依次采用步骤A、B、C、D和E构成(本发明的气体组分，均采用体积百分比)：
A.对硬掩模层进行刻蚀：在硬掩膜刻蚀(hardmask open)后去胶。刻蚀气体包括40-60％的NF3或SF6、20-50％的Cl2和10-20％的Ar(都是体积比)。
对硬掩模的刻蚀，气体的主要组成为含F气体和Cl2、Ar。刻蚀过程中F和Cl为反应物质，含F气体可采用NF3或SF6，减少聚合物的产生；在等离子体激发后，Ar+主要起到物理轰击的作用，以便打开硬掩模层牢固的分子键，加速反应的进行。本步刻蚀的衬底偏压是-100V至-200V，功率80W，这样才能保证较高的刻蚀速率。优选的，刻蚀气体包括40-60vt％的NF3、20-50vt％的Cl2和10-20vt％的Ar(都是体积比)。
B.去胶：通入大流量(3000～4000sccm)O2等离子体去胶或是在独立的去胶腔室内去胶。
由于在深亚微米工艺中高宽比(aspect ratio)进一步加大，因此如果在保留光刻胶的情况下继续刻蚀，那么高宽比的持续增长必然会引起严重的天线效应，导致栅绝缘层击穿，甚至器件失效。因此，本方法在hardmask open后即进行去胶。可通入大流量O2等离子体去胶或是在独立的去胶腔室内去胶。
C.对多晶硅进行主刻蚀：刻蚀气体包括10-30vt％的CHF3、40-80vt％的Cl2和10-30vt％的He/O2混合气体(O2占He/O2混合气体的30vt％)。
多晶硅刻蚀(主刻蚀)的衬底偏压是-100V至-200V，这样才能在侧壁上形成良好的钝化层。衬底偏压功率为50～80W，在70W有较好效果。
需要指出的是，如果多晶硅层的掺杂在整个晶圆上的分布不同的话，比如同一晶圆上既有N型掺杂又有P型掺杂，那么单纯在Cl2这一种刻蚀剂的作用下刻蚀速率存在着很大的差异，很难保证刻蚀的均匀性。针对于这一点，含F气体对N型或P型的多晶硅刻蚀速率相近，掺入含F气体有助于刻蚀速率的均匀性。但由于F的刻蚀速率过高，容易导致过刻或侧壁侵蚀，本方法选用CHF3，由于CHF3在反应过程中会产生很多聚合物副产物，能够钝化侧壁，所以既保证了刻蚀速率的均匀性又不会影响侧壁的陡直。
D.栅极的过刻蚀阶段，所用的气体必须有良好的选择性(至少150∶1，相对于栅下绝缘层，也就是氧化层)。其中含有Br、Cl和O的气体具有良好的选择性；HBr与多晶硅的反应比氯慢得多，所以HBr的刻蚀容易控制轮廓。所用气体组成：70-90vt％的HBr、0-10vt％的Cl2和10-20vt％的He/O2混合气体(O2占He/O2混合气体的30vt％)。过刻蚀的偏压功率是40～50W。
E.微沟槽形成阶段，此时的气体O2含量增大，同时衬底偏压应更小或为零。这样才能避免破坏薄氧化层，同时对栅线条底部刻蚀，所用气体可以由50-80vt％的HBr和20-50vt％的He/O2混合气体(O2占He/O2混合气体的30vt％)。此阶段的选择比可达到200∶1或更高。可根据时间控制此步工艺中微沟槽的形成。
本发明的优点是：本方法的应用可以降低对光刻技术的进一步要求，同时保证了刻蚀轮廓的陡直以及整个晶圆的均匀性，提高了所做的半导体器件的性能。
附图说明
图1为本发明的微沟槽结构示意图；
图2为本发明实施例1的结果剖面图。日立FE-SEM4700图像，加速电压1kV，放大倍数10万倍。
图中，1为栅极，2为微槽，3为栅绝缘层，4为衬底。
具体实施方式
下面提供的实施例用于进一步阐述本发明，而不构成对本发明范围的限制。
1.材料
实施例所用及其它的气体由香港特气公司提供，纯度均大于99.999％。
2.设备
使用RAINBOW4420多晶硅刻蚀机进行处理。
实施例1～5如第4页的表1所示。
如图2所示，经过本发明的处理方法，在栅极1的底部形成微槽2，可提高所做的半导体器件的性能。
表1
  步骤   实施例1   实施例2   实施例3   实施例4   实施例5
  硬掩模刻蚀   V为200sccm60％NF<sub>3</sub> 30％Cl<sub>2</sub> 10％ArP为100W   V为200sccm60％NF<sub>3</sub> 20％Cl<sub>2</sub> 20％ArP为90W   V为200sccm40％NF<sub>3</sub> 40％Cl<sub>2</sub> 20％ArP为100W   V为200sccm45％SF<sub>6</sub> 40％Cl<sub>2</sub> 15％ArP为90W   V为200sccm40％SF<sub>6</sub> 50％Cl<sub>2</sub> 10％ArP为100W
  去胶   O<sub>2</sub> 3500sccmP为0W   O<sub>2</sub> 3500sccmP为0W   O<sub>2</sub> 3500sccmP为0W   O<sub>2</sub> 3500sccmP为0W   O<sub>2</sub> 3500sccmP为0W
  多晶硅主刻蚀   V为200sccm10％CHF<sub>3</sub> 80％Cl<sub>2</sub>10％He/O<sub>2</sub>P为80W   V为200sccm30％CHF<sub>3</sub> 40％Cl<sub>2</sub>30％He/O<sub>2</sub>P为50W   V为200sccm20％CHF<sub>3</sub> 65％Cl<sub>2</sub>15％He/O<sub>2</sub>P为70W   V为200sccm15％CHF<sub>3</sub> 70％Cl<sub>2</sub>15％He/O<sub>2</sub>P为70W   V为200sccm20％CHF<sub>3</sub> 60％Cl<sub>2</sub>20％He/O<sub>2</sub>P为75W
  过刻蚀   V为150sccm70％HBr 10％Cl<sub>2</sub>20％He/O<sub>2</sub>P为50W   V为150sccm90％HBr 0％Cl<sub>2</sub>10％He/O<sub>2</sub>P为50W   V为150sccm75％HBr 5％Cl<sub>2</sub>20％He/O<sub>2</sub>P为40W   V为150sccm75％HBr 10％Cl<sub>2</sub>15％He/O<sub>2</sub>P为50W   V为150sccm80％HBr 0％Cl<sub>2</sub>20％He/O<sub>2</sub>P为40W
  微沟槽刻蚀   V为150sccm80％HBr 20％He/O<sub>2</sub>P为40W   V为150sccm75％HBr 25％He/O<sub>2</sub>P为40W   V为150sccm50％HBr 50％He/O<sub>2</sub>P为50W   V为150sccm80％HBr 20％He/O<sub>2</sub>P为40W   V为150sccm60％HBr 40％He/O<sub>2</sub>P为50W
表中，V为气体总流量，P为衬底偏压功率。

Claims (9)

1.一种提高深亚微米多晶硅栅刻蚀均匀性的方法，其特征在于，依次采用步骤A、B、C、D和E构成：A.对硬掩模层进行刻蚀；B.通入O2等离子体去胶或是在独立的去胶腔室内去胶；C.对多晶硅进行主刻蚀；D.对栅极进行过刻蚀；E.形成微沟槽；所述的步骤A中，刻蚀气体为40-60vt％的NF3或SF6、20-50vt％的Cl2和10-20vt％的Ar。
2.根据权利要求1所述的提高深亚微米多晶硅栅刻蚀均匀性的方法，其特征在于：所述的步骤B中，O2等离子体的流量为3000～4000sccm。
3.根据权利要求1所述的提高深亚微米多晶硅栅刻蚀均匀性的方法，其特征在于：所述的步骤C中，刻蚀气体为10-30vt％的CHF3、40-80vt％的Cl2和10-30vt％的He/O2混合气体，其中O2占He/O2混合气体的30vt％。
4.根据权利要求1所述的提高深亚微米多晶硅栅刻蚀均匀性的方法，其特征在于：所述的步骤D中，所用气体组成：70-90vt％的HBr、0-10vt％的Cl2和10-20vt％的He/O2混合气体，其中O2占He/O2混合气体的30vt％。
5.根据权利要求1所述的提高深亚微米多晶硅栅刻蚀均匀性的方法，其特征在于：所述的步骤E中，所用气体组成：50-80vt％的HBr和20-50vt％的He/O2混合气体，其中O2占He/O2混合气体的30vt％。
6.根据权利要求1所述的提高深亚微米多晶硅栅刻蚀均匀性的方法，其特征在于：所述的步骤A中，衬底偏压是-100V至-200V，功率80W。
7.根据权利要求1所述的提高深亚微米多晶硅栅刻蚀均匀性的方法，其特征在于：所述的步骤C中，衬底偏压功率为50～80W。
8.根据权利要求7所述的提高深亚微米多晶硅栅刻蚀均匀性的方法，其特征在于：所述的步骤C中，衬底偏压功率为70W。
9.根据权利要求1所述的提高深亚微米多晶硅栅刻蚀均匀性的方法，其特征在于：所述的所述的步骤D中，衬底偏压功率是40～50W。
CNB2004100624891A 2004-07-12 2004-07-12 提高深亚微米多晶硅栅刻蚀均匀性的方法 Active CN100377313C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100624891A CN100377313C (zh) 2004-07-12 2004-07-12 提高深亚微米多晶硅栅刻蚀均匀性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100624891A CN100377313C (zh) 2004-07-12 2004-07-12 提高深亚微米多晶硅栅刻蚀均匀性的方法

Publications (2)

Publication Number Publication Date
CN1588627A CN1588627A (zh) 2005-03-02
CN100377313C true CN100377313C (zh) 2008-03-26

Family

ID=34603714

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100624891A Active CN100377313C (zh) 2004-07-12 2004-07-12 提高深亚微米多晶硅栅刻蚀均匀性的方法

Country Status (1)

Country Link
CN (1) CN100377313C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397587C (zh) * 2005-12-05 2008-06-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种能够避免微沟槽现象的硅栅刻蚀工艺
CN103022100B (zh) * 2011-09-27 2015-09-02 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的结构及其形成方法
CN103456676A (zh) * 2012-05-31 2013-12-18 无锡华润上华科技有限公司 接触孔硅凹槽蚀刻方法
CN105513942A (zh) * 2014-09-22 2016-04-20 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132437A1 (en) * 2001-03-19 2002-09-19 International Business Machines Corporation Fabrication of notched gates by passivating partially etched gate sidewalls and then using an isotropic etch
US20020155665A1 (en) * 2001-04-24 2002-10-24 International Business Machines Corporation, Formation of notched gate using a multi-layer stack
CN1378705A (zh) * 1998-12-07 2002-11-06 英特尔公司 带凹槽栅极的晶体管
US20030143791A1 (en) * 2002-01-29 2003-07-31 Samsung Electronics Co., Ltd. Methods for fabricating MOS transistors with notched gate electrodes
CN1485886A (zh) * 2002-09-27 2004-03-31 上海宏力半导体制造有限公司 形成凹槽栅极轮廓的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378705A (zh) * 1998-12-07 2002-11-06 英特尔公司 带凹槽栅极的晶体管
US20020132437A1 (en) * 2001-03-19 2002-09-19 International Business Machines Corporation Fabrication of notched gates by passivating partially etched gate sidewalls and then using an isotropic etch
US20020155665A1 (en) * 2001-04-24 2002-10-24 International Business Machines Corporation, Formation of notched gate using a multi-layer stack
US20030143791A1 (en) * 2002-01-29 2003-07-31 Samsung Electronics Co., Ltd. Methods for fabricating MOS transistors with notched gate electrodes
CN1485886A (zh) * 2002-09-27 2004-03-31 上海宏力半导体制造有限公司 形成凹槽栅极轮廓的方法

Also Published As

Publication number Publication date
CN1588627A (zh) 2005-03-02

Similar Documents

Publication Publication Date Title
CN100365777C (zh) 具有改进型抗蚀剂及/或蚀刻轮廓特征的介电膜用蚀刻方法
US7303999B1 (en) Multi-step method for etching strain gate recesses
CN107924837A (zh) 干式蚀刻方法
JP3116569B2 (ja) ドライエッチング方法
US20050181604A1 (en) Method for structuring metal by means of a carbon mask
CN101752290B (zh) 浅沟槽隔离结构的形成方法
CN106128942A (zh) 一种消除碳化硅器件终端刻蚀中微掩膜的方法
US6955964B2 (en) Formation of a double gate structure
CN100377313C (zh) 提高深亚微米多晶硅栅刻蚀均匀性的方法
Mahorowala et al. Etching of polysilicon in inductively coupled Cl 2 and HBr discharges. I. Experimental characterization of polysilicon profiles
KR100503814B1 (ko) 반도체 소자의 게이트 형성 방법
US20080102624A1 (en) Method of fabricating semiconductor device with recess gate
CN101764081B (zh) 连接孔的制造方法
US11232954B2 (en) Sidewall protection layer formation for substrate processing
JP2687787B2 (ja) ドライエッチング方法
KR100643570B1 (ko) 반도체 소자 제조 방법
JPH05152255A (ja) ドライエツチング方法
JPH04346427A (ja) ドライエッチング方法
CN100371278C (zh) 避免沟槽底部毛边生成的多晶硅刻蚀工艺
CN101577253A (zh) Eeprom器件制备中写入栅极顶角圆化的方法
CN101764059B (zh) 双镶嵌结构的形成方法及沟槽形成方法
KR100927410B1 (ko) 반도체 장치의 미세 패턴 형성 방법
KR102535484B1 (ko) 유기 층 에칭시 수직 프로파일들을 생성하기 위한 방법
CN113035699A (zh) 半导体器件的制造方法
JP2010004058A (ja) シリコン膜のドライエッチング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No. 8, Wenchang Avenue, Beijing economic and Technological Development Zone, 100176

Patentee after: Beijing North China microelectronics equipment Co Ltd

Address before: 100016 floor 2, block M5, 1 Jiuxianqiao East Road, Chaoyang District, Beijing.

Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing