CN100372098C - 半导体器件的制造方法及半导体器件 - Google Patents
半导体器件的制造方法及半导体器件 Download PDFInfo
- Publication number
- CN100372098C CN100372098C CNB2005100748244A CN200510074824A CN100372098C CN 100372098 C CN100372098 C CN 100372098C CN B2005100748244 A CNB2005100748244 A CN B2005100748244A CN 200510074824 A CN200510074824 A CN 200510074824A CN 100372098 C CN100372098 C CN 100372098C
- Authority
- CN
- China
- Prior art keywords
- film
- family
- wiring
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
根据本发明的一个方面,提供了一种制造半导体器件的方法,所述方法包括:通过电镀方法在其表面中具有凹槽部分的衬底上形成第一金属膜,以将所述第一金属膜埋入所述凹槽部分的至少部分中;通过不同于所述电镀方法的膜沉积方法在所述第一金属膜上形成第二金属膜,所述第二金属膜包括作为主要成分的金属并包含杂质,所述金属是所述第一金属膜的主要成分,所述杂质的浓度低于所述第一金属膜中包含的杂质的浓度;热处理所述第一和第二金属膜;以及除去除了埋入所述凹槽中的部分之外的所述第一和第二金属膜。
Description
相关申请的交叉引用
本申请基于并要求2004年7月4日提交的在先日本专利申请2004-167763的优选权;在此引入其全部内容作为参考。
技术领域
本发明涉及半导体器件的制造方法及半导体器件。
背景技术
作为布线半导体器件的材料,最近开始使用Cu来代替Al,以降低布线电阻,并改善可能导致错误布线的抗迁移能力,所述迁移例如电迁移(EM)和应力迁移(SM)。
不同于Al,Cu难于通过RIE(反应离子蚀刻)来处理。因此,为了用Cu形成布线,使用镶嵌方法,其中,先在绝缘膜表面中形成槽或孔,然后在绝缘膜上形成Cu膜,以将Cu埋入槽或孔,随后通过CMP(化学机械抛光)除去Cu膜的不需要部分,从而形成布线。
对于在镶嵌方法中形成Cu膜的方法,使用允许自下而上(bottom-up)的沉积的电镀方法。在这里所用的电镀溶液中,混合预定量的三种添加剂,即催化剂、抑制剂以及平整剂(leveler),而所述添加剂的效果实现了自下而上的沉积。
然而,如果将添加剂混合在电镀溶液中,则在Cu膜中混入了杂质。该问题相关于膜的沉积速度,在难于发生自下而上的沉积的宽布线槽中比在显著发生自下而上的沉积的窄布线槽中混合了更多的杂质。由于宽布线槽中的杂质将成为导致缺陷的因素,因此需要减少杂质的方法。
发明内容
根据本发明的一个方面,提供了制造半导体器件的方法,所述方法包括:通过电镀方法在其表面中具有凹槽部分的衬底上形成第一金属膜,以将所述第一金属膜埋入所述凹槽部分的至少部分中;通过不同于所述电镀方法的膜沉积方法在所述第一金属膜上形成第二金属膜,所述第二金属膜包括作为主要成分的金属并包含杂质,所述金属是所述第一金属膜的主要成分,所述杂质的浓度低于所述第一金属膜中包含的杂质的浓度;热处理所述第一和第二金属膜;以及在所述热处理之后,除去除了埋入所述凹槽中的部分之外的所述第一和第二金属膜。
根据本发明的另一个方面,提供了制造半导体器件的方法,所述方法包括:将其表面中具有凹槽部分的衬底浸入电镀溶液池中的电镀溶液中,并且当以50rpm或更低的旋转速度旋转所述衬底时,以15L/分钟或更高的供给速度将所述电镀溶液供给到所述电镀溶液池中,从而通过电镀方法在所述衬底上形成金属膜,从而在所述凹槽部分的至少部分中埋入所述金属膜;以及除去除了埋入所述凹槽部分中的部分之外的所述金属膜。
根据本发明的另一个方面,提供了一种半导体器件,所述器件包括:衬底;绝缘膜,在所述衬底上形成并具有第一凹槽部分以及在同一表面上的第二凹槽部分;第一布线,被埋入所述第一凹槽部分中并具有0.3μm或更小的线宽;以及第二布线,被埋入所述第二凹槽部分中并具有大于0.3μm的线宽,并包含浓度低于在所述第一布线中包含的杂质浓度的杂质。
附图说明
图1是示出根据第一实施例的半导体器件的制造方法的流程的流程图;
图2A至图2H图解示出了根据第一实施例的半导体器件的制造方法;
图3是示出根据第二实施例的半导体器件的制造方法的流程的流程图;
图4图解示出了根据第二实施例的半导体器件的制造方法;
图5图解示出了根据第二实施例的电镀膜的形成方法;
图6是示出当通过在以50rpm或更低的旋转速度旋转晶片的同时以15L/分钟或更高的供给速度供给电镀溶液而进行电镀时,Cu离子和添加剂的浓度与到晶片表面的距离的关系的曲线图;
图7是示出当通过在以约100rpm的旋转速度旋转晶片的同时以15L/分钟或更高的供给速度供给电镀溶液而进行电镀时,Cu离子和添加剂的浓度与到晶片表面的距离的关系的曲线图;
图8是示出当通过在以50rpm或更低的旋转速度旋转晶片的同时以低于15L/分钟的供给速度供给电镀溶液而进行电镀时,Cu离子和添加剂的浓度与到晶片表面的距离的关系的曲线图;
图9是示出根据实验实例2的晶片旋转速度和缺陷密度之间的关系的曲线图;
图10A至图10N图解示出了根据第三实施例的半导体器件的制造方法;
图11A图解示出了根据第三实施例,当宽布线的主要成分是Cu并且阻挡金属膜由Ti构成时,在宽布线和阻挡金属膜之间的界面状态;以及图11B图解示出了当宽布线的主要成分是Cu并且阻挡金属膜由Ta构成时,在宽布线和阻挡金属膜之间的界面状态。
具体实施方式
(第一实施例)
下面将描述第一实施例。图1是示出根据该实施例的半导体器件的制造方法的流程的流程图,以及图2A至图2H图解示出了根据该实施例的半导体器件的制造方法。
如图2A所示,通过例如化学气相沉积(CVD)或涂敷在半导体晶片W(下面简称为“晶片”)上形成层间绝缘膜1(步骤1a)。构成层间绝缘膜1的材料实例为如有机Si氧化物膜、有机树脂膜和多孔Si氧化物膜的低介电常数绝缘膜,SiO2膜等。
在形成层间绝缘膜1后,如图2B所示,通过光刻技术和反应离子蚀刻(RIE)在层间绝缘膜1中形成每个宽0.3μm或更少的窄布线槽1A和每个宽大于0.3μm的宽布线槽1B(步骤2a)。为了形成窄布线槽1A和宽布线槽1B,当旋转晶片W时,在层间绝缘膜1上施加增透膜和化学放大光刻胶。在施加光刻胶后,利用在其上形成有预定图形的掩模通过紫外光进行曝光。然后,用显影溶液进行显影,从而在层间绝缘膜1上形成抗蚀剂图形。当在层间绝缘膜1上形成抗蚀剂图形后,利用用作抗蚀剂图形的掩模通过RIE蚀刻层间绝缘膜1,从而在层间绝缘膜1中形成窄布线槽1A和宽布线槽1B。当在层间绝缘膜1中形成窄布线槽1A和宽布线槽1B后,通过灰化或类似处理除去抗蚀剂和增透膜。
当在层间绝缘膜1中形成窄布线槽1A和宽布线槽1B后,如图2C所示,通过例如溅射或CVD在层间绝缘膜1上形成阻挡金属膜2,以抑制金属扩散入层间绝缘膜1(步骤3a)。构成阻挡金属膜2的材料实例为如Ta、Ti、TaN、TiN、NbN、WN以及VN的导电材料。阻挡金属膜2可以由这些材料的叠层形成。
当在层间绝缘膜1上形成阻挡金属膜2后,如图2D所示,通过例如溅射在阻挡金属膜2上形成籽晶膜3,以在电解电镀时通过电流(步骤4a)。构成籽晶膜3的材料实例为例如Cu的金属。
当在阻挡金属膜2上形成籽晶膜3后,将电镀溶液供给到籽晶膜3的表面上,并且同时对籽晶膜提供电流,从而如图2E所示,通过电镀在籽晶膜3上形成电镀膜(第一金属膜)4(步骤5a)。在电镀溶液中,除例如Cu离子的金属离子外,还混合预定量的添加剂,例如催化剂、抑制剂和平整剂。并且,这样形成电镀膜4,以将其埋入整个其中容易发生自下而上的沉积的每个窄布线槽1A中、以及部分其中难于发生自下而上的沉积的每个宽布线槽1B中。电镀膜4主要由例如Cu的金属构成,但是其中混有杂质。这里的“杂质”指含有以下物质中的至少一种的物质:S、Cl、O、C和N。
当在籽晶膜3上形成电镀膜4后,如图2F所示,通过例如溅射,在电镀膜4上形成厚度为例如约500nm的溅射膜(第二金属膜)5(步骤6a)。溅射膜5可以通过利用高纯度的靶材在高真空和Ar气中形成。这样形成溅射膜5以埋入每个宽布线槽1B的其它部分中。溅射膜5的主要成分是与电镀膜4的主要成分金属相同的金属。
溅射膜5中的杂质的浓度(下面称为“杂质浓度”)低于电镀膜4中的杂质浓度。这里,溅射膜5中的杂质浓度低于电镀膜4中的杂质浓度表示,在溅射膜5中存在的S、Cl、O、C和N中的至少一种中具有最高浓度的成分的浓度低于在电镀膜4中存在的S、Cl、O、C和N中的至少一种中具有最高浓度的成分的浓度。可以通过例如二次离子质谱仪(SIMS)测量杂质浓度。在溅射膜5中存在的S、Cl、O、C和N中的至少一种中具有最高浓度的成分的浓度优选为1.00×1017原子/cm3或更低。
另外,在该实施例中,通过溅射形成溅射膜5,但是可以使用任何膜沉积方法代替溅射,只要所述方法可以形成杂质浓度比电镀膜4低的膜。这样的膜沉积方法的实例为CVD。
当在电镀膜4上形成溅射膜5后,热处理晶片W,以生长籽晶膜3、电镀膜4和溅射膜5的晶体,从而如图2G所示形成布线膜6(步骤7a)。这里,当热处理晶片W时,电镀膜4中的杂质扩散进入溅射膜5以变得均匀。例如在150℃至300℃下进行30秒至60分钟的热处理。
在热处理晶片W后,进行例如化学机械抛光(CMP),以如图2H所示,除去在层间绝缘膜1上的阻挡金属膜2和布线膜6的不需要部分,而留下在窄布线槽1A和宽布线槽1B中的阻挡金属膜2和布线膜6(步骤8a)。尤其是,在晶片W接触抛光片的情况下,当旋转晶片W和抛光片(未示出)时,将浆液(未示出)供给到晶片W上。从而,抛光布线膜6等。该抛光方法不限于CMP,而是可以使用其它方法。其它方法的实例为电解抛光。
通过这些方法,形成了每个的线宽为0.3μm或更小的窄布线(第一布线)6A和每个的线宽大于0.3μm的宽布线(第二布线)6B。此时,在获得的宽布线6B中的杂质浓度低于在窄布线6A中的杂质浓度。这是因为宽布线6B是由籽晶膜2、电镀膜4和杂质浓度比电镀膜4低的溅射膜5形成,而窄布线6A是由籽晶膜2和电镀膜4形成。
这里,对于窄布线6A和宽布线6B各自的杂质浓度,优选窄布线6A中的杂质浓度基本在5×1018原子/cm3至1×1019原子/cm3的范围中,以及宽布线6B中的杂质浓度基本在低于约5×1018原子/cm3的范围中。也就是说,如果在窄布线6A中的杂质浓度太低,由杂质引起的布线中的孔的固定(pinning)将是非常不希望的,并且,如果窄布线6A和宽布线6B中的杂质浓度过高而偏离上述各自的范围,将更可能发生由于杂质聚集而引起的缺陷。在该实施例中,例如,优选的是,将每个的线宽不低于0.05μm且不高于0.3μm、并且其中容易发生自下而上的沉积的窄布线6A中的杂质浓度在电镀膜沉积时设置为5×1018原子/cm3至1×1019原子/cm3,将每个的线宽大于0.3μm且不大于10μm、并且与窄布线6A形成在同一表面上的宽布线6B中的杂质浓度设置为低于5×1018原子/cm3。可以将这里的杂质浓度定义为在每个窄布线6A和宽布线6B中存在的S、Cl、O、C和N中的至少一种中的具有最高浓度的成分的浓度。
根据该实施例,可以降低宽布线槽1B中的杂质浓度,这可以使形成的宽布线6B具有减少的缺陷数。宽布线槽1B中杂质的存在导致缺陷的可能原因如下。具体是,在容易发生自下而上的沉积的窄布线槽1A中,即使将过量的添加剂供给到其中,由于电镀膜4的较大的膜沉积速度,不会形成较高的杂质浓度,但是在其中难于发生自下而上的沉积的宽布线槽1B中,添加剂的过多供给增加了杂质浓度。根据在热处理过程中的晶体生长的进展,认为这在宽布线槽1B的杂质聚集的部分导致了缺陷的发生。
在该实施例中,因为在电镀膜4上形成杂质浓度比电镀膜4低的溅射膜5,在热处理过程中,电镀膜4中的杂质可能扩散到溅射膜5中。这可以降低宽布线槽1B中的杂质浓度,以使形成的宽布线6B具有减少的缺陷数,从而可以提供布线可靠性得到改善的半导体器件。
而且,根据该实施例,将电镀膜4形成为埋入每个宽布线槽1B的部分中,并且随后将溅射膜5形成为埋入宽布线槽1B的其它部分中,这相比于将电镀膜4埋入整个宽布线槽1B中的情况可以减少宽布线槽1B中的杂质。这使得可以形成具有减少的缺陷数的宽布线6B。
而且,根据该实施例,每个窄布线槽1A的宽度是0.3μm或更小,并且电镀膜4被埋入整个窄布线槽1A中,这确保了通过自下而上的沉积将电镀膜4埋入窄布线槽1A中。注意,认为在宽度为0.3μm或更小的槽中容易发生自下而上的沉积。而且,在这样的窄布线6A中,晶体生长的进展限于窄布线槽1A的宽度或更小,从而在晶体生长中由于杂质聚集而引起的缺陷将更少可能地发生。
另外,根据该实施例,在窄布线6A中存在的特定量的杂质使得可以固定窄布线6A中的孔,以防止孔在窄布线6A中迁移。这可以抑制在布线中产生大的空隙,其可能导致布线断裂或电阻增加,从而可以提供布线可靠性得到改善的半导体器件。
(实验实例1)
下面将描述实验实例1。
在该实验实例中,测量了Cu膜中的杂质浓度,并测量了Cu布线中的缺陷密度。
在该实验实例中,使用了通过下述方法形成的晶片。当在每个具有有源部分的Si衬底上形成厚度为20nm的氧化膜后,通过CVD形成厚度为300nm的SiOC基低介电常数绝缘膜(层间绝缘膜)。然后,通过光刻工艺和RIE工艺形成每个的宽度为4μm、深度为250nm的布线槽(宽布线槽)。然后,在通过湿蚀刻工艺除去抗蚀剂后,通过长距离溅射形成分别为30nm和80nm的Ta膜(阻挡金属膜)和Cu膜(籽晶膜)。接着,通过两种膜沉积方法形成Cu膜。在条件1中,在1A/晶片的电流条件下通过电解电镀形成厚度为210nm的Cu膜(电镀膜)。另外,在条件2中,在1A/晶片的电流条件下通过电解电镀形成厚度为10nm的Cu膜(电镀膜),然后,通过长距离溅射形成厚度为200nm的Cu膜(溅射膜)。接着,在氢气浓度为约10体积%的形成气体中,在270℃下对这些晶片进行40分钟的热处理,并且随后,通过CMP除去Cu膜等的不需要部分,从而形成Cu布线。
然后,利用这些晶片测量每个Cu膜中的杂质浓度以及测量每个Cu布线中的缺陷密度。在杂质浓度的测量中,在通过CMP除去Cu膜等的不需要部分之前,使用CIMS测量Cu膜中的Cl、O和C的浓度。在缺陷密度的测量中,使用缺陷检测仪测量每个Cu布线的缺陷密度。
下面将讨论结果。表1示出了在条件1和条件2下Cu膜中的杂质浓度和Cu布线中的缺陷密度。
[表1]
条件1 | 条件2 | |
Cl杂质浓度(原子/cm<sup>3</sup>) | 1.00×10<sup>19</sup> | 1.30×10<sup>16</sup> |
O杂质浓度(原子/cm<sup>3</sup>) | 2.00×10<sup>19</sup> | 5.00×10<sup>15</sup> |
C杂质浓度(原子/cm<sup>3</sup>) | 1.50×10<sup>19</sup> | 1.50×10<sup>16</sup> |
缺陷密度 | 1500 | 2 |
如表1所示,相比于在一般条件的条件1下,在条件2下的Cu膜中的杂质浓度减少了接近约3位数。因此,极大地减少了Cu布线中的缺陷密度。从这些结果可以确定,在通过电镀形成Cu膜后通过溅射形成Cu膜,实现了降低Cu膜中的杂质浓度以及降低Cu布线中的缺陷密度。另外,在该实验实例中,描述了Cu布线,但是如果在Ag电镀膜和Au电镀膜上分别形成Ag溅射膜和Au溅射膜等,则在Ag布线和Au布线中可以获得同样的效果。
(第二实施例)
下面将描述第二实施例。该实施例将描述这样的实例,其中通过在以50rpm或更低的旋转速度旋转晶片的同时,以15L/分钟或更高的供给速度供给电镀溶液而形成电镀膜。一些与在第一实施例中相同的内容将被省略。
图3是示出根据该实施例的半导体器件的制造方法的流程的流程图,图4图解示出了根据该实施例的半导体器件的制造方法,图5图解示出了根据该实施例的电镀膜的形成方法,图6示出了当通过在以50rpm或更低的旋转速度旋转晶片的同时以15L/分钟或更高的供给速度供给电镀溶液而进行电镀时,Cu离子和添加剂的浓度与到晶片表面的距离的关系,图7示出了当通过在以约100rpm的旋转速度旋转晶片的同时以15L/分钟或更高的供给速度供给电镀溶液而进行电镀时,Cu离子和添加剂的浓度与到晶片表面的距离的关系,以及图8示出了当通过在以50rpm或更低的旋转速度旋转晶片的同时以低于15L/分钟的供给速度供给电镀溶液而进行电镀时,Cu离子和添加剂的浓度与到晶片表面的距离的关系。
如图3所示,在晶片W上形成层间绝缘膜1(步骤1b)。在形成层间绝缘膜1后,通过光刻技术和反应离子蚀刻(RIE)在层间绝缘膜1中形成窄布线槽1A和宽布线槽1B(步骤2b)。
当在层间绝缘膜1中形成窄布线槽1A和宽布线槽1B后,在层间绝缘膜1上形成阻挡金属膜2(步骤3b)。当在层间绝缘膜1上形成阻挡金属膜2后,在阻挡金属膜2上形成籽晶膜3(步骤4b)。
当在阻挡金属膜2上形成籽晶膜3后,将电镀溶液供给到籽晶膜3的表面上,从而如图4所示,通过电解电镀形成电镀膜4(步骤5b)。在该实施例中,将电镀膜4形成为埋入整个每个窄布线槽1A和整个每个宽布线槽1B中。
如图5所示,为了形成电镀膜4,将晶片W由固定器10固定,并在下表面上设置籽晶膜3,在用作阴极的晶片W和阳极11之间施加电压。然后,将晶片W倾斜并浸入在电镀溶液池中以15L/分钟或更高的供给速度喷射流动的电镀溶液中。此时,优选旋转晶片W,以防止气泡粘附到晶片表面上,但是如果可以通过一些特定设计的浸入方法等来防止气泡的粘附,可以将晶片W不旋转地浸入电镀溶液中。
随后,当将晶片W浸入电镀溶液中时,将电镀溶液的供给速度和晶片W的旋转速度分别保持在15L/分钟或更高和50rpm或更低。从而,将电镀膜4形成为埋入窄布线槽1A和宽布线槽1B中。这里,晶片W的旋转速度不需要在整个电镀膜沉积的过程中保持不变,而是可以在50rpm或更低的范围中变化,或者晶片W的旋转将被临时停止。也就是说,只需要这样,当用电镀膜4埋入每个窄布线槽1A和宽布线槽1B的至少部分中时,以15L/分钟或更高的供给速度供给用于电镀的电镀溶液,同时以50rpm或更低的速度旋转晶片W。另外,可以通过安装在用于抽出电镀溶液的泵13、或用于向电镀溶液池12提供被泵13抽出的电镀溶液的供给管14等中的流量计(未示出)测量电镀溶液的供给速度。
该实施例使用所谓的热进入方法,其中在施加电压的同时浸入晶片W,从而从浸入的部分开始电镀。因此,当晶片W被浸入时,其旋转速度也优选为50rpm或更低。通常认为,当晶片W在低旋转速度下旋转时,如果晶片W接触电镀溶液,将在晶片W的表面上形成气泡,而破坏电镀膜4的表面均匀性。然而,我们的实验示出,当以高于0rpm和小于等于50rpm的旋转速度转动晶片W时,即使晶片W与电镀溶液接触,仍可以抑制气泡的形成。因此,可以防止对电镀膜4的表面均匀性的破坏。
当在籽晶膜3上形成电镀膜4后,热处理晶片W以生长籽晶膜3和电镀膜4的晶体,从而形成布线膜6(步骤6b)。
当形成布线膜6后,通过例如CMP进行抛光,以除去在层间绝缘膜1上的阻挡金属膜2和布线膜6的不需要的部分而留下在窄布线槽1A和宽布线槽1B中的阻挡金属膜2和布线膜6(步骤7b)。通过这些工艺,形成了每个的线宽为0.3μm或更低的窄布线6A和每个的线宽大于0.3μm的宽布线6B。
根据该实施例,可以降低宽布线槽1B中的杂质浓度,从而可以形成缺陷数减少的宽布线6B。另外,可以获得添加剂的效果,从而可以通过自下而上沉积在窄布线槽1A中埋入电镀膜4。尤其是,当旋转晶片W时,在晶片W的表面上形成扩散层。扩散层的厚度由下列关于旋转电极的Levich公式(1)表达。
δ=1.61D0 1/3υ1/6ω-1/2(1)
这里,D0是扩散系数,υ是溶液的粘度系数,以及ω是角速度。该公式示出了,晶片的旋转速度越低,则扩散层的厚度δ越大。
在电镀的初期,将电流密度调节为约10mA/cm2以确保最小线宽的埋层性质。在该条件下,电镀溶液中的Cu离子以充足的量存在,并从而处于决定反应速度的状态。从而,认为Cu离子的浓度(Cu离子浓度)在扩散层中也基本恒定。另一方面,只有添加剂为少量时表现出效果,从而电镀溶液中的添加剂的浓度(添加剂浓度)远小于Cu离子的浓度,并且添加剂处于在晶片W的表面上决定扩散速度的状态。因此,可以认为扩散层中的添加剂浓度表现出基本线性的浓度梯度。
如图7所示,当晶片W的旋转速度为约100rpm时,扩散层的厚度变得更小,从而在晶片W的表面附近的添加剂浓度增大,这导致电镀膜4中的高杂质浓度。另一方面,如图6和8所示,当晶片W的旋转速度为50rpm或更低时,扩散层的厚度变大,从而在晶片W的表面附近的添加剂浓度变低。因此,减少了进入电镀膜4的添加剂的量,从而降低了电镀膜4的杂质浓度。因此,可以形成缺陷数减少的宽布线6B。
然而,当电镀溶液的供给速度低于15L/分钟时,增大了在电镀溶液池12中的电镀溶液中的添加剂在晶片W的表面上的粘附性,从而减小了扩散层外的添加剂浓度,如图8所示。结果,在晶片W的表面上的添加剂浓度变得低于需要量,从而不能获得添加剂的效果。另一方面,当以15L/分钟或更高的供给速度供给电镀溶液时,添加剂变成处于在扩散层中决定扩散速度的状态,从而在扩散层外的添加剂浓度可以基本保持恒定,如图6所示。因此,可以获得添加剂的效果,从而可以通过自下而上的沉积将电镀膜4埋入窄布线槽1A。
(实验实例2)
下面将描述实验实例2。在该实验实例中,测量了窄布线和宽布线的缺陷密度,并进行了宽布线的可靠性测试。另外,观察了当晶片与电镀溶液接触时,晶片表面的状态。
在该实验实例中,通过在第二实施例中描述的过程制备了多个300mm的晶片,其具有每个的线宽为0.09μm的窄线宽和每个的线宽为0.5μm的宽线宽,并且测量了每个晶片的窄布线和宽布线的缺陷密度,并进行了宽布线的可靠性测试。这里,在这样的条件下形成每个电镀膜,其中,将电镀溶液的供给速度设置为20L/分钟,并且以不同的旋转速度旋转晶片。另外,当形成电镀膜时,当将晶片与电镀溶液接触时,观察每个晶片的表面状态。
下面讨论结果。图9为示出根据实验实例2的晶片旋转速度与缺陷密度之间的关系的曲线图。如图9所示,即使改变晶片的旋转速度,也基本不改变窄布线中的缺陷密度,但是在宽布线中,缺陷密度随着晶片的旋转速度的降低而减小。从这些结果可以确定,晶片的旋转速度基本不影响窄布线,但是对于宽布线优选较低的晶片旋转速度。另外,在对宽布线的可靠性测试中还可以确定,尤其优选较低的晶片旋转速度。
另外,对于晶片在接触电镀溶液时的表面状态,基本没有形成气泡。从这些结果可以确定,当以大于0rpm小于等于50rpm的旋转速度旋转晶片时,即使将晶片接触电镀溶液,但是抑制了对电镀膜的表面均匀性的破坏。
(第三实施例)
下面将描述第三实施例。该实施例将描述这样的实例,其中由属于2A族、4A族、5A族、6A族以及2B族之一的金属形成阻挡金属膜,所述金属可以与作为电镀膜的主要成分的金属形成反应物。一些与第一实施例相同的内容将被省略。
图10A至10N图解示出了根据该实施例的半导体器件的制造方法。图11A图解示出了根据第三实施例,当宽布线的主要成分是Cu并且阻挡金属膜由Ti构成时,在宽布线和阻挡金属膜之间的界面状态,以及图11B图解示出了当宽布线的主要成分是Cu并且阻挡金属膜由Ta构成时,在宽布线和阻挡金属膜之间的界面状态。
如图10A所示,在具有未示出的暴露的下部电极的SiO2膜21上形成层间绝缘膜22。在该实施例中,层间绝缘膜22由为有机低介电常数绝缘膜的聚亚芳基醚膜23(下面称为“PAE膜”)和在PAE膜23上形成的SiO2膜24构成。SiO2膜24还用作CMP中的保护膜。另外,在该实施例中,使用PAE膜23和SiO2膜24作为层间绝缘膜22,但是层间绝缘膜22并不限于这种组成,而是,例如还可以使用在第一实施例中描述的层间绝缘膜1。
当在晶片W上形成层间绝缘膜22后,通过光刻技术和反应离子蚀刻(RIE)在层间绝缘膜22中形成每个的线宽为0.3μm或更小的窄布线槽22A和每个的线宽大于0.3μm的宽布线槽22B,如图10B所示。
当在层间绝缘膜22中形成窄布线槽22A和宽布线槽22B后,在层间绝缘膜22上形成阻挡金属膜25,如图10C所示。阻挡金属膜25由选自如下的一种或多种金属构成:2A族、4A族、5A族、6A族以及2B族,并且所述金属可以与作为下文中的电镀膜27的主要成分的金属形成反应物。属于2A族、4A族、5A族、6A族以及2B族中的一个,并且可以与作为电镀膜27的主要成分的金属形成反应物的金属的实例是选自如下的一种或多种金属:Mg、Ti、V、Zn、Zr、Hf和W。其中,优选Ti。
当在层间绝缘膜22上形成阻挡金属膜25后,在阻挡金属膜25上形成籽晶膜26,如图10C所示。将籽晶膜26形成为直接与阻挡金属膜25接触,并且其主要成分是与作为电镀膜27的主要成分的金属相同的金属。
当在阻挡金属膜25上形成籽晶膜26后,将电镀溶液供给到籽晶膜26的表面上,并同时对籽晶膜26提供电流,从而通过电解电镀形成电镀膜(第一金属膜)27,如图10D所示。在该实施例中,将电镀膜27形成为埋入整个每个窄布线槽22A、以及每个宽布线槽22B的部分。作为电镀膜27的主要成分的金属实例是Cu、Ag和Au中的至少一种。
当在籽晶膜26上形成电镀膜27后,通过例如溅射在电镀膜27上形成溅射膜(第二金属膜)28,如图10E所示。将溅射膜28形成为埋入每个宽布线槽22B中的其它部分中。溅射膜28的主要成分是与作为电镀膜27的主要成分的金属相同的金属,并且其杂质浓度低于电镀膜27的杂质浓度。
当在电镀膜27上形成溅射膜28后,热处理晶片W,以生长籽晶膜26、电镀膜27以及溅射膜28的晶体,从而形成如图10F所示的布线膜29。
当形成布线膜29后,通过例如CMP进行抛光,从而除去层间绝缘膜22上的阻挡金属膜25和布线膜29的不需要部分,而留下在窄布线槽22A和宽布线槽22B中的阻挡金属膜25和布线膜29,如图10G所示。从而形成第一层布线,其具有每个的线宽为0.3μm或更小的窄布线(第一布线)29A和每个的现宽大于0.3μm的宽布线(第二布线)29B。
当形成窄布线29A和宽布线29B后,在层间绝缘膜22上依次形成作为RIE的停止膜和Cu扩散防止膜的SiCN膜31、以及层间绝缘膜32,如图10H所示。层间绝缘膜32由如下的膜构成:SiCO膜33,其为无机低介电常数绝缘膜;PAE膜34,其为在SiCO膜33上形成的有机低介电常数绝缘膜;以及在PAE膜34上形成的SiO2膜35。SiO2膜35还在CMP中用作保护膜。
当在层间绝缘膜22上形成SiCN膜31等膜后,通过光刻技术和反应离子蚀刻(RIE),在层间绝缘膜32中形成过孔32A、窄布线槽32B和宽布线槽32C,如图10I所示。
然后,如图10J所示,在层间绝缘膜32上形成阻挡金属膜36。阻挡金属膜36由与阻挡金属膜25相同的金属构成。
当在层间绝缘膜32上形成阻挡金属膜36后,在阻挡金属膜36上形成籽晶膜37,如图10J所示。将籽晶膜37形成为直接与阻挡金属膜36接触,并且其主要成分是与作为下文的电镀膜38的主要成分的金属相同的金属。
当在阻挡金属膜36上形成籽晶膜37后,将电镀溶液供给到籽晶膜37的表面上,并且同时,对籽晶膜37提供电流,从而通过电解电镀形成电镀膜(第一金属膜)38,如图10K所示。在该实施例中,将电镀膜38形成为埋入整个每个过孔32A、整个每个窄布线槽32B以及每个宽布线槽32C的部分。作为电镀膜38的主要成分的金属的实例是与作为电镀膜27的主要成分的金属相同的金属。
当在籽晶膜37上形成电镀膜38后,通过例如溅射在电镀膜38上形成溅射膜(第二金属膜)39,如图10L所示。将溅射膜39形成为埋入每个宽布线槽32C的其它部分。溅射膜39的主要成分是与作为电镀膜38的主要成分的金属相同的金属,并且其杂质浓度低于电镀膜38中的杂质浓度。
当在电镀膜38上形成溅射膜39后,热处理晶片W,以生长籽晶膜37、电镀膜38以及溅射膜39的晶体,从而形成如图10M所示的布线膜40。
当形成布线膜40后,通过例如CMP进行抛光,从而除去层间绝缘膜32上的阻挡金属膜36和布线膜40的不需要的部分,而留下在过孔32A、窄布线槽32B和宽布线槽32C中的阻挡金属膜36和布线膜40,如图10N所示。从而,形成通过过孔塞40A与第一层布线连接的第二布线,并且其具有每个的线宽为0.3μm或更低的窄布线(第一布线)40B和每个的布线大于0.3μm的宽布线(第二布线)40C。如果需要,重复这些工艺,从而实现形成第三层和更高层的布线。
如果在双镶嵌结构中的过孔塞的正下方存在缺陷,将降低产量,并由于微型空隙而降低抗电迁移能力。在上述第一实施例中描述的方法可以解决这些问题,但是在其中布线宽度和深度具有多样性的实际图形中,另一方面,可能存在抗应力迁移(SM)的可靠性降低的图形。
具有是,如果布线中的杂质浓度太低,不仅在形成溅射膜之后的热处理中,还在热处理等的后工艺中,布线中的金属原子通过扩散移动,这可能导致金属颗粒的颗粒尺寸的变化,所述后工艺用于恢复MOSFET(金属氧化物半导体场效应晶体管)的栅极绝缘膜的缺陷水平。这是因为,布线中低杂质浓度降低了抑制金属原子的扩散移动的因素。这被认为导致降低了抗应力迁移(SM)的可靠性。该现象在低杂质浓度的宽布线中尤其容易发生。
另一方面,在该实施例中,阻挡金属膜25由属于选自如下的一种的金属构成:2A族、4A族、5A族、6A族以及2B族,并且所述金属可以与电镀膜27的主要成分的金属形成反应物,从而作为宽布线29B的主要成分的金属与在阻挡金属膜25中包括的金属相互扩散,从而在宽布线29B和阻挡金属膜25之间的界面上形成包括作为宽布线29B的主要成分的金属和在阻挡金属膜25中包括的金属的反应物的原子级扩散层。具体是,例如,当宽布线29B的主要成分是Cu,并且阻挡金属膜25由Ti构成,则在宽布线29B和阻挡金属膜25之间的界面上形成包括Cu和Ti的反应物的扩散层30,如图11A所示。形成包括该反应物的扩散层30增加了宽布线29B和阻挡金属膜25之间的粘性,从而防止在宽布线29B和阻挡金属膜25之间的界面上的金属原子的扩散移动。因此,即使宽布线29B中的杂质浓度较低时,也可以防止抗应力迁移的可靠性的降低,从而在布线中可以同时实现防止抗应力迁移的可靠性的降低以及减少缺陷。另一方面,当宽布线29B的主要成分是Cu,而阻挡金属膜由不能与作为电镀膜27的主要成分的金属形成反应物的金属Ta构成时,在宽布线29B与阻挡金属膜101之间的界面上没有形成包括Cu与Ta的反应物的扩散层,如图11B所示,从而不能获得上述的效果。
除了在宽布线29B和阻挡金属膜25之间,还在窄布线29A和阻挡金属膜25之间、在过孔塞32A和阻挡金属膜36之间、在窄布线32B和阻挡金属膜36之间、以及在宽布线32C和阻挡金属膜36之间形成如上所述的包括该反应物的扩散层,从而可以在其中获得与上述相同的效果。
在该实施例中,使用的阻挡金属膜25、36的每个由这样的金属构成,所述金属属于2A族、4A族、5A族、6A族以及2B族中的一个,并且可以与作为电镀膜27、38的主要成分的金属形成的反应物,但是可以使用其它膜代替阻挡金属膜,只要其包括这样的金属并且直接与籽晶膜26、27接触。
只要阻挡金属膜25、36包括这样的金属,所述金属属于2A族、4A族、5A族、6A族以及2B族中的一个,并且可以与作为电镀膜27、38的主要成分的金属形成的反应物,它们可以包括不能与作为电镀膜27、38的主要成分的金属形成反应物的其它金属。不能与作为电镀膜27、38的主要成分的金属形成反应物的金属实例为Ta、TaN等。
而且,只要将阻挡金属膜25形成为直接与籽晶膜26接触,或将阻挡金属膜36形成为直接与籽晶膜37接触,可以在层间绝缘膜22与阻挡金属膜25之间、或在层间绝缘膜32与阻挡金属膜36之间形成其它阻挡金属膜。在该情况下,其它阻挡金属膜可以由这样的金属构成,所述金属不能与作为电镀膜27、38和溅射膜28、29的主要成分的金属形成反应物。这样,在形成第一层布线和第二层布线的情况下,在宽布线29B、40C侧形成阻挡金属膜25、36,并在层间绝缘膜22、32与宽布线29B、40C之间,在层间绝缘膜22、32侧形成另一阻挡金属膜。
应该注意,本发明不限于上述的实施例和内容,而是,在不偏离本发明的精神下,可以对部件的结构、材料和布置等进行适当的变化。例如,在第一和第二实施例中,所述布线没有多层结构,但是可以如第三实施例一样具有多层结构,或者相反,在第三实施例中的布线不需要具有多层结构。
Claims (16)
1.一种制造半导体器件的方法,包括:
通过电镀方法在其表面中具有第一凹槽部分和第二凹槽部分的衬底上形成第一金属膜,以将所述第一金属膜埋入所述第一和第二凹槽部分的至少部分中;
通过不同于所述电镀方法的膜沉积方法在所述第一金属膜上形成第二金属膜,所述第二金属膜含有作为主要成分的金属并包含杂质,所述金属是所述第一金属膜的主要成分,所述杂质是硫、氯、氧、碳和氮中的至少一种物质,所述杂质的浓度低于所述第一金属膜中包含的杂质的浓度;
热处理所述第一和第二金属膜;以及
在所述热处理之后,除去除了埋入所述第一和第二凹槽中的部分之外的所述第一和第二金属膜,
其中,所述半导体器件包括:
所述衬底;
绝缘膜,在所述衬底上形成并具有在同一表面上的所述第一凹槽部分和所述第二凹槽部分;
第一布线,被埋入所述第一凹槽部分中并具有0.3μm或更小的线宽;以及
第二布线,被埋入所述第二凹槽部分中并具有大于0.3μm的线宽,并包含浓度低于在所述第一布线中包含的杂质浓度的杂质。
2.如权利要求1所述的制造半导体器件的方法,其中将所述第一金属膜形成为埋入所述凹槽部分的部分中,并将所述第二金属膜形成为埋入所述凹槽部分的其它部分中。
3.如权利要求1所述的制造半导体器件的方法,其中所述膜沉积方法是溅射和化学气相沉积中的一种。
4.如权利要求1所述的制造半导体器件的方法,其中在所述第二金属膜中包含的杂质成分中浓度最高的成分的浓度为1.00×1017原子/cm3或更低。
5.如权利要求1所述的制造半导体器件的方法,其中所述第一金属膜的主要成分是铜、银和金中的一种。
6.如权利要求1所述的制造半导体器件的方法,在形成所述第一金属膜之前还包括:
至少在所述凹槽部分的内表面上形成包含一种或多种金属的膜,所述金属属于2A族、4A族、5A族、6A族以及2B族之一,并可以与作为所述第一金属膜的主要成分的金属形成反应物;以及
形成籽晶膜,其主要成分是作为所述第一金属膜的主要成分的金属,从而使所述籽晶膜直接与在所述凹槽部分的内表面上形成的所述膜接触,
其中当将电流提供给所述籽晶膜时,进行形成所述第一金属膜的所述步骤。
7.如权利要求6所述的制造半导体器件的方法,其中属于2A族、4A族、5A族、6A族以及2B族之一,并可以与作为所述第一金属膜的主要成分的金属形成反应物的所述金属为镁、钛、钒、锌、锆、铪和钨。
8.如权利要求6所述的制造半导体器件的方法,其中所述第一金属膜的主要成分是铜,以及选自属于2A族、4A族、5A族、6A族以及2B族之一,并可以与作为所述第一金属膜的主要成分的金属形成反应物的所述金属中的一种或多种金属是钛。
9.一种根据权利要求1所述的制造半导体器件的方法制造的半导体器件,包括:
衬底;
绝缘膜,在所述衬底上形成并具有第一凹槽部分以及在同一表面上的第二凹槽部分;
第一布线,被埋入所述第一凹槽部分中并具有0.3μm或更小的线宽;以及
第二布线,被埋入所述第二凹槽部分中并具有大于0.3μm的线宽,并包含浓度低于在所述第一布线中包含的杂质浓度的杂质。
10.如权利要求9所述的半导体器件,其中在所述第一布线中的杂质浓度为5×1018原子/cm3至1×1019原子/cm3,以及在所述第二布线中的杂质浓度为小于5×1018原子/cm3。
11.如权利要求9所述的半导体器件,其中所述第一布线的线宽为大于等于0.05μm且小于等于0.3μm,以及所述第二布线的线宽为大于0.3μm且小于等于10μm。
12.如权利要求9所述的半导体器件,其中所述第一布线和所述第二布线的主要成分是铜、银和金中的一种。
13.如权利要求9所述的半导体器件,其中所述杂质是具有如下至少一种的物质:硫、氯、氧、碳和氮。
14.如权利要求9所述的半导体器件,还包括:
包含至少一种或多种金属的膜,所述金属选自属于2A族、4A族、5A族、6A族以及2B族之一,并可以与所述第二布线的主要成分形成反应物的金属,以及所述膜被***所述第二凹槽部分的内表面和所述第二布线之间;以及
扩散层,设置在所述第二布线和所述膜之间的界面上,通过所述第二布线的主要成分和所述膜中包含的所述金属的相互扩散形成,并且包含所述第二布线的主要成分和所述膜中包含的所述金属的反应物。
15.如权利要求14所述的半导体器件,其中属于2A族、4A族、5A族、6A族以及2B族之一,并可以与所述第二布线的主要成分形成反应物的所述金属选自镁、钛、钒、锌、锆、铪和钨。
16.如权利要求14所述的半导体器件,其中所述第二布线的主要成分是铜,以及选自属于2A族、4A族、5A族、6A族以及2B族之一,并可以与所述第二布线的主要成分形成反应物的所述金属中的一种或多种金属是钛。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004167763 | 2004-06-04 | ||
JP167763/2004 | 2004-06-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1707772A CN1707772A (zh) | 2005-12-14 |
CN100372098C true CN100372098C (zh) | 2008-02-27 |
Family
ID=35581543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100748244A Expired - Fee Related CN100372098C (zh) | 2004-06-04 | 2005-06-03 | 半导体器件的制造方法及半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100372098C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5180598B2 (ja) * | 2008-01-21 | 2013-04-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6242349B1 (en) * | 1998-12-09 | 2001-06-05 | Advanced Micro Devices, Inc. | Method of forming copper/copper alloy interconnection with reduced electromigration |
CN1304168A (zh) * | 1999-12-02 | 2001-07-18 | 国际商业机器公司 | 通过掺杂形成抗电迁移结构的方法 |
JP2002299343A (ja) * | 2001-04-04 | 2002-10-11 | Sony Corp | 半導体装置の製造方法 |
US6465376B2 (en) * | 1999-08-18 | 2002-10-15 | International Business Machines Corporation | Method and structure for improving electromigration of chip interconnects |
US6498098B1 (en) * | 2000-02-25 | 2002-12-24 | Oki Electric Industry Co., Ltd. | Method of forming embedded wiring in a groove in an insulating layer |
CN1494129A (zh) * | 2002-07-08 | 2004-05-05 | �����ɷ� | 半导体器件和其制造方法 |
-
2005
- 2005-06-03 CN CNB2005100748244A patent/CN100372098C/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6242349B1 (en) * | 1998-12-09 | 2001-06-05 | Advanced Micro Devices, Inc. | Method of forming copper/copper alloy interconnection with reduced electromigration |
US6465376B2 (en) * | 1999-08-18 | 2002-10-15 | International Business Machines Corporation | Method and structure for improving electromigration of chip interconnects |
CN1304168A (zh) * | 1999-12-02 | 2001-07-18 | 国际商业机器公司 | 通过掺杂形成抗电迁移结构的方法 |
US6498098B1 (en) * | 2000-02-25 | 2002-12-24 | Oki Electric Industry Co., Ltd. | Method of forming embedded wiring in a groove in an insulating layer |
JP2002299343A (ja) * | 2001-04-04 | 2002-10-11 | Sony Corp | 半導体装置の製造方法 |
CN1494129A (zh) * | 2002-07-08 | 2004-05-05 | �����ɷ� | 半导体器件和其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1707772A (zh) | 2005-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7259091B2 (en) | Technique for forming a passivation layer prior to depositing a barrier layer in a copper metallization layer | |
US8698318B2 (en) | Superfilled metal contact vias for semiconductor devices | |
US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
US7525196B2 (en) | Protection of seedlayer for electroplating | |
US20050272258A1 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
US7601638B2 (en) | Interconnect metallization method having thermally treated copper plate film with reduced micro-voids | |
TWI524467B (zh) | 半導體裝置之金屬系統中之通孔底部的局部矽化 | |
US11062943B2 (en) | Top via interconnects with wrap around liner | |
US8039395B2 (en) | Technique for forming embedded metal lines having increased resistance against stress-induced material transport | |
US6730597B1 (en) | Pre-ECD wet surface modification to improve wettability and reduced void defect | |
CN101009240A (zh) | 半导体器件制造方法和抛光装置 | |
US9087881B2 (en) | Electroless fill of trench in semiconductor structure | |
CN100372098C (zh) | 半导体器件的制造方法及半导体器件 | |
JP4746443B2 (ja) | 電子部品の製造方法 | |
US20100120242A1 (en) | Method to prevent localized electrical open cu leads in vlsi cu interconnects | |
US20110297551A1 (en) | Method for fabricating electronic component and electro-plating apparatus | |
KR101757037B1 (ko) | 구리 배선을 가진 기판을 구비하는 반도체 장치의 제조 방법 | |
JP3623491B2 (ja) | 半導体装置及びその製造方法 | |
US20080020683A1 (en) | Polishing method and polishing pad | |
JP2006073569A (ja) | 半導体装置とその製造方法 | |
CN112687610B (zh) | 互连结构及其形成方法 | |
US20040217013A1 (en) | Apparatus and method for electropolishing a metal wiring layer on a semiconductor device | |
US8673087B2 (en) | Reducing copper defects during a wet chemical cleaning of exposed copper surfaces in a metallization layer of a semiconductor device | |
JP2006294679A (ja) | 半導体装置とその製造方法 | |
US7112540B2 (en) | Pretreatment for an electroplating process and an electroplating process in including the pretreatment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080227 Termination date: 20140603 |