CN100359864C - 信号处理单元cpu故障的检测方法及装置 - Google Patents
信号处理单元cpu故障的检测方法及装置 Download PDFInfo
- Publication number
- CN100359864C CN100359864C CNB200610007949XA CN200610007949A CN100359864C CN 100359864 C CN100359864 C CN 100359864C CN B200610007949X A CNB200610007949X A CN B200610007949XA CN 200610007949 A CN200610007949 A CN 200610007949A CN 100359864 C CN100359864 C CN 100359864C
- Authority
- CN
- China
- Prior art keywords
- cpu
- signal
- module
- register
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明涉及信号处理单元内CPU故障的检测方法和装置,利用本发明的检测方法和装置,按照指定周期对信号处理单元内CPU进行检测,从而提高CPU故障检测率,并使故障检测信息能有效地传送到下游通信站点信号处理单元,使下游通信站点能正确的识别并进行正确动作。
Description
技术领域
本发明涉及通信设备的故障检测,具体地涉及信号处理单元内CPU故障的检测方法和装置。
背景技术
在通信网络运行中,所有的信号路由调度都是通过通信网络的网管进行控制操作的,各个通信站点上信号处理单元内CPU一方面通过接收网管的各种命令,完成本信号处理单元所有工作芯片的正确配置,另一方面将该信号处理单元的工作状态和告警信息及时上报到网管,使网管对通信网络中每个站点的工作状态了如指掌,便于工作人员对运行中的通信网络进行维护。信号处理单元内CPU是每个信号处理单元的核心,如果CPU控制单元发生故障,由其控制的信号处理单元就会失去控制,无法和通信网络中的其它站点取得联系,此时信号处理单元既不能接收网管的命令,又无法向网管上报发生故障单元的工作状态。如果该故障如果不能及时传送到下一级信号接收单元或信号保护控制单元,那么发生故障的信号单元的信号就无法得到及时保护,通信就会中断,通信设备也不能及时得到维护。因此通信设备的故障自检测是非常重要的,每个信号处理单元的故障检测越全面越好,而且故障检测的结果还必须能有效的输出,使下游接收单元能正确判断上游的故障并能作出正确动作,从而使通信设备在有局部故障发生时仍能稳定可靠的工作,通信网络运行不中断,同时通信设备也能及时获取已发生的故障信息并能准确定位及时得到维护。因此,有效的检测通信站点上信号处理单元内CPU的故障非常重要,要求做到既能正确的判断CPU的故障,又能输出该故障信息给其它与之相关联的单元。
在一种现有技术的信号处理单元电路设计中,利用CPU芯片***的看门狗器件以维持CPU的程序正常运转。但此种检测方式在应用中有时会出现看门狗似乎在正常工作,可是CPU却不能对所控制的芯片进行正常操作,整个信号处理单元处于假正常工作状态。另一种现有技术的信号处理单元内CPU故障的检测,是利用信号处理单元内现场可编程门阵列(FPGA)器件对CPU进行检测。但使用此种方法时,往往通电后CPU只操作控制FPGA器件一次,即此方法只能够检测信号处理单元加电初始化期间CPU是否正常,对于初始化之后的工作阶段出现的CPU故障也不能正确地检测并输出故障信息。由于CPU工作状态不正常,则信号处理单元就已不可用,需要进行信号通道的保护。事实上,上述现有技术的信号处理单元均存在CPU发生故障而没被检测到的情况,这对通信站点的运行带来隐患。一旦这种故障发生,将会给网络运营商和用户带来不可估量的损失。
发明内容
本发明的目的就是提供一种信号处理单元内CPU故障的检测方法和装置,以克服上述现有技术所存在的对CPU故障漏检的问题。
本发明的信号处理单元内CPU故障检测装置包括FPGA器件和时钟,其中所述信号处理单元内CPU在上电后,执行所加载的程序,周期性地刷新FPGA器件内的寄存器A,所述检测装置特征在于FPGA器件中包含:
检测信号产生模块,由计数器构成,并接收来自时钟的时钟信号和来自与CPU通信的接口模块的控制信号,并向CPU工作状态检测模块周期性输出检测信号,所输出检测信号的周期为CPU刷新寄存器A周期的多倍;
CPU工作状态检测模块,由寄存器A和检测模块构成,寄存器A通过数据线和地址线与CPU相连接并连接检测模块,检测模块接收来自检测信号产生模块的检测信号读取寄存器A的寄存数据并与前次读取数据比较,然后输出代表CPU工作状态的码字给检测结果输出模块;
检测结果输出模块,由校验和编码两部分组成,校验部分对来自CPU工作状态检测模块的代表工作状态的码字进行校验,将校验结果传输给编码部分,编码部分对经过校验的码字进行编码为故障检测标志,并输出到故障检测标志输出线;
与CPU通信的接口模块,通过数据线和地址线与CPU相连接,根据CPU所分配的检测周期配置值周期性地产生控制信号,并将控制信号传递给检测信号产生模块。
本发明的信号处理单元内CPU故障检测方法,包括步骤:
CPU上电后执行所加载的程序,周期性地刷新FPGA器件内的寄存器A;CPU执行所加载程序,通过数据线和地址线配合对FPGA器件内与CPU接口模块分配检测周期配置值;
与CPU通信接口模块根据来自CPU的检测周期配置值,产生控制信号输出给检测信号产生模块的计数器;
检测信号产生模块的计数器根据控制信号和时钟信号,周期性地产生检测信号并输出检测信号给CPU工作状态检测模块内的检测模块;
CPU工作状态检测模块中的检测模块周期性地检测寄存器A的存储值,并与前次存储值比较,存储值改变则输出表示CPU正常的码字作为工作状态信号,反之则输出表示CPU故障的码字作为工作状态信号;
检测结果输出模块中的检验电路对来自CPU工作状态检测模块的码字进行校验,连续多次收到表示CPU工作正常的码字,则判断该码字表示正常并输出给其中的编码电路,连续多次收到表示CPU故障的码字,则判断该码字表示故障并输出给其中的编码电路,编码电路将所接收码字编码为故障检测标志信号输出。
根据本发明的上述信号处理单元内CPU故障检测方法,其特征在于:
CPU刷新FPGA器件内的寄存器A的间隔根据CPU执行程序为5毫秒左右的随机数值;
CPU执行所加载程序,通过数据线和地址线配合对FPGA器件内与CPU接口模块分配检测周期配置值为500毫秒;
CPU刷新FPGA器件内的寄存器A的具体步骤为,CPU从寄存器A中读取原有寄存代码,将所读取的代码取反,将取反后的代码重新写入寄存器A中;
检测结果输出模块中的校验电路的所述校验过程为:从CPU工作状态检测模块连续三次接收相同的工作状态信号,则判断工作状态检测模块信号可靠、有效,由编码电路将工作状态信号编码成为故障检测标志输出,如果连续三次接收的工作状态信号不相同,则校验电路判断检测出的工作状态信号不可靠,编码电路仍然输出上次所输出的故障检测标志编码。
本发明的检测方法的参数设置通过CPU上电所加载程序完成。该CPU加载程序使得CPU执行下面功能:以5毫秒左右的间隔周期性访问FPGA器件;每次访问后都将FPGA器件中寄存器A内的代码取反再刷新;CPU加电工作正常后,通过CPU对FPGA器件配置检测CPU工作状态的检测周期。
由于本发明的在信号处理单元的电路设计中增加了用于CPU故障的检测装置,该装置按照指定周期对信号处理单元内CPU进行检测,从而提高CPU故障检测率,并使故障检测信息能有效地传送到下游通信站点信号处理单元,使下游通信站点能正确的识别并进行正确动作。本发明的检测装置及实现方法已在SDH通信设备上实际应用测试,试验结果证明,该方法和装置不但能及时检测出信号处理单元内CPU的故障,还能检测出该信号处理单元是否得到网管的正确配置。
附图说明
图1表示本发明的信号处理单元的总结构示意图;
图2表示为本发明方法中由信号处理单元内CPU所执行的故障检测步骤;
图3表示本发明信号处理单元内设置于FPGA内检测信号产生模块;
图4表示本发明信号处理单元内设置于FPGA内CPU工作状态的检测模块;
图5表示为本发明信号处理单元内设置于FPGA内检测结果输出模块;
图6表示为本发明信号处理单元内设置于FPGA内与CPU通信的接口模块。
具体实施方式
图1为根据本发明信号处理单元总体结构,图2为CPU执行程序中涉及故障检测的执行步骤。如图1所示,CPU通过地址线和数据线与FPGA相连接,FPGA接收外部时钟信号并输出故障检测标志信号。如图2所示,CPU上电正常工作后,在处理常规工作步骤同时,还必须执行图2的故障检测工作流程,增加用来检测CPU工作状态的软件处理流程。在本发明的一个实施例中,对CPU编程,设置其每隔固定时间5ms左右时间即按照预定地址对FPGA内寄存器A进行访问操作,该访问操作的时间间隔由于受CPU所执行正常工作程序的影响而在5ms左右变动。该5ms周期也可以根据CPU工作频率进行灵活调整。CPU初始写入FPGA内该寄存器A的值可以是任意的,但为方便验证也可某个预定数值值。由于CPU需要进行正常工作的程序运转,所以CPU访问该寄存器A的时间周期通常会略大于或略小于事先所设定的5ms访问刷新周期。CPU在刷新周期来到时,将寄存器A中所存储数值读取,对所读取数值取反,然后将取反的数值重新写入寄存器A中。在此实施例中,FPGA中CPU工作状态检测模块检测寄存器A的周期被设定为CPU寄存器A时间的100倍,即500ms。选择100倍一般属于最短的检测周期,而该检测周期也可以由本领域技术人员根据具体应用情况进行选择,例如也可以选择检测周期为秒或分钟数量级。本实施例中选择的500ms检测周期由CPU通过数据线和地址线以配置值的方式传输给FPGA器件内的与CPU通信接口模块,在由与CPU通信接口模块将配置值转换为控制信号传递给作为检测信号产生模块的计数器,计数器按照此周期产生检测信号以控制CPU工作状态检测模块执行对寄存器A数值的检测。上电时所加载程序中设置的检测周期缺省值为500ms,即最短检测周期,工作状态下可以通过网管控制面板修改该检测周期。在检测周期内,当检测到单片机CPU按设置的时间周期性刷新FPGA内寄存器A的值,则可编程器件FPGA就按约定好的编码方式输出表示CPU工作正常的码字,当在检测时间内没有检测到单片机CPU按设置的时间刷新寄存器A的值,可编程器件FPGA就按约定好的编码方式输出表示CPU工作不正常的码字。检测所用时间和CPU寄存器A所用的时间比值越大,检测越可靠。
下面结合图3至6解释检测步骤的具体执行过程。如图3所示,在本发明实施例中,计数器接收时钟发生器产生的时钟在控制信号控制下,每隔500ms向CPU工作状态检测模块发出检测信号。如图4所示,每间隔500ms由检测模块检测寄存器A内的数值,如果判断该数值每一位都与上次检测的数值不同,这表示寄存器A被正常刷新,则检测模块输出表示CPU正常的码字作为工作状态信号至检测结果输出模块;如果判断寄存器A的数值与上次比较并非每一位都改变,则检测模块输出表示CPU正常的码字作为工作状态信号至检测结果输出模块。上述表示CPU正常或不正常的码字均为事先约定的某个码字。为了保证检测结果的可靠性,工作状态信号被传输给检测结果输出模块中的校验电路进行校验,如果在三个连续的500ms检测周期里三次检验的工作状态相同,则校验电路才判断检测结果可靠、有效,并将检测结果输出给编码电路,有编码电路即将检测结果编码为故障检测标志输出,如果连续检测三次的工作状态不相同,则认为CPU工作状态检测模块所检测出的工作状态不可靠,此时编码电路仍输出上次的编码故障检测标志。总之,检测结果输出模块每隔三个500ms检测周期才刷新一次表示CPU工作状态的故障检测标志编码值。
已经利用本发明的装置和方法在同步数字系列(SDH)设备中进行了试验性应用,该设备利用了CPU的8位数据线,8根地址线,并按照本发明的故障检测装置在FPGA中设计和实现了检测CPU的工作状态装置。试验中,利用人为制造的CPU不正常状态,检验本发明装置的可靠性,结果通过示波器在FPGA的故障检测标志信号输出线路上测量到故障检测标志编码能准确输出。另外,在将试验SDH设备接入整个SDH通信***,当人工模拟CPU故障时,下游通信站点信号处理单元能正确接收上游通信站点信号处理单元由于CPU故障产生的告警,SDH***能正确的执行信号保护倒换动作。试验表明,本发明的信号处理单元内CPU故障的检测方法和装置既能够提高电路故障的检测率,又能定位故障的准确位置,提高了通信***的维护效率。
Claims (3)
1.一种信号处理单元内CPU故障检测装置,该装置包括FPGA器件和时钟,其中所述信号处理单元内CPU在上电后,执行所加载的程序,周期性地刷新FPGA器件内的寄存器A,所述检测装置特征在于FPGA器件中包含:
检测信号产生模块,由计数器构成,并接收来自时钟的时钟信号和来自与CPU通信的接口模块的控制信号,并向CPU工作状态检测模块周期性输出检测信号,所输出检测信号的周期为CPU刷新寄存器A周期的多倍;
CPU工作状态检测模块,由寄存器A和检测模块构成,寄存器A通过数据线和地址线与CPU相连接并连接检测模块,检测模块接收来自检测信号产生模块的检测信号读取寄存器A的寄存数据并与前次读取数据比较,然后输出代表CPU工作状态的码字给检测结果输出模块;
检测结果输出模块,由校验和编码两部分组成,校验部分对来自CPU工作状态检测模块的代表工作状态的码字进行校验,将校验结果传输给编码部分,编码部分对经过校验的码字进行编码为故障检测标志,并输出到故障检测标志输出线;
与CPU通信的接口模块,通过数据线和地址线与CPU相连接,根据CPU所分配的检测周期配置值周期性地产生控制信号,并将控制信号传递给检测信号产生模块。
2.一种信号处理单元内CPU故障检测方法,包括步骤:
CPU上电后执行所加载的程序,周期性地刷新FPGA器件内的寄存器A;CPU执行所加载程序,通过数据线和地址线配合对FPGA器件内与CPU接口模块分配检测周期配置值;
与CPU通信接口模块根据来自CPU的检测周期配置值,产生控制信号输出给检测信号产生模块的计数器;
检测信号产生模块的计数器根据控制信号和时钟信号,周期性地产生检测信号并输出检测信号给CPU工作状态检测模块内的检测模块;
CPU工作状态检测模块中的检测模块周期性地检测寄存器A的存储值,并与前次存储值比较,存储值改变则输出表示CPU正常的码字作为工作状态信号,反之则输出表示CPU故障的码字作为工作状态信号;
检测结果输出模块中的检验电路对来自CPU工作状态检测模块的码字进行校验,连续多次收到表示CPU工作正常的码字,则判断该码字表示正常并输出给其中的编码电路,连续多次收到表示CPU故障的码字,则判断该码字表示故障并输出给其中的编码电路,编码电路将所接收码字编码为故障检测标志信号输出。
3.根据权利要求2所述的信号处理单元内CPU故障检测方法,其特征在于:
CPU刷新FPGA器件内的寄存器A的间隔根据CPU执行程序为5毫秒左右的随机数值;
CPU执行所加载程序,通过数据线和地址线配合对FPGA器件内与CPU接口模块分配检测周期配置值为500毫秒;
CPU刷新FPGA器件内的寄存器A的具体步骤为,CPU从寄存器A中读取原有寄存代码,将所读取的代码取反,将取反后的代码重新写入寄存器A中;
检测结果输出模块中的校验电路的所述校验过程为:从CPU工作状态检测模块连续三次接收相同的工作状态信号,则判断工作状态检测模块信号可靠、有效,由编码电路将工作状态信号编码成为故障检测标志输出,如果连续三次接收的工作状态信号不相同,则校验电路判断检测出的工作状态信号不可靠,编码电路仍然输出上次所输出的故障检测标志编码。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610007949XA CN100359864C (zh) | 2006-02-23 | 2006-02-23 | 信号处理单元cpu故障的检测方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610007949XA CN100359864C (zh) | 2006-02-23 | 2006-02-23 | 信号处理单元cpu故障的检测方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1808999A CN1808999A (zh) | 2006-07-26 |
CN100359864C true CN100359864C (zh) | 2008-01-02 |
Family
ID=36840702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200610007949XA Expired - Fee Related CN100359864C (zh) | 2006-02-23 | 2006-02-23 | 信号处理单元cpu故障的检测方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100359864C (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101241463B (zh) * | 2007-02-08 | 2010-09-01 | 北京天融信网络安全技术有限公司 | 一种实现fpga监控及恢复的方法 |
CN101252528B (zh) * | 2008-04-14 | 2011-04-13 | 华为技术有限公司 | 一种故障检测方法及设备 |
CN102546215B (zh) * | 2010-12-30 | 2014-12-31 | 深圳市恒扬科技有限公司 | 一种数据链路保护方法、装置及设备 |
CN103425117B (zh) * | 2012-05-22 | 2015-11-18 | 上海黄浦船用仪器有限公司 | 用于092鱼雷射击指挥仪工控机稳定性检测*** |
CN102929755B (zh) * | 2012-09-27 | 2015-03-04 | 许继集团有限公司 | 一种cpu模块地址和数据总线的故障检测方法 |
JP6560489B2 (ja) * | 2014-11-25 | 2019-08-14 | 株式会社日立製作所 | 制御コントローラおよびその制御方法 |
CN104571091B (zh) * | 2014-12-31 | 2017-09-29 | 重庆川仪自动化股份有限公司 | 智能变送器的控制器故障检测*** |
US9929858B2 (en) * | 2015-09-21 | 2018-03-27 | Nxp B.V. | Method and system for detecting fault attacks |
JP7010268B2 (ja) * | 2019-04-19 | 2022-01-26 | オムロン株式会社 | 通信監視システムおよび通信監視方法 |
CN113608914B (zh) * | 2021-08-10 | 2024-04-26 | 安谋科技(中国)有限公司 | 一种芯片、芯片的功能安全检测方法、介质和电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000311987A (ja) * | 1999-04-27 | 2000-11-07 | Hitachi Ltd | テスト機能付き半導体集積回路 |
CN1725189A (zh) * | 2004-07-20 | 2006-01-25 | 华为技术有限公司 | 芯片故障的检测方法 |
-
2006
- 2006-02-23 CN CNB200610007949XA patent/CN100359864C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000311987A (ja) * | 1999-04-27 | 2000-11-07 | Hitachi Ltd | テスト機能付き半導体集積回路 |
CN1725189A (zh) * | 2004-07-20 | 2006-01-25 | 华为技术有限公司 | 芯片故障的检测方法 |
Non-Patent Citations (1)
Title |
---|
数字***中CPU板故障诊断研究. 吴芝路;江志峰;任广辉;林茂六.电子测量技术,第3期. 1999 * |
Also Published As
Publication number | Publication date |
---|---|
CN1808999A (zh) | 2006-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100359864C (zh) | 信号处理单元cpu故障的检测方法及装置 | |
KR20190079809A (ko) | 결함 주입 테스트 장치 및 그 방법 | |
CN108155619B (zh) | 继电保护装置多核cpu嵌入式***处理方法和平台 | |
CN102005736B (zh) | 一种继电保护设备健康状况在线监测方法 | |
CN107390511A (zh) | 用于运行冗余的自动化***的方法 | |
CN108805359A (zh) | 一种故障预判方法及装置 | |
CN104461805A (zh) | 基于cpld的***状态检测方法、cpld及服务器主板 | |
CN104794033A (zh) | 一种基于bmc的cpu低频故障的定位方法及装置 | |
CN102034344B (zh) | 光电隔离型超量通道电压信号在线检测诊断装置及其方法 | |
CN102110485A (zh) | 数码发电站保护***的健全性测试的自动化方法及装置 | |
CN104536436A (zh) | 一种工业生产过程控制逻辑的自动测试***及方法 | |
CN101964724A (zh) | 通信单板的节能方法和一种通信单板 | |
CN101594192A (zh) | 一种信号处理设备和光接口板的在线故障检测方法和装置 | |
CN113572576A (zh) | 采样数据校验方法、装置、继电保护装置和存储介质 | |
US20060053218A1 (en) | Method and device for reducing a dataset consisting of process data to be transmitted | |
CN103020721A (zh) | 一种评估电网调度自动化***实时数据处理效率的方法 | |
CN107679423A (zh) | 分区完整性检查方法及装置 | |
KR102386769B1 (ko) | 건축물 에너지 공공 데이터를 이용한 규칙 기반 및 기계 학습 기반의 고장 진단 시스템 및 방법 | |
CN107622011A (zh) | 一种动态日志控制方法及*** | |
Kim et al. | Reliability modeling of digital component in plant protection system with various fault-tolerant techniques | |
CN103514071A (zh) | 非破坏性的内存在线测试方法 | |
CN104363113A (zh) | 一种业务连续性检测方法 | |
CN101944063B (zh) | 基于数字化微内核的实时动态调度策略测试方法 | |
CN104731677A (zh) | 安全仪表变送器外部sram高可靠性存储与诊断方法 | |
CN104021059A (zh) | 一种事件顺序记录测试信号产生***及其产生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080102 Termination date: 20190223 |
|
CF01 | Termination of patent right due to non-payment of annual fee |