CN100359639C - 半导体器件和晶体管的制造方法 - Google Patents

半导体器件和晶体管的制造方法 Download PDF

Info

Publication number
CN100359639C
CN100359639C CNB2005100913699A CN200510091369A CN100359639C CN 100359639 C CN100359639 C CN 100359639C CN B2005100913699 A CNB2005100913699 A CN B2005100913699A CN 200510091369 A CN200510091369 A CN 200510091369A CN 100359639 C CN100359639 C CN 100359639C
Authority
CN
China
Prior art keywords
gas
source gas
semiconductor
semiconductor layer
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100913699A
Other languages
English (en)
Other versions
CN1725448A (zh
Inventor
申东石
李化成
上野哲
李�浩
李承换
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1725448A publication Critical patent/CN1725448A/zh
Application granted granted Critical
Publication of CN100359639C publication Critical patent/CN100359639C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种在单晶半导体上选择性形成外延半导体层的方法及其制造的半导体器件，使用主要半导体源气体和主要蚀刻气体分别在单晶半导体和非单晶半导体图案上形成单晶外延半导体层和非单晶外延半导体层。使用选择性蚀刻气体移除非单晶外延半导体层。主要半导体源气体和主要蚀刻气体以及选择性蚀刻气体交替和重复至少供应两次以便仅仅在单晶半导体上选择性形成具有预定厚度的升高的单晶外延半导体层。选择性蚀刻气体抑制在非单晶半导体图案上形成外延半导体层。

Description

半导体器件和晶体管的制造方法
技术领域
本发明涉及一种半导体工艺以及用该方法制造的半导体器件，更具体地，涉及在单晶半导体上选择性形成外延半导体层的方法及用该方法制造的半导体器件。
背景技术
金属氧化物半导体(MOS)晶体管广泛地应用在半导体器件中。当半导体器件变得更高度集成时，MOS晶体管按比例减小尺寸。更具体的，为了实现高性能的半导体器件，MOS晶体管的沟道长度减小。然而，当沟道长度减小时，短沟道效应越来越成为MOS晶体管中的问题。因此。为了减轻短沟道效应，MOS晶体管的源区和漏区的结深也应该减小。换句话说，为了制造高性能的MOS晶体管，需要形成浅源区和漏区的方法。然而，该浅源区和漏区可能导致MOS晶体管开态电阻(on-resistance)增加，而开态电阻的增加反过来减低了MOS晶体管的电流可驱动能力。
近年来，已经提出了升高的(elevated)源/漏结构来改善MOS晶体管的电流可驱动能力(drivability)和短沟道效应。为了制造升高的源/漏结构，广泛使用选择性外延生长技术。
选择性外延生长技术在Park等的“MOS transistors with raised sources anddrains”的美国专利No.6429084 B1中公开。根据Park等，在栅电极上形成栅覆盖绝缘层。在源区和漏区上形成外延半导体层时，栅覆盖绝缘层避免在栅电极上形成外延半导体层。结果，为了在后继的工艺中在栅电极上形成金属硅化物层需要复杂的工艺。
此外，一种形成升高的源区和漏区的方法在Mizushima等的“Semiconductor device and method of fabricating the same”的美国专利No.2002/0034864 A1中公开。根据Mizushima等，利用毯状沉积(blanketdeposition)技术在具有多晶硅栅电极和单晶源/漏区的半导体衬底的整个表面上形成非晶硅层。使用固相外延(SPE)技术结晶非晶硅层。结果，仅仅在单晶源/漏区上形成了升高的单晶源/漏区，而非晶硅层(或多晶硅层)仍然留在多晶硅栅电极上。
用HCl气体选择性移除在栅电极上形成的非晶硅层或多晶硅层。使用单步SPE工艺在源/漏区上形成单晶硅层。在这种情况下，当增加SPE处理时间以便增加在源/漏区上单晶硅层的厚度时，在源/漏区上的单晶硅层横向生长。因此，在相邻源/漏区的隔离层上也可能形成单晶硅层。因此，当为了实现高集成的半导体器件减小隔离层的宽度时，在相邻的源/漏区之间可能会发生电缺陷。
发明内容
本发明涉及半导体工艺和器件，其中以如此方式在单晶半导体上选择性地形成外延层，以便能解决在上述现有技术方法中所产生的限制。
在一个方面中，本发明涉及制造半导体器件的方法。在单晶半导体衬底上形成非单晶半导体图案。在非单晶半导体图案的侧壁上形成绝缘间隔体。具有绝缘间隔体的衬底装入反应室。主要的半导体源气体和主要蚀刻气体注入反应室中，以便在单晶半导体衬底和非单晶半导体图案上分别选择性生长单晶外延半导体层和非单晶外延半导体层。选择性蚀刻气体注入反应室以便选择性移除在非单晶半导体图案上的非单晶外延半导体层。主要半导体源气体和主要蚀刻气体以及选择性蚀刻气体交替和重复注入至少两次以便仅在单晶半导体衬底上形成具有所需厚度的升高的单晶半导体层。
在一些实施例中，单晶半导体衬底可以是单晶硅衬底、单晶锗衬底、单晶硅锗衬底、单晶碳化硅衬底或在具有其一层的绝缘体半导体(SOI)衬底。
在其他实施例中，非单晶半导体图案可以由非晶半导体层或多晶半导体层形成。非晶半导体层或多晶半导体层可以是硅层、锗层、硅锗层或碳化硅层。
在其它实施例中，在衬底装入反应室前，可以使用非单晶半导体图案和绝缘间隔体作为离子注入掩模将杂质离子注入到单晶半导体衬底中。退火具有杂质离子的衬底以便形成激活的单晶杂质区。
在其它的实施例中，在衬底装入反应室前，可以清洁具有绝缘间隔体的衬底表面。
在其它的实施例中，在注入主要半导体源气体和主要蚀刻气体之前可以将原位(in-situ)清洁气体注入反应室。原位清洁气体可以是氢气。
在又一些实施例中，在注入主要半导体源气体和主要蚀刻气体之前初始(initial)半导体源气体和初始蚀刻气体注入反应室，从而分别在单晶半导体衬底和非单晶半导体图案上选择性形成初始单晶外延半导体层和初始非单晶外延半导体层。选择性蚀刻气体可以移除非单晶外延半导体层和蚀刻初始非单晶外延半导体层。初始半导体源气体和初始蚀刻气体可以注入掺杂剂气体。初始半导体源气体可以和主要半导体源气体相同，并且初始蚀刻气体可以和主要蚀刻气体相同。
在又一些实施例中，主要半导体源气体可以是硅源气体、锗源气体、硅锗源气体和碳化硅源气体之一。硅源气体可以是硅烷(SiH4)气体、乙硅烷(Si2H6)气体、二氯甲硅烷(SiH2Cl2)气体、SiHCl3气体和SiCl4气体，并且锗源气体可以是GeH4气体。硅锗源气体可以包括硅源气体和锗源气体。此外，碳化硅源气体可以包括硅源气体和碳源气体。碳源气体可以是C2H6气体或CH3SiH3气体。
在又一些实施例中，主要的蚀刻气体和选择性蚀刻气体可以包含卤族元素，其可以和外延半导体层的原子反应。包含卤族元素的主要蚀刻气体和选择性蚀刻气体可以是HCl气体、Cl2气体或稀释的HCl气体。稀释的HCl气体可以是HCl气体和氢气的混合物。
在又一些实施例中，主要半导体源气体和主要蚀刻气体可以注入掺杂剂气体。
在一些其他实施例中，在注入选择性蚀刻气体以前第一吹扫气体可以注入反应室中，以及在注入选择性蚀刻气体之后第二吹扫气体可以注入反应室。第一和第二吹扫气体可以是氢气。
在本发明的另一方面中，本发明涉及使用选择外延生长技术制造具有升高的源/漏区的金属氧化物半导体(MOS)晶体管的方法。该方法包括在单晶半导体衬底的预定区中形成隔离层以定义有源区。在有源区上形成绝缘的栅电极。栅电极由非单晶半导体层形成。在非单晶栅电极的侧壁上形成绝缘栅间隔体。具有栅间隔体的衬底装入反应室。主要半导体源气体和主要蚀刻气体注入反应室中以便分别在栅电极和有源区上选择性形成非单晶外延半导体层和单晶外延半导体层。选择蚀刻气体注入反应室以便选择性移除在非单晶栅电极上的非单晶外延半导体层。主要气体和选择性蚀刻气体交替和重复注入至少两次以便仅在相邻栅电极的有源区上形成具有所需厚度的升高的单晶源/漏区。
在本发明的其它方面中，本发明涉及通过上述方法制造的半导体器件和MOS晶体管。
附图说明
本发明的上述和其它目的、特征和优点从本发明的优选实施例更具体的描述中显而易见，如附图所示。图不必按比例绘制，重点示出本发明的原理。
图1A和1B为示出根据本发明实施例形成选择性外延半导体层方法的工艺流程图。
图2到5为示出根据本发明实施例使用选择性外延生长技术制造MOS晶体管方法的截面图。
具体实施方式
现在将结合附图更为详细地描述本发明，附图中示出了本发明的优选实施例。不过，本发明可以以不同的形式实施，且不应被理解为限制在这里所述的实施例。在图中，为了清楚放大了层和区域的厚度。整个说明书中相同的数字表示相同的元件。
图1A和1B是根据本发明实施例描述选择性外延工艺的工艺流程图，以及图2到5是描述根据本发明实施例使用选择性外延生长技术制造MOS晶体管的方法的截面图。
参考图1A、1B和2，准备单晶半导体衬底51(图1A的步骤1)。单晶半导体衬底51可以是，例如单晶半导体晶片或在具有单晶半导体体层(bodylayer)的绝缘体上半导体(SOI)衬底。单晶半导体体层包括，例如，单晶硅层、单晶硅锗层或单晶SiGe层，而单晶半导体晶片可以是单晶硅晶片、单晶锗晶片或单晶SiGe层。在这里描述的实施例中，为了描述简单假定单晶半导体衬底51为单晶硅晶片。
在半导体衬底51的预定区中形成隔离层53以定义有源区。可以使用典型的沟槽隔离技术形成隔离层53。在有源区上形成栅绝缘层55，以及在具有栅绝缘层55的衬底51上形成非单晶半导体层，即栅导电层。非单晶半导体层可以由，例如，非晶硅层或多晶硅层形成。构图非单晶半导体层以形成非单晶半导体图案，即跨过有源区的非单晶栅电极57(图1A的步骤3)。在这种情况下，也可以蚀刻栅绝缘层55以暴露相邻栅电极57的有源区的表面。栅电极57和栅电极57下的栅绝缘层55组成栅极图案58。
使用非单晶栅电极57作为离子注入掩模将杂质离子注入有源区中以形成低浓度杂质区59。通过注入与半导体衬底51具有不同导电类型的杂质离子形成低浓度杂质区59。例如，当半导体衬底51是P型硅衬底，可以通过注入N型杂质离子形成低浓度杂质区59。在具有低浓度杂质区59的衬底的整个表面上形成绝缘间隔体层，即栅间隔体层。可以通过顺序地堆叠氧化硅层和氮化硅层形成绝缘间隔体层。各向异性蚀刻绝缘间隔体层以形成绝缘间隔体64，即在栅极图案58侧壁上的栅间隔体。结果，所形成的绝缘间隔体64有内部氧化物间隔体61和外部氮化物间隔体63。
使用非单晶栅电极57、绝缘间隔体64和隔离层53作为离子注入掩模将杂质离子注入到有源区中以形成源/漏区65。通过注入与低浓度杂质区59具有相同导电类型的杂质离子形成源/漏区65。此外，所形成的源/漏区65的杂质浓度比低浓度杂质区59高。结果，在栅电极57的两侧形成轻掺杂漏极(LDD)型的源/漏区。在形成源/漏区65的离子注入工艺之后进行典型的热处理工艺，由此活化在源/漏区65中的杂质离子。因此，所活化的源/漏区65具有与半导体衬底51相同的单晶结构。
参考图1A、1B和3，清洁具有源/漏区65的衬底表面以移除在源/漏区65以及栅电极57上的原生氧化层和杂质(图1A的步骤5)。可以使用干法清洁工艺或湿法清洁工艺进行清洁。清洁过的衬底装入外延装置的反应室(图1A的步骤7)。分配到外延装置的控制器的第一寄存器中的“N”值初始化为“0”，其中N与以发生的工艺循环次数有关。而且，分配到其第二寄存器中的“K”值设定为工艺循环所需次数(图1A的步骤9)。
随后，使用真空泵抽空在反应室中的空气以控制反应室中的压力，使反应室中的压力比1个大气压低(图1A的步骤11)。然后加热反应室中的半导体衬底到预定温度(图1A的步骤13)。使用原位清洁工艺清洁加热衬底的表面，尤其是栅电极57的表面和源/漏区65的表面(图1B的步骤15)。原位清洁工艺，例如，通过注入清洁气体到反应室中进行。氢气可以作为清洁气体，且原位清洁工艺可以在大约700℃到大约950℃的温度中进行。氢气减少了在源/漏区65和栅电极57表面上产生的原生氧化层。结果，原位清洁工艺移除了源/漏区65和栅电极57上的原生氧化层。
在结束原位清洁工艺后，初始半导体源气体和初始蚀刻气体注入反应室(图1B的步骤17)。初始半导体源气体和初始蚀刻气体注入，例如，大约5秒到大约100秒。初始蚀刻气体选择性地蚀刻形成在例如栅间隔体64和隔离层53的绝缘层上形成的初始外延半导体层。优选用含有与初始外延半导体层中的原子反应的卤族元素的气体作为初始蚀刻气体。例如，初始蚀刻气体包括HCL气体或Cl2气体。而且，初始蚀刻气体可以任选地是用氢气稀释的稀释HCl气体。
当初始半导体源气体和初始蚀刻气体注入反应室中时，在反应室中通过热能分解初始半导体源气体。从初始半导体源气体分解的源原子与在栅电极57、源/漏区65、栅间隔体64和隔离层53的表面的悬挂键相结合。通常，在绝缘层上吸收的半导体原子的结合能比半导体层上吸收的半导体原子的结合能小。结果，在隔离层53和栅间隔体64上吸收的源原子容易与初始蚀刻气体反应，从而它们被选择性地移除。例如，当初始半导体源气体是硅源气体且初始蚀刻气体是HCl气体时，HCl气体的Cl原子与隔离层53和栅间隔体64上吸收的硅原子反应，产生例如SiCl4，即气体化合物的副产品。从反应室中抽空气体化合物。结果，在栅电极57和源/漏区65上分别选择性地形成了第一和第二初始外延半导体层66a和66b。
在注入初始半导体源气体和初始蚀刻气体期间可以额外地注入掺杂剂气体。更具体地，当省略形成源/漏区65的工艺时，可以在形成初始外延半导体层66a和66b时注入掺杂剂气体。膦(PH3)气体，乙硼烷(B2H6)气体或胂(AsH3)气体可以用作掺杂剂气体。因此，初始外延半导体层66a和66b包括原位掺杂半导体层。
形成初始外延半导体层66a和66b以避免栅电极57在随后交替重复执行外延生长工艺和随后的蚀刻工艺时由于高蚀刻选择性而被过蚀刻。因而，根据由随后的外延生长工艺和随后的蚀刻工艺组成的循环工艺的蚀刻选择性，可以省略形成初始外延半导体层66a和66b的工艺。
生长初始外延半导体层66a和66b以具有和初始外延半导体层下面的材料层相同的晶体结构。即，当栅电极57由非晶硅层形成时，所生长的第一初始外延半导体层66a具有非晶相，而当栅电极57由多晶硅层形成时，所生长的第一外延半导体层66a具有多晶相。
同时，在源/漏区65上生长的第二初始外延半导体层66b具有单晶结构，因为源/漏区65具有单晶结构。
在注入初始半导体源气体和初始蚀刻气体以后，主要半导体源气体和主要蚀刻气体注入反应室(图1B的步骤19)以在第一和第二初始外延半导体层66a和66b上分别形成第一和第二外延半导体层67a和67b。主要半导体源气体可以是和初始半导体源气体一样的气体，且主要蚀刻气体可以是和初始蚀刻气体一样的气体。换句话说，第一和第二外延半导体层67a和67b生长的机理与第一和第二初始外延半导体层66a和66b分别相同。而且，主要半导体源气体和主要蚀刻气体的注入时间可以比初始半导体源气体和初始蚀刻气体的注入时间更短。例如，主要半导体源气体和主要蚀刻气体可以注入大约5秒到大约12秒。结果，在第一和第二初始外延半导体层66a和66b上分别选择性地形成了第一和第二薄外延半导体层67a和67b。而且，主要半导体源气体和主要蚀刻气体也可以与上述掺杂剂气体一起注入。同时，即使栅电极57由非晶半导体层组成，在形成第一和第二外延半导体层67a和67b期间栅电极57也可以转变成多晶半导体层。这是因为在注入主要半导体源气体和主要蚀刻气体期间，在反应室中的衬底被加热到了高于大约600℃的温度。
可以根据所要形成的半导体层的类型决定初始半导体源气体和主要半导体源气体。例如，为了让初始外延半导体层66a和66b以及外延半导体层67a和67b由硅层形成，可以使用例如硅烷(SiH4)气体、乙硅烷(Si2H6)气体、二氯甲硅烷(SiH2Cl2)气体、SiHCl3气体或SiCl4气体的硅源气体作为初始半导体源气体和主要半导体源气体。此外，为了使初始外延层66a和66b以及外延半导体层67a和67b由锗层形成，可以使用例如GeH4气体的锗源气体作为初始半导体源气体和主要半导体源气体。此外，为了让初始外延层66a和66b以及外延半导体层67a和67b由SiGe层形成，可以使用锗源气体和硅源气体的混合气体作为初始半导体源气体和主要半导体源气体。此外，为了使初始外延层66a和66b以及外延半导体层67a和67b由碳化物(SiCx)层形成，可以使用硅源气体和碳源气体的混合气体作为初始半导体源气体和主要半导体源气体。碳源气体可以是，例如，C2H6气体或CH3SiH3气体。
可以分别使用在以下列表1到4描述的外延工艺条件形成外延硅层、外延锗层、外延硅锗层和外延碳化硅层。
表1
工艺温度 700℃～900℃
工艺压力 10torr～20torr
硅源气体 SiH<sub>2</sub>Cl<sub>2</sub>气体(100sccm～200sccm)
主要蚀刻气体 HCl气体(1sccm～100sccm)
P型掺杂剂气体 B<sub>2</sub>H<sub>6</sub>气体(0sccm～100sccm)
N型掺杂剂气体 PH<sub>3</sub>气体(0sccm～100sccm)
运载气体 H<sub>2</sub>气体(10000sccm～35000sccm)
表2
工艺温度 700℃～900℃
工艺压力 10torr～20torr
锗源气体 GeH<sub>4</sub>气体(50sccm～200sccm)
主要蚀刻气体 HCl气体(1sccm～100sccm)
P型掺杂剂气体 B<sub>2</sub>H<sub>6</sub>气体(0sccm～100sccm)
N型掺杂剂气体 PH<sub>3</sub>气体(0sccm～100sccm)
运载气体 H<sub>2</sub>气体(10000sccm～35000sccm)
表3
工艺温度 500℃～750℃
工艺压力 10torr～20torr
硅源气体 SiH<sub>2</sub>Cl<sub>2</sub>气体(100sccm～200sccm)
锗源气体 GeH<sub>4</sub>气体(50sccm～200sccm)
主要蚀刻气体 HCl气体(1sccm～100sccm)
P型掺杂剂气体 B<sub>2</sub>H<sub>6</sub>气体(0sccm～100sccm)
N型掺杂剂气体 PH<sub>3</sub>气体(0sccm～100sccm)
运载气体 H<sub>2</sub>气体(10000sccm～35000sccm)
表4
工艺温度 650℃～850℃
工艺压力 10torr～20torr
硅源气体 SiH<sub>2</sub>Cl<sub>2</sub>气体(100sccm～200sccm)
碳源气体 CH<sub>3</sub>SiH<sub>3</sub>气体(5sccm～50sccm)
主要蚀刻气体 HCl气体(1sccm～100sccm)
P型掺杂剂气体 B<sub>2</sub>H<sub>6</sub>气体(0sccm～100sccm)
N型掺杂剂气体 PH<sub>3</sub>气体(0sccm～100sccm)
运载气体 H<sub>2</sub>气体(10000sccm～35000sccm)
在注入主要半导体源气体和主要蚀刻气体后，可以将第一吹扫气体注入反应室(图1B的步骤21)。第一吹扫气体可以包括，例如，氢气。第一吹扫气体即氢气，不仅排出留在反应室中的工艺气体而且移除第一和第二外延半导体层67a和67b表面上的原生氧化层和/或污染物。
在注入第一吹扫气体后，将选择性蚀刻气体注入到反应室中以移除第一外延半导体层67a(图1B的步骤23)。选择性蚀刻气体优选包含与外延半导体层67a和67b的原子反应的卤族元素。例如，选择性蚀刻气体可以是HCl气体或Cl2气体。此外，选择性蚀刻气体可以是用氢气稀释的稀释HCl气体。可以使用例如，在以下表5中描述的工艺条件执行选择性蚀刻工艺。
表5
工艺温度 600℃～800℃
工艺压力 5torr～760torr
选择性蚀刻气体 HCl气体(10sccm～15000sccm)
运载气体 H<sub>2</sub>气体(500sccm～35000sccm)
选择性蚀刻气体的氯原子与外延半导体层67a和67b的硅原子反应产生SiCl4气体。更具体地，当进行选择性蚀刻工艺时，第一外延半导体层67a的蚀刻速度比第二外延半导体层67b的蚀刻速度高。这是因为第一外延半导体层67a是多晶半导体层而第二外延半导体层67b是单晶半导体层。这种蚀刻的选择性以下将参考图4进行详细描述。
参考图4，第一外延半导体层67a具有不平坦表面101a，而第二外延半导体层67b具有平坦表面101b。第一外延半导体层67a的晶粒导致了不平坦表面101a。当选择性蚀刻气体供应到第一和第二外延半导体层67a和67b的表面时，第一外延半导体层67a的晶粒边界区GB的硅原子容易与选择性蚀刻气体的氯原子反应。结果，晶粒边界区GB凹进，且晶粒也被横向蚀刻。相反，第二外延半导体层67b和选择性蚀刻气体反应的速度可能相对慢，因为第二外延半导体层67b是具有平坦表面的单晶半导体层。结果，第一外延半导体层67a的蚀刻速度比第二外延半导体层67b的蚀刻速度高。
当在上述适当的条件下进行选择性蚀刻工艺时，即使完全移除了第一外延半导体层67a并且蚀刻了第一初始外延半导体层66a，部分第二外延半导体层67b仍会留下。
在进行选择性蚀刻工艺以后第二吹扫气体注入反应室中(图1B的步骤25)。第二吹扫气体可以任选地与第一吹扫气体相同。
参考图1B和5，在注入第一吹扫气体以后“N”的值增加1(图1B的步骤27)。然后“N”增加后的值与“K”值相比较(图1B的步骤29)。注入主要气体的工序、第一吹扫工序、选择性蚀刻工序和第二吹扫工序可以交替和重复进行直到“N”的值等于“K”的值，从而形成具有预定厚度的升高的单晶外延半导体层67，即单晶源/漏区65上升高的单晶源/漏区67，同时暴露栅电极57。在省略形成源/漏区65的工艺的情况下，升高的单晶源/漏区67可以由原位掺杂的外延半导体层形成。在这种情况下，在随后用以形成对应于源/漏区67的杂质区的热处理期间，原位掺杂的外延半导体层中的杂质被扩散。使用常规的自对准硅化物(salicide)技术任选地在栅电极57和升高的单晶源/漏区67上形成金属硅化物层69。
根据上述本发明的实施例，在单晶半导体上选择性形成升高的单晶外延半导体层。而且，抑制了在器件的非单晶半导体区上，例如在栅电极57表面上，栅电极间隔体64和隔离层53上形成外延半导体层的。
尽管已经参考优选实施例具体地示出和描述了本发明，本领域技术人员应当理解，在不脱离权利要求定义的本发明的精神和范围的情况下，可以在形式和内容中做出各种改变。
本申请要求于2004年6月17日提交的韩国专利申请No.2004-45157的优先权，这里引入其全部内容供参考。

Claims (43)

1.一种制造半导体器件的方法，包括：
在单晶半导体衬底上形成非单晶半导体图案；
在所述非单晶半导体图案的侧壁上形成绝缘间隔体；
将具有所述绝缘间隔体的衬底装入反应室中；
主要半导体源气体和主要蚀刻气体注入所述反应室中以在单晶半导体衬底和非单晶半导体图案上分别选择性地生长单晶外延半导体层和非单晶外延半导体层；以及
选择性蚀刻气体注入到所述反应室中以便选择性地移除在非单晶半导体图案上的非单晶外延半导体层，
其中所述主要半导体源气体和主要蚀刻气体以及所述选择性蚀刻气体交替和重复注入至少两次，以仅在所述单晶半导体衬底上选择性地形成具有所需厚度的升高的单晶半导体层。
2.根据权利要求1所述的方法，其中所述单晶半导体衬底是单晶硅衬底、单晶锗衬底、单晶硅锗衬底、单晶碳化硅衬底或包括其中一层的绝缘体上半导体衬底。
3.根据权利要求1所述的方法，其中所述非单晶半导体图案由非晶半导体层或多晶半导体层形成。
4.根据权利要求3所述的方法，其中所述非晶半导体层或多晶半导体层由硅层、锗层、硅锗层或碳化硅层形成。
5.根据权利要求1所述的方法，进一步包括：
在将所述衬底装入反应室之前使用所述非单晶半导体图案和绝缘间隔体作为离子注入掩模将杂质离子注入到所述单晶半导体衬底中；以及
退火具有所述杂质离子的衬底以形成活化的单晶杂质区。
6.根据权利要求1所述的方法，进一步包括在将所述衬底装入反应室之前清洁具有所述绝缘间隔体的衬底表面。
7.根据权利要求1所述的方法，进一步包括在注入所述主要半导体源气体和主要蚀刻气体之前，将原位清洁气体注入所述反应室中。
8.根据权利要求7所述的方法，其中所述原位清洁气体是氢气。
9.根据权利要求1所述的方法，进一步包括在注入所述主要半导体源气体和主要蚀刻气体之前，将初始半导体源气体和初始蚀刻气体注入到反应室中，以在所述单晶半导体衬底和非单晶半导体图案上分别选择性地形成初始单晶外延半导体层和初始非单晶外延半导体层，
其中所述选择性蚀刻气体移除所述非单晶外延半导体层且蚀刻所述初始非单晶外延半导体层。
10.根据权利要求9所述的方法，其中所述初始半导体源气体和初始蚀刻气体和掺杂剂气体一起注入。
11.根据权利要求9所述的方法，其中所述初始半导体源气体是和所述主要半导体源气体一样的气体，并且所述初始蚀刻气体是和所述主要蚀刻气体一样的气体。
12.根据权利要求1所述的方法，其中所述主要半导体源气体是硅源气体、锗源气体、硅锗源气体和碳化硅源气体之一。
13.根据权利要求12所述的方法，其中所述硅源气体是硅烷气体、乙硅烷气体、二氯甲硅烷气体、SiHCl3气体和SiCl4气体之一。
14.根据权利要求12所述的方法，其中所述锗源气体是GeH4气体。
15.根据权利要求12所述的方法，其中所述硅锗源气体是硅源气体和锗源气体的混合气体，所述硅源气体是选自由硅烷气体、乙硅烷气体、二氯甲硅烷气体、SiHCl3气体和SiCl4气体构成的组中的一种，且所述锗源气体是GeH4气体。
16.根据权利要求12所述的方法，其中所述碳化硅源气体是硅源气体和碳源气体的混合气体，所述硅源气体是选自由硅烷气体、乙硅烷气体、二氯甲硅烷气体、SiHCl3气体和SiCl4气体构成的组中的任一种，且所述碳源气体是选自由C2H6气体和CH3SiH3气体构成的组中的任一种。
17.根据权利要求1所述的方法，其中所述主要蚀刻气体和所述选择性蚀刻气体是包含与所述外延半导体层的原子反应的卤族元素的气体。
18.根据权利要求17所述的方法，其中所述主要蚀刻气体和所述选择性蚀刻气体是HCl气体、Cl2气体或稀释HCl气体之一，所述稀释HCl气体是HCl气体和氢气的混合物。
19.根据权利要求1所述的方法，其中所述主要半导体源气体和主要蚀刻气体和掺杂剂气体一起注入。
20.根据权利要求1所述的方法，进一步包括：
在注入所述选择性蚀刻气体之前将第一吹扫气体注入到所述反应室中；以及
在注入所述选择性蚀刻气体以后将第二吹扫气体注入到所述反应室中。
21.根据权利要求20所述的方法，其中所述第一和第二吹扫气体是氢气。
22.一种金属氧化物半导体晶体管的制造方法，该方法包括：
在单晶半导体衬底的预定区形成隔离层以定义有源区；
在所述有源区上形成绝缘的栅电极，所述栅电极由非单晶半导体层形成；
在所述非单晶栅电极的侧壁上形成绝缘栅间隔体；
将具有所述栅间隔体的衬底装入反应室中；
将主要半导体源气体和主要蚀刻气体注入所述反应室中，以在所述栅电极和有源区上分别选择性地形成非单晶外延半导体层和单晶外延半导体层；以及
将选择性蚀刻气体注入到反应室中，以选择性地移除在所述非单晶栅电极上的非单晶外延半导体层，
其中所述主要半导体源气体和主要蚀刻气体以及所述选择性蚀刻气体交替和重复注入至少两次，以仅在相邻所述栅电极的有源区上选择性地形成具有所需厚度的升高的单晶源/漏区。
23.根据权利要求22所述的方法，其中所述单晶半导体衬底是单晶硅衬底、单晶锗衬底、单晶硅锗衬底、单晶碳化硅衬底或具有其中一层的绝缘体上半导体衬底。
24.根据权利要求22所述的方法，其中所述非单晶半导体层由非晶半导体层或多晶半导体层形成。
25.根据权利要求24所述的方法，其中所述非晶半导体层或多晶半导体层由硅层、锗层、硅锗层或碳化硅层形成。
26.根据权利要求22所述的方法，进一步包括：
在所述衬底装入反应室之前使用所述栅电极和栅间隔体作为离子注入掩模将杂质离子注入到所述有源区中；以及
退火具有所述杂质离子的衬底以形成活化的单晶源/漏区。
27.根据权利要求22所述的方法，进一步包括在所述衬底装入反应室以前清洁具有所述栅间隔体的衬底的表面。
28.根据权利要求22所述的方法，进一步包括，在注入所述主要半导体源气体和主要蚀刻气体之前将原位清洁气体注入到反应室。
29.根据权利要求28所述的方法，其中所述原位清洁气体是氢气。
30.根据权利要求22所述的方法，进一步包括在注入所述主要半导体源气体和主要蚀刻气体之前，将初始半导体源气体和初始蚀刻气体注入到所述反应室中，以在所述有源区和栅电极上分别选择性地形成初始单晶外延半导体层和初始非单晶外延半导体层，
其中所述选择性蚀刻气体移除所述非单晶外延半导体层并蚀刻所述初始非单晶外延半导体层。
31.根据权利要求30所述的方法，其中所述初始半导体源气体和初始蚀刻气体和掺杂剂气体一起注入。
32.根据权利要求30所述的方法，其中所述初始半导体源气体是和所述主要半导体源气体一样的气体，且所述初始蚀刻气体是和所述主要蚀刻气体一样的气体。
33.根据权利要求22所述的方法，其中所述主要半导体源气体是硅源气体、锗源气体、硅锗源气体和碳化硅源气体之一。
34.根据权利要求33所述的方法，其中所述硅源气体是硅烷气体、乙硅烷气体、二氯甲硅烷气体、SiHCl3气体和SiCl4气体之一。
35.根据权利要求33所述的方法，其中所述锗源气体是GeH4气体。
36.根据权利要求33所述的方法，其中所述硅锗源气体是硅源气体和锗源气体的混合气体，所述硅源气体是选自由硅烷气体、乙硅烷气体、二氯甲硅烷气体、SiHCl3气体和SiCl4气体构成的组中的一种，且所述锗源气体是GeH4气体。
37.根据权利要求33所述的方法，其中碳化硅源气体是包含硅源气体和碳源气体的混合气体，所述硅源气体是选自由硅烷气体、乙硅烷气体、二氯甲硅烷气体、SiHCl3气体和SiCl4气体构成的组中的一种，且所述碳源气体是选自由C2H6气体和CH3SiH3气体构成的组中的一种。
38.根据权利要求22所述的方法，其中所述主要蚀刻气体和选择性蚀刻气体是含有与所述外延半导体层的原子反应的卤族元素的气体。
39.根据权利要求38所述的方法，其中所述主要蚀刻气体和选择性蚀刻气体是HCl气体、Cl2气体或稀释HCl气体之一，稀释HCl气体是HCl气体和氢气的混合物。
40.根据权利要求22所述的方法，其中所述主要半导体源气体和主要蚀刻气体和掺杂剂气体一起注入。
41.根据权利要求22所述的方法，进一步包括：
在注入所述选择性蚀刻气体之前将第一吹扫气体到注入反应室中；以及
在注入所述选择性蚀刻气体以后将第二吹扫气体注入到反应室中。
42.根据权利要求41所述的方法，其中所述第一和第二吹扫气体是氢气。
43.根据权利要求22所述的方法，进一步包括在所述栅电极和升高的单晶源/漏区上选择性地形成金属硅化物层。
CNB2005100913699A 2004-06-17 2005-06-17 半导体器件和晶体管的制造方法 Expired - Fee Related CN100359639C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR45157/04 2004-06-17
KR1020040045157A KR100593736B1 (ko) 2004-06-17 2004-06-17 단결정 반도체 상에 선택적으로 에피택시얼 반도체층을형성하는 방법들 및 이를 사용하여 제조된 반도체 소자들

Publications (2)

Publication Number Publication Date
CN1725448A CN1725448A (zh) 2006-01-25
CN100359639C true CN100359639C (zh) 2008-01-02

Family

ID=35479698

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100913699A Expired - Fee Related CN100359639C (zh) 2004-06-17 2005-06-17 半导体器件和晶体管的制造方法

Country Status (3)

Country Link
US (1) US7611973B2 (zh)
KR (1) KR100593736B1 (zh)
CN (1) CN100359639C (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593736B1 (ko) 2004-06-17 2006-06-28 삼성전자주식회사 단결정 반도체 상에 선택적으로 에피택시얼 반도체층을형성하는 방법들 및 이를 사용하여 제조된 반도체 소자들
US7855126B2 (en) 2004-06-17 2010-12-21 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
US7361563B2 (en) * 2004-06-17 2008-04-22 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a selective epitaxial growth technique
US9064960B2 (en) * 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control
KR100955266B1 (ko) 2007-12-24 2010-04-30 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR101714003B1 (ko) 2010-03-19 2017-03-09 삼성전자 주식회사 패시티드 반도체패턴을 갖는 반도체소자 형성방법 및 관련된 소자
WO2012018473A2 (en) * 2010-08-04 2012-02-09 Applied Materials, Inc. Method of removing contaminants and native oxides from a substrate surface
WO2012102755A1 (en) 2011-01-28 2012-08-02 Applied Materials, Inc. Carbon addition for low resistivity in situ doped silicon epitaxy
CN103022093B (zh) * 2011-09-21 2015-05-13 有研新材料股份有限公司 一种绝缘体上纳米级硅锗材料及其制备方法
KR20130037551A (ko) * 2011-10-06 2013-04-16 삼성전자주식회사 반도체 장치의 형성 방법 및 그에 의해 형성되는 반도체 장치
KR20130069935A (ko) * 2011-12-19 2013-06-27 주식회사 엘지실트론 웨이퍼 제조 방법
CN103779278A (zh) * 2012-10-22 2014-05-07 中芯国际集成电路制造(上海)有限公司 Cmos管的形成方法
CN103839891A (zh) * 2012-11-26 2014-06-04 中国科学院微电子研究所 一种半导体结构及其制造方法
CN104465387A (zh) * 2013-09-24 2015-03-25 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN103938268B (zh) * 2014-04-03 2016-08-24 中国电子科技集团公司第五十五研究所 一种降低碳化硅外延片表面颗粒密度的方法
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
KR101810644B1 (ko) * 2016-01-12 2018-01-25 에스케이실트론 주식회사 에피텍셜웨이퍼 제조 방법
CN108807178B (zh) * 2017-05-05 2022-08-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108538860B (zh) * 2018-04-27 2021-06-25 武汉华星光电技术有限公司 顶栅型非晶硅tft基板的制作方法
CN109192654A (zh) * 2018-08-31 2019-01-11 上海华力微电子有限公司 硅的外延生长方法、半导体器件及其形成方法
CN109360786B (zh) * 2018-09-29 2021-08-10 扬州乾照光电有限公司 一种侧向外延生长的方法及半导体结构
US11854688B2 (en) * 2020-02-19 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
CN112885709B (zh) * 2021-01-13 2024-03-22 中电化合物半导体有限公司 一种碳化硅外延结构的制备方法及半导体设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190977B1 (en) * 1999-04-30 2001-02-20 Texas Instruments - Acer Incorporated Method for forming MOSFET with an elevated source/drain
US6335251B2 (en) * 1998-05-29 2002-01-01 Kabushiki Kaisha Toshiba Semiconductor apparatus having elevated source and drain structure and manufacturing method therefor
US6346732B1 (en) * 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
US6429084B1 (en) * 2001-06-20 2002-08-06 International Business Machines Corporation MOS transistors with raised sources and drains

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549926A (en) 1982-01-12 1985-10-29 Rca Corporation Method for growing monocrystalline silicon on a mask layer
JPS5939711A (ja) 1982-08-26 1984-03-05 Ushio Inc ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
US4592792A (en) 1985-01-23 1986-06-03 Rca Corporation Method for forming uniformly thick selective epitaxial silicon
US4698316A (en) 1985-01-23 1987-10-06 Rca Corporation Method of depositing uniformly thick selective epitaxial silicon
JPS61265814A (ja) 1985-05-20 1986-11-25 Nec Corp 化合物半導体装置の製造方法
JP2929291B2 (ja) 1986-12-04 1999-08-03 セイコーインスツルメンツ株式会社 絶縁ゲート電界効果トランジスタの製造方法
JPH0350191A (ja) 1989-07-17 1991-03-04 Kawasaki Steel Corp エピタキシャル成長方法
JPH0350771A (ja) 1989-07-18 1991-03-05 Seiko Instr Inc 半導体装置
DE69421465T2 (de) * 1993-07-30 2000-02-10 Applied Materials, Inc. Verfahren zur Ablagerung von Silzium-Nitrid auf Siliziumoberflächen
JPH0923005A (ja) * 1995-07-06 1997-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000262405A (ja) * 1999-03-18 2000-09-26 Soc Prod Nestle Sa 飲料抽出用密封カートリッジ
US6290774B1 (en) 1999-05-07 2001-09-18 Cbl Technology, Inc. Sequential hydride vapor phase epitaxy
US6190453B1 (en) 1999-07-14 2001-02-20 Seh America, Inc. Growth of epitaxial semiconductor material with improved crystallographic properties
KR100307636B1 (ko) 1999-10-07 2001-11-02 윤종용 올라간 구조의 소오스/드레인을 갖는 전계효과 트랜지스터 및 그 제조방법
JP2001338988A (ja) 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
KR100373853B1 (ko) 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
KR20020028488A (ko) 2000-10-10 2002-04-17 박종섭 에피층 성장 방법 및 이를 이용한 트랜지스터 제조 방법
KR20020083767A (ko) * 2001-04-30 2002-11-04 주식회사 하이닉스반도체 선택적 에피택셜 성장 공정에서의 기판 세정 방법
KR100430404B1 (ko) 2001-06-02 2004-05-04 삼성전자주식회사 구조 선택적 에피택시얼 성장 기술 및 선택적 실리콘 식각기술을 사용한 단결정 실리콘 패턴 형성 방법
US6605498B1 (en) 2002-03-29 2003-08-12 Intel Corporation Semiconductor transistor having a backfilled channel material
WO2003105206A1 (en) 2002-06-10 2003-12-18 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
US6657223B1 (en) 2002-10-29 2003-12-02 Advanced Micro Devices, Inc. Strained silicon MOSFET having silicon source/drain regions and method for its fabrication
US6998305B2 (en) 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition
KR100546369B1 (ko) * 2003-08-22 2006-01-26 삼성전자주식회사 콘택 마진을 확보할 수 있는 실리사이드막을 구비한고집적 반도체 소자 및 그 제조방법
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
KR100625175B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 채널층을 갖는 반도체 장치 및 이를 제조하는 방법
US7361563B2 (en) 2004-06-17 2008-04-22 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a selective epitaxial growth technique
KR100593736B1 (ko) 2004-06-17 2006-06-28 삼성전자주식회사 단결정 반도체 상에 선택적으로 에피택시얼 반도체층을형성하는 방법들 및 이를 사용하여 제조된 반도체 소자들
US7435665B2 (en) 2004-10-06 2008-10-14 Okmetic Oyj CVD doped structures
KR100882930B1 (ko) 2004-12-17 2009-02-10 삼성전자주식회사 소오스 및 드레인 영역들을 갖는 씨모스 반도체 소자들 및 그 제조방법들
KR100678468B1 (ko) 2005-01-14 2007-02-02 삼성전자주식회사 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
JP4361886B2 (ja) 2005-02-24 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
JP2006253317A (ja) 2005-03-09 2006-09-21 Fujitsu Ltd 半導体集積回路装置およびｐチャネルＭＯＳトランジスタ
KR101155097B1 (ko) 2005-08-24 2012-06-11 삼성전자주식회사 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치
KR100647457B1 (ko) 2005-12-09 2006-11-23 한국전자통신연구원 반도체 소자 및 그 제조방법
KR100707882B1 (ko) 2005-12-14 2007-04-13 삼성전자주식회사 선택적 에피택시얼 성장 방법
US7816217B2 (en) 2005-12-22 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step epitaxial process for depositing Si/SiGe
US20070202669A1 (en) 2006-02-27 2007-08-30 Fujitsu Limited Epitaxial growth method and semiconductor device fabrication method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335251B2 (en) * 1998-05-29 2002-01-01 Kabushiki Kaisha Toshiba Semiconductor apparatus having elevated source and drain structure and manufacturing method therefor
US6190977B1 (en) * 1999-04-30 2001-02-20 Texas Instruments - Acer Incorporated Method for forming MOSFET with an elevated source/drain
US6346732B1 (en) * 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
US6429084B1 (en) * 2001-06-20 2002-08-06 International Business Machines Corporation MOS transistors with raised sources and drains

Also Published As

Publication number Publication date
US7611973B2 (en) 2009-11-03
CN1725448A (zh) 2006-01-25
KR100593736B1 (ko) 2006-06-28
US20050279997A1 (en) 2005-12-22
KR20050119991A (ko) 2005-12-22

Similar Documents

Publication Publication Date Title
CN100359639C (zh) 半导体器件和晶体管的制造方法
CN102282657B (zh) 通过cvd蚀刻与淀积顺序形成的cmos晶体管结区
US10483355B2 (en) Forming non-line-of-sight source drain extension in an NMOS FINFET using n-doped selective epitaxial growth
US7361563B2 (en) Methods of fabricating a semiconductor device using a selective epitaxial growth technique
US7855126B2 (en) Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
US9287399B2 (en) Faceted intrinsic epitaxial buffer layer for reducing short channel effects while maximizing channel stress levels
US7598178B2 (en) Carbon precursors for use during silicon epitaxial film formation
US6391749B1 (en) Selective epitaxial growth method in semiconductor device
JP4969244B2 (ja) 大量にドープされたエピタキシャルＳｉＧｅを選択的に堆積させる方法
KR100678468B1 (ko) 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
US7582535B2 (en) Method of forming MOS transistor having fully silicided metal gate electrode
US20060038243A1 (en) Transistor and method of manufacturing the same
JP2008522442A (ja) シリコンエピタキシャル膜形成時のＣｌ２および／またはＨＣｌの使用
CN103560150A (zh) 具有外延源区和漏区的金属栅晶体管
CN1327498C (zh) 半导体装置和半导体装置的制造方法
CN101728267B (zh) 半导体装置的制作方法
JP5076367B2 (ja) 半導体装置およびその製造方法
CN104425379A (zh) 半导体器件的形成方法
US7084041B2 (en) Bipolar device and method of manufacturing the same including pre-treatment using germane gas
JP2001126989A (ja) 半導体薄膜の形成方法
KR100716653B1 (ko) 고상에피택시 방법을 이용한 반도체소자의 콘택 형성 방법
CN201004461Y (zh) 金属氧化物半导体晶体管元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080102

Termination date: 20210617