CN100354739C - 像素结构及有源组件阵列基板 - Google Patents
像素结构及有源组件阵列基板 Download PDFInfo
- Publication number
- CN100354739C CN100354739C CNB2005100747985A CN200510074798A CN100354739C CN 100354739 C CN100354739 C CN 100354739C CN B2005100747985 A CNB2005100747985 A CN B2005100747985A CN 200510074798 A CN200510074798 A CN 200510074798A CN 100354739 C CN100354739 C CN 100354739C
- Authority
- CN
- China
- Prior art keywords
- electrode
- pixel electrode
- electrically connected
- sweep trace
- dot structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 230000008878 coupling Effects 0.000 claims abstract description 19
- 238000010168 coupling process Methods 0.000 claims abstract description 19
- 238000005859 coupling reaction Methods 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims description 52
- 239000012528 membrane Substances 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 23
- 230000014759 maintenance of location Effects 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 22
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000001914 filtration Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 101150037603 cst-1 gene Proteins 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 101100006548 Mus musculus Clcn2 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
一种像素结构，电性连接于一扫描线以及一数据线，此像素结构包括一有源组件、一第一像素电极、一第二像素电极、一电容耦合电极以及一电荷释放组件。其中，有源组件电性连接于扫描线以及数据线。第一像素电极通过有源组件电性连接于数据线。第二像素电极与第一像素电极电性绝缘。电容耦合电极配置于第二像素电极下方，且电容耦合电极通过有源组件电性连接于数据线。电荷释放组件则电性连接于第二像素电极。前述的像素结构可有效解决图像残留的问题。本发明另提供一种能够避免图像残留的有源组件阵列基板。
Description
技术领域
本发明涉及一种像素结构及有源组件阵列基板，且特别涉及一种能够避免图像残留(image sticking)的像素结构及有源组件阵列基板。
背景技术
目前市场对于薄膜电晶体液晶显示器(Thin Film Transistor LiquidCrystal Display，TFT-LCD)的性能要求是朝向高对比(high contrastratio)、无灰阶反转(no gray scale inversion)、色偏小(little colorshift)、亮度高(high luminance)、高色彩丰富度、高色饱和度、快速反应与广视角等特性。目前能够达成广视角要求的技术，例如扭转向列型液晶(TN)加上广视角膜(wide viewing film)、共平面切换式(In-Plane Switching，IPS)液晶显示器、边际场切换式(fringe field switching)液晶显示器与多域垂直配向式薄膜电晶体液晶显示器(MVA TFT-LCD)等方式。
图1绘示一种现有多域垂直配向式液晶显示面板的剖面示意图。请参照图1，现有的多域垂直配向式液晶显示面板100包括薄膜电晶体阵列基板110、彩色滤光基板120以及位于薄膜电晶体阵列基板110与彩色滤光基板120之间的液晶层130。其中，薄膜电晶体阵列基板110具有多个像素电极112，而像素电极112具有狭缝(slit)112a，且彩色滤光基板120上具有一共享电极122以及配置于共享电极122上的配向凸起物(alignment protrusion)124。由于像素电极112具有狭缝112a，且配置于共享电极122上的配向凸起物124可使得液晶分子130呈多方向排列，以获得数种不同的领域A、B，因此多域垂直配向式液晶显示面板100能够达成广视角的要求。值得注意的是，在同一像素结构中，领域A与领域B内的液晶电容值皆维持在Clc。然而，当使用者在不同视角观看垂直配向式液晶显示面板100时，其穿透率对灰阶的曲线(transmittance-level curve)便有所改变。换言的，当使用者在不同视角观看时，现有多域垂直配向式液晶显示器100所显示出的亮度便会产生变化，进而导致色饱和度不足(color washout)等现象。
图2A与图2B绘示另一种现有多域垂直配向式液晶显示面板的剖面示意图。请同时参照图2A与图2B，为了避免色饱和度不足(color washout)的现象，现有技术已发展出另一种多域垂直配向式液晶显示面板200，其包括薄膜电晶体阵列基板210、彩色滤光基板220以及位于薄膜电晶体阵列基板210与彩色滤光基板220之间的液晶层230。其中，薄膜电晶体阵列基板210具有多个像素电极212、214，而像素电极212、214皆具有狭缝(未绘示)，且彩色滤光基板220上具有一共享电极222以及配置于共享电极222上的配向凸起物224。
值得注意的是，像素电极212与像素电极214是彼此电性绝缘，且在多域垂直配向式液晶显示面板200驱动时，像素电极212耦接至电压电平Vdata，而电性浮置的像素电极214则是藉由电容耦合的效应(C.C.)而维持在电压电平Vcc，且电压电平Vdata＞电压电平Vcc。据此，多域垂直配向式液晶显示面板200可被区分为领域A、领域B、领域A’以及领域B’；意即，像素电极212与像素电极214可维持在不同的电压电平，以达到色饱和度补偿的效果。更具体来说，像素电极212上方的液晶电容值是维持在Clc1(领域A与领域B)，而像素电极214上方的液晶电容值是维持在Clc2(领域A’与领域B’)，且Clc1＞Clc2。
如图2B所示，由于像素电极214是处于电性浮置的状态，因此多域垂直配向式液晶显示面板200在驱动的过程中很容易因正、负电荷不平衡而发生电荷被阻陷(trapped)于配向膜PI内的现象，进而导致像素电极214的电压电平飘移(shift)，因此该广视角技术面临了十分严重的图像残留问题。
发明内容
本发明的目的是提供一种像素结构，其可有效避免图像残留的问题。
本发明的另一目的是提供一种有源组件阵列基板，其可有效避免图像残留的问题。
本发明提供一种像素结构，是电性连接于一扫描线以及一数据线，此像素结构包括一有源组件、一第一像素电极、一第二像素电极、一电容耦合电极以及一电荷释放组件。其中，有源组件是电性连接于扫描线以及数据线。第一像素电极是通过有源组件电性连接于数据线。第二像素电极是与第一像素电极电性绝缘。电容耦合电极是配置在第二像素电极下方，且电容耦合电极是通过有源组件电性连接于数据线。电荷释放组件则是电性连接于第二像素电极。
本发明提供一种有源组件阵列基板，其包括一基板、多条扫描线、多条数据线以及多个前述的像素结构。其中，扫描线、数据线以及像素结构皆配置在基板上，且像素结构是对应地电性连接于扫描线与数据线。
在本发明一实施例中，电荷释放组件例如为一电容器。举例而言，电容器包括一与第二像素电极电性连接的上电极以及一位于上电极下方的下电极。其中，下电极的电压电平是与扫描线的电压电平相同。在一较佳实施例中，电容器是由扫描线的部分区域以及第二像素电极的部分区域所构成。更具体而言，第二像素电极具有一突出部分，而突出部分是位于扫描线的部分区域上方，且电容器是由扫描线的部分区域以及突出部分所构成。
在本发明一实施例中，各像素结构的电荷释放组件(电容器)例如是位于驱动像素结构本身的扫描线上方，或是位于下一条扫描线上方，亦或是同时位于前述的两种位置上。
在本发明一实施例中，有源组件例如为一第一薄膜电晶体。举例而言，第一薄膜电晶体具有一第一栅极、一第一沟道层、一第一源极以及第一漏极，其中，第一栅极是电性连接于扫描线，而第一源极是电性连接于数据线，且第一漏极是电性连接于第一像素电极。
在本发明一实施例中，电荷释放组件例如为一第二薄膜电晶体，且第二薄膜电晶体的W/L值是小于第一薄膜电晶体的W/L值。此外，第二薄膜电晶体具有一第二栅极、一第二沟道层、一第二源极以及第二漏极，其中，第二栅极是电性连接于扫描线，而第二源极是电性连接于数据线，且第二漏极是电性连接于第二像素电极。
在本发明一实施例中，第一像素电极与第二像素电极例如皆具有锯齿状的狭缝(jagged slits)。
本发明因采用电荷释放组件(电容器或薄膜电晶体)，因此本发明可在每次数据写入的同时，有效地释放像素结构中的电荷。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为一种现有多域垂直配向式液晶显示面板的剖面示意图。
图2A与图2B为另一种现有多域垂直配向式液晶显示面板的剖面示意图。
图3为依照本发明第一实施例像素结构的俯视图。
图3’为依照本发明第一实施例中另一种像素结构的俯视图。
图4为依照本发明第一实施例像素结构的电路示意图。
图5A至图5C为图3中电荷释放组件的局部放大图。
图6为依照本发明第二实施例像素结构的俯视图。
图6’为依照本发明第二实施例中另一种像素结构的俯视图。
图7为依照本发明第二实施例像素结构的电路示意图。
附图符号说明
100、200：多域垂直配向式液晶显示面板
110、210：薄膜电晶体阵列基板
112、212、214：像素电极
112a：狭缝
120、220：彩色滤光基板
122、222：共享电极
124、224：配向凸起物
130、230：液晶层
A、B、A’、B’：领域
PI：配向膜
300、300’：像素结构
310：有源组件
310a：第一薄膜电晶体
310b：第二薄膜电晶体
320：第一像素电极
320a、320b：狭缝
330：第二像素电极
332：突出部分
340：电容耦合电极
342、346：上电极
344、345、348：接触窗
350：电荷释放组件
400：扫描线
400a：开口
410：共享电极
500：数据线
G、G1、G2：栅极
C、C1、C1：沟道层
S、S1、S2：源极
D、D1、D2：漏极
具体实施方式
有鉴于现有技术所面临的图像残留问题，本发明提出一些具有电荷释放组件的像素结构以及有源组件阵列基板的实施例，将详述如下。本发明的像素结构以及有源组件阵列基板可藉由电荷释放组件来避免电荷的累积，进而避免图像残留的问题。
第一实施例
图3绘示为依照本发明第一实施例像素结构的俯视图。请参照图3，本实施例的像素结构300是电性连接于一扫描线400以及一数据线500。如图3所示，像素结构300包括一有源组件310、一第一像素电极320、一第二像素电极330、一电容耦合电极340以及一电荷释放组件350。其中，有源组件310是电性连接于扫描线400以及数据线500。第一像素电极320是通过有源组件310电性连接于数据线500。第二像素电极330是与第一像素电极320电性绝缘。电容耦合电极340是配置于第二像素电极330下方，且电容耦合电极340是通过有源组件310电性连接于数据线500。电荷释放组件350则是电性连接于第二像素电极330。
在本实施例中，第一像素电极320例如具有锯齿状的狭缝320a，而第二像素电极330例如具有锯齿状的狭缝330a。上述的锯齿状狭缝320a、330a可对液晶分子进行配向，以达到广视角的目的。
图4绘示为依照本发明第一实施例像素结构的电路示意图。请同时参照图3与图4，为了维持良好的显示品质，本实施例的像素结构可进一步包括一存储电容器Cst1，此存储电容器Cst1例如是由共享电极410、上电极342以及位于二者之间的介电层(例如为栅绝缘层)所构成。其中，上电极342除了与电容耦合电极340连接，上电极342亦可藉由保护层(未绘示)中的接触窗344与第一像素电极320电性连接。除了存储电容器Cst1的外，本实施例的像素结构可进一步包括一存储电容器Cst2，此存储电容器Cst2例如是由共享电极410、上电极346以及位于二者的间的介电层(例如为栅绝缘层)所构成。其中，上电极346是藉由保护层(未绘示)中的接触窗348电性连接于第二像素电极330。
请同时参照图3与图4，本实施例的有源组件310例如为一薄膜电晶体，且此薄膜电晶体具有一栅极G、一沟道层C、一源极S以及漏极D。其中，栅极G是电性连接于或是直接整合于扫描线400中，而源极D是电性连接于或是直接整合于数据线500中。此外，漏极D是电性连接于第一像素电极320；更具体而言，本实施例的漏极D例如是通过电容耦合电极340、存储电容器Cst1的上电极342以及接触窗344电性连接于第一像素电极320。
如图3与图4所示，若要将一图像数据写入像素结构3 00中，本实施例会提供一高电压Vgh至扫描线400以开启有源组件310(薄膜电晶体的栅极G)，之后再藉由数据线500将图像数据(Vdata)经由有源组件310(薄膜电晶体的源极S、沟道层C与漏极D)电容耦合电极340、存储电容器Cst1的上电极342以及位于保护层(未绘示)中的接触窗344写入至第一像素电极320，以使得第一像素电极320维持在电压电平Vdata。然而，在将图像数据写入第一像素电极320的同时，第二像素电极330会因电容耦合电极340的耦合效应(C.C.)而被耦合至电压电平Vcc，且电压电平Vda ta＞电压电平Vcc。据此，对应于相同的图像数据(Vdata)，第一像素电极320与第二像素电极330可分别维持在不同的电压电平。此外，第一像素电极320、液晶层以及对向基板(如彩色滤光片基板)上的共享电极(Vcom)是构成一液晶电容Clc1，而第二像素电极330、液晶层以及对向基板上的共享电极(Vcom)是构成一液晶电容Clc2。
值得注意的是，本实施例的电荷释放组件350在像素结构300中扮演十分重要的角色，具体而言，电荷释放组件350可以有效避免电荷被阻陷于配向膜内的现象，其详细机制将搭配图3至图5详述于后。
请同时参照图3至图4，本实施例的电荷释放组件350例如是一电容器，其包括一与第二像素电极330电性连接的上电极、一位于上电极下方的下电极以及一位于二者的间的介电层(例如为保护层)。其中，下电极的电压电平例如是与扫描线400的电压电平相同，且除了有源组件310被开启的期间，二者的电压电平皆维持在Vg1(例如约为-6伏特)。由于下电极的电压电平在大部分的时间都是维持在Vg1，且电压电平Vg1＜电压电平Vdata，因此电荷释放组件350可藉由电容耦合效应来抑制正、负电荷不平衡的现象，进而避免图像残留的问题。
由图3可知，本实施例的电容器是由扫描线400的部分区域以及第二像素电极330的部分区域所构成。更具体而言，第二像素电极330具有一突出部分332，而突出部分332是位于扫描线400的部分区域上方；意即，电容器是由扫描线400的部分区域以及突出部分332所构成。此电容器的设计可在不大幅更动工艺步骤的前提下进行制作，不会导致成本上的负担。
承上述，在图3所绘示的像素结构300中，电荷释放组件350(电容器)是位于驱动像素结构300本身的扫描线400上方，然而，任何熟习此项技术的人士在参照本发明上述内容的后，当可针对电荷释放组件350的位置作适当的更动。
举例而言，当前述的像素结构300以阵列方式排列而构成一有源组件阵列基板时，本发明可将电荷释放组件350(电容器)制作于下一条扫描线上方，或是同时制作于前述的两条扫描线上方。值得注意的是，若电荷释放组件350(电容器)是同时制作于前述的两条扫描线上方时，电容器的电容值将不易受到工艺误对准(mis-alignment)的影响。换言的，有源组件阵列基板上的各个电荷释放组件350(电容器)的电荷释放能力将十分接近。
图5A至图5C绘示为图3中电荷释放组件的局部放大图。请参照图5A至图5C，本实施例可选择性地在扫描线400上形成开口400a，此开口400a的位置例如是对应于突出部分332的末端。在设计上，突出部分332的末端以不超出开口400a为原则，当第一像素电极320(绘示于图3)与第二像素电极330在制作时发生误对准而沿着水平或垂直方向偏移时，突出部分332与扫描线400的重叠面积(斜线部分)将可维持一定，进而使得电荷释放组件350(电容器)的电荷释放能力将相同。另外，本实施例中，突出部分332与扫描线400的重叠面积(斜线部分)可视产品设计需求而改变(如图5A至图5C所示)。
图3’绘示为依照本发明第一实施例中另一种像素结构的俯视图。请同时参照图3以及图3’，本实施例的像素结构300中的存储电容器可采用各种不同型态的设计。在图3所绘示的像素结构300中，由上电极342与共享电极410所构成的存储电容器以及上电极346与共享电极410所构成的存储电容器皆属于一种金属层-绝缘层-金属层型态的电容器(MIM-typecapacitor)。此外，在图3’所绘示的像素结构300中，由上电极342与共享电极410所构成的存储电容器属于一种金属层-绝缘层-金属层型态的电容器(MIM-type capacitor)，而由第二像素电极330与共享电极410所构成的存储电容器属于一种金属层-绝缘层-铟锡氧化物型态的电容器(MII-typecapacitor)。具体而言，图3’的像素结构300中省略了上电极346的设计。承上述，熟习此项技术的人士在参照本实施例所揭露的内容后，当可针对存储电容器的型态、排列位置做出进一步的变更。
第二实施例
图6绘示为依照本发明第二实施例像素结构的俯视图。本实施例的像素结构300’与第一实施例的像素结构300类似，惟二者的主要差异在于：本实施例的像素结构300’中是藉由一第一薄膜电晶体310a以及一第二薄膜电晶体310b所控制，其中，第一薄膜电晶体310a是电性连接于第一像素电极320，而第二薄膜电晶体310b是电性连接于第二像素电极330，且第二薄膜电晶体310b的W/L值(宽长比)是小于第一薄膜电晶体310a的W/L值。
举例而言，第一薄膜电晶体310a具有一第一栅极G1、一第一沟道层C1、一第一源极S1以及第一漏极D1，其中，第一栅极G1是电性连接于或整合于扫描线400中，而第一源极S1是电性连接于或整合于数据线500中，且第一漏极D1是电性连接于第一像素电极320。此外，本实施例的第二薄膜电晶体310b为可视为一种电荷释放组件。第二薄膜电晶体310b具有一第二栅极G2、一第二沟道层C2、一第二源极S2以及第二漏极D2，其中，第二栅极G2是电性连接于扫描线400，而第二源极S2是电性连接于数据线500，且第二漏极D2是电性连接于第二像素电极330。
图7绘示为依照本发明第二实施例像素结构的电路示意图。请同时参照图6与图7，若要将一图像数据写入像素结构300’中，本实施例会提供一高电压Vgh至扫描线400以开启第一薄膜电晶体310a的第一栅极G1以及第二薄膜电晶体310b的第二栅极G2，的后再藉由数据线500将图像数据(Vdata)经由第一薄膜电晶体310a的第一源极S1、第一沟道层C1、第一漏极D1、电容耦合电极340、存储电容器Cst1的上电极342以及位于保护层(未绘示)中的接触窗344写入至第一像素电极320，以使得第一像素电极320维持在电压电平Vda ta。然而，在将图像数据写入第一像素电极320的同时，图像数据(Vda ta)会经由第二薄膜电晶体310b的第二源极S2、第二沟道层C1、第二漏极D2、电容耦合电极340、以及位于保护层(未绘示)中的接触窗345写入至第二像素电极330，以使得第二像素电极330维持在电压电平Vcc，且电压电平Vdata＞电压电平Vcc。据此，对应于相同的图像数据(Vda ta)，第一像素电极320与第二像素电极330可分别维持在不同的电压电平。此外，第一像素电极320、液晶层以及对向基板(如彩色滤光片基板)上的共享电极(Vcom)构成一液晶电容Clc1，而第二像素电极330、液晶层以及对向基板(如彩色滤光片基板)上的共享电极(Vcom)构成一液晶电容Clc2。
图6’绘示为依照本发明第二实施例中另一种像素结构的俯视图。请同时参照图6以及图6’，本实施例的像素结构300’中的存储电容器同样可采用各种不同型态的设计。在图6所绘示的像素结构300’中，由上电极342与共享电极410所构成的存储电容器以及上电极346与共享电极410所构成的存储电容器皆属于一种金属层-绝缘层-金属层型态的电容器(MIM-typecapacitor)。此外，在图6’所绘示的像素结构300’中，由上电极342与共享电极410所构成的存储电容器属于一种金属层-绝缘层-金属层型态的电容器(MIM-type capacitor)，而由第二像素电极330与共享电极410所构成的存储电容器属于一种金属层-绝缘层-铟锡氧化物型态的电容器(MII-typecapacitor)。具体而言，图6’的像素结构300’中省略了上电极346的设计。承上述，熟习此项技术的人士在参照本实施例所揭露的内容后，当可针对存储电容器的型态、排列位置作出进一步的变更。
综上所述，在本发明的像素结构及有源组件阵列基板至少具有下列优点：
1.本发明的像素结构及有源组件阵列基板可有效避免图像残留的问题。
2.本发明的像素结构及有源组件阵列基板在制作上与现有工艺兼容，无须大幅更动工艺。
3.本发明的像素结构及有源组件阵列基板中的电荷释放组件是架构于扫描线上方，不影响面板的开口率。
虽然本发明已以较佳实施例揭露如上，然而其并非用以限定本发明，任何熟悉本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的权利保护范围以权利要求书所界定的为准。
Claims (20)
1.一种像素结构，是电性连接于一扫描线以及一数据线，该像素结构包括：
一有源组件，电性连接于该扫描线以及该数据线；
一第一像素电极，其通过该有源组件电性连接于该数据线；
一第二像素电极，与该第一像素电极电性绝缘；
一电容耦合电极，配置于该第二像素电极下方，且该电容耦合电极是通过该有源组件电性连接于该数据线；以及
一电荷释放组件，电性连接于该第二像素电极。
2.如权利要求1所述的像素结构，其中，该电荷释放组件为一电容器。
3.如权利要求2所述的像素结构，其中，该电容器包括：
一上电极，与该第二像素电极电性连接；以及
一下电极，位于该上电极下方，其中，该下电极的电压电平与该扫描线的电压电平相同。
4.如权利要求2所述的像素结构，其中，该电容器是由该扫描线的部分区域以及该第二像素电极的部分区域所构成。
5.如权利要求2所述的像素结构，其中，该第二像素电极具有一突出部分，而该突出部分是位于该扫描线的部分区域上方，且该电容器是由该扫描线的部分区域以及该突出部分所构成。
6.如权利要求1所述的像素结构，其中，该有源组件为一第一薄膜电晶体。
7.如权利要求6所述的像素结构，其中，该第一薄膜电晶体具有一第一栅极、一第一沟道层、一第一源极以及第一漏极，该第一栅极是电性连接于该扫描线，而该第一源极是电性连接于该数据线，且该第一漏极是电性连接于该第一像素电极。
8.如权利要求6所述的像素结构，其中，该电荷释放组件为一第二薄膜电晶体，且该第二薄膜电晶体宽长比值小于该第一薄膜电晶体的宽长比值。
9.如权利要求8所述的像素结构，其中，该第二薄膜电晶体具有一第二栅极、一第二沟道层、一第二源极以及第二漏极，该第二栅极是电性连接于该扫描线，而该第二源极是电性连接于该数据线，且该第二漏极是电性连接于该第二像素电极。
10.如权利要求1所述的像素结构，其中，该第一像素电极与该第二像素电极皆具有锯齿状的狭缝。
11.一种有源组件阵列基板，包括：
一基板；
多条扫描线，配置于该基板上；
多条数据线，配置于该基板上；
多个像素结构，且这些像素结构是对应地电性连接于该扫描线与该数据线，而每一像素结构包括：
一有源组件，电性连接于该扫描线以及该数据线；
一第一像素电极，通过该有源组件电性连接于该数据线；
一第二像素电极，与该第一像素电极电性绝缘；
一电容耦合电极，配置于该第二像素电极下方，其中，该电容耦合电极通过该有源组件电性连接于该数据线；以及
一电荷释放组件，电性连接于该第二像素电极。
12.如权利要求11所述的有源组件阵列基板，其中，该电荷释放组件为一电容器。
13.如权利要求12所述的有源组件阵列基板，其中，该电容器包括：
一上电极，电性连接于该第二像素电极；以及
一下电极，位于该上电极下方，其中，该下电极的电压电平与该扫描线的电压电平相同。
14.如权利要求12所述的有源组件阵列基板，其中，该电容器是由至少一条扫描线的部分区域以及该第二像素电极的部分区域所构成。
15.如权利要求12所述的有源组件阵列基板，其中，该第二像素电极具有一突出部分，而该突出部分是位于该扫描线的部分区域上方，且该电容器是由至少一条扫描线的部分区域以及该突出部分所构成。
16.如权利要求11所述的有源组件阵列基板，其中，该有源组件为一第一薄膜电晶体。
17.如权利要求16所述的有源组件阵列基板，其中，该第一薄膜电晶体具有一第一栅极、一第一沟道层、一第一源极以及第一漏极，该第一栅极是电性连接于该扫描线，而该第一源极是电性连接于该数据线，且该第一漏极是电性连接于该第一像素电极。
18.如权利要求16所述的有源组件阵列基板，其中，该电荷释放组件为一第二薄膜电晶体，且该第二薄膜电晶体的宽长比值小于该第一薄膜电晶体的宽长比值。
19.如权利要求18所述的有源组件阵列基板，其中，该第二薄膜电晶体具有一第二栅极、一第二沟道层、一第二源极以及第二漏极，该第二栅极是电性连接于该扫描线，而该第二源极是电性连接于该数据线，且该第二漏极是电性连接于该第二像素电极。
20.如权利要求11所述的有源组件阵列基板，其中，该第一像素电极与该第二像素电极皆具有锯齿状的狭缝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100747985A CN100354739C (zh) | 2005-06-03 | 2005-06-03 | 像素结构及有源组件阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100747985A CN100354739C (zh) | 2005-06-03 | 2005-06-03 | 像素结构及有源组件阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1693979A CN1693979A (zh) | 2005-11-09 |
| CN100354739C true CN100354739C (zh) | 2007-12-12 |
Family
ID=35353003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100747985A Expired - Fee Related CN100354739C (zh) | 2005-06-03 | 2005-06-03 | 像素结构及有源组件阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100354739C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100388110C (zh) * | 2006-06-15 | 2008-05-14 | 友达光电股份有限公司 | 像素结构与液晶显示面板 |
| TWI326493B (en) | 2006-12-15 | 2010-06-21 | Au Optronics Corp | Thin film transistor array substrate and pixel structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020113238A1 (en) * | 2001-02-19 | 2002-08-22 | Au Optronics Corp. | Thin-film transistor array structure |
| CN1573486A (zh) * | 2003-06-10 | 2005-02-02 | 三星电子株式会社 | 具有多个区域的液晶显示器及用于该显示器的面板 |
| CN1622149A (zh) * | 2003-11-25 | 2005-06-01 | 三洋电机株式会社 | 显示装置 |
-
2005
- 2005-06-03 CN CNB2005100747985A patent/CN100354739C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020113238A1 (en) * | 2001-02-19 | 2002-08-22 | Au Optronics Corp. | Thin-film transistor array structure |
| CN1573486A (zh) * | 2003-06-10 | 2005-02-02 | 三星电子株式会社 | 具有多个区域的液晶显示器及用于该显示器的面板 |
| CN1622149A (zh) * | 2003-11-25 | 2005-06-01 | 三洋电机株式会社 | 显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1693979A (zh) | 2005-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100363794C (zh) | 液晶显示装置 | |
| US7518687B2 (en) | Pixel structure and active matrix substrate | |
| US7532269B2 (en) | Liquid crystal displays | |
| JP4571845B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法 | |
| CN101290438B (zh) | 液晶显示装置 | |
| US20150092134A1 (en) | Array substrate, liquid crystal display panel and display device | |
| KR101702105B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US8259278B2 (en) | Liquid crystal display | |
| KR20090088729A (ko) | 표시 장치 | |
| CN107728352B (zh) | 一种像素驱动电路及液晶显示面板 | |
| CN102576162A (zh) | 显示装置 | |
| US8199266B2 (en) | Pixel structure, driving method thereof, pixel array structure, and liquid crystal display panel | |
| US6850304B2 (en) | In-plane switching mode liquid crystal display with a compensation electrode structure and method of forming the same | |
| US9625780B2 (en) | Liquid crystal display | |
| JP2001147448A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20100066044A (ko) | 액정 표시 장치 | |
| WO2004046793A2 (en) | Liquid crystal display and driving method thereof | |
| CN101169531B (zh) | 像素结构 | |
| KR20090036920A (ko) | 표시기판, 이를 갖는 표시장치 및 그 구동방법 | |
| US10281786B2 (en) | Display device using low capacitance bus lines having gate lines and data lines on different substrates | |
| CN100485501C (zh) | 像素结构及液晶显示面板 | |
| CN100354739C (zh) | 像素结构及有源组件阵列基板 | |
| CN101281311A (zh) | 像素结构及其驱动方法 | |
| CN101021660A (zh) | 主动组件阵列基板及其驱动方法 | |
| CN101236337A (zh) | 像素结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071212 |