CN100342526C - 有电性连接垫金属保护层的半导体封装基板结构及其制法 - Google Patents

有电性连接垫金属保护层的半导体封装基板结构及其制法 Download PDF

Info

Publication number
CN100342526C
CN100342526C CNB031558194A CN03155819A CN100342526C CN 100342526 C CN100342526 C CN 100342526C CN B031558194 A CNB031558194 A CN B031558194A CN 03155819 A CN03155819 A CN 03155819A CN 100342526 C CN100342526 C CN 100342526C
Authority
CN
China
Prior art keywords
electric connection
connection pad
layer
metal
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031558194A
Other languages
English (en)
Other versions
CN1585114A (zh
Inventor
许诗滨
蔡琨辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CNB031558194A priority Critical patent/CN100342526C/zh
Publication of CN1585114A publication Critical patent/CN1585114A/zh
Application granted granted Critical
Publication of CN100342526C publication Critical patent/CN100342526C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明的有电性连接垫金属保护层的半导体封装基板结构及其制法主要提供一绝缘层，该绝缘层中有多个盲孔以显露覆盖在绝缘层下的内层线路，在绝缘层及盲孔表面形成一导电膜，在该导电膜上形成第一阻层，并使第一阻层形成多个开口以外露出部分导电膜，接着进行电镀制程，在第一阻层开口中形成图形线路层及在绝缘层的盲孔形成导电盲孔，再形成一第二阻层，覆盖电性连接垫以外的图形线路层，使电性连接垫外露出第二阻层，接着进行电镀制程，在该电性连接垫上形成阻障金属层，之后去掉第二阻层、第一阻层与覆盖在第一阻层下的导电膜，还可再于基板表面形成拒焊层，并使该拒焊层形成多个开孔，以外露出阻障金属层。

Description

有电性连接垫金属保护层的半导体封装基板结构及其制法
技术领域
本发明是关于一种有电性连接垫金属保护层的半导体封装基板结构及其制法，特别是关于一种在制作基板线路与导电盲孔时，同时在基板的电性连接垫上形成金属保护层的结构及其制程方法。
背景技术
在电子产品轻薄短小、多功能、高速及高频化的发展趋势下，印刷电路板(PCB)或IC封装基板技术也向细线路及小孔径发展。目前印刷电路板或IC封装基板制程从传统100μm以上的线路尺寸：包括导线宽(Line width)、导线间距(Space)与深宽比(Aspect ratio)，降至约30μm，并研发更小的线路精度。
现有技术中，当基板导线尺寸在40μm以上时，一般采用成本低廉且蚀刻快速的传统蚀刻法，如图1A及图1B所示，在绝缘层10的表面上形成金属层11，接着在金属层11上涂布一阻层12，再利用湿蚀刻法，采用强酸或强碱蚀刻液13(Etchant)的扩散效应(Diffusion)与待蚀刻的金属层11的表面分子进行化学反应，以完成蚀刻移除，这种减成(Subtractive)蚀刻法具有高蚀刻速率与低使用成本，且蚀刻后的导电层均匀度(Uniformity)较高，由于该蚀刻法是通过蚀刻液13与特定材料的化学反应完成的，因此其蚀刻选择性(Selectivity)比其它方法好，不会去掉不想要蚀刻的其它材料，但是由于这种湿蚀刻为等向性(Isotropic)蚀刻，因此在向下蚀刻时将导致如图1B所示的底切(Undercut)现象14，影响制程的精度，这种湿蚀刻法的质量传递(Mass transport)精度的限制，使其蚀刻的导线尺寸的精度难以再往下发展。
一般用于半导体制程的干蚀刻法(Dry etching)，不论是飞溅蚀刻(Sputtering etching)还是电浆蚀刻(Plasma etching)，其各向异性(Anisotropic)的蚀刻特性虽然可达到较细的蚀刻精度并缩小了导线的线宽，但是其每分钟仅能蚀刻几个纳米(nm)的低蚀刻速率，只适用于芯片厚度较薄的半导体芯片，对于厚度较厚(5至30μm)的封装基板，干蚀刻法耗费的时间成本太大，同时，干蚀刻法是用离子轰击待蚀刻表面的物理蚀刻法，其蚀刻选择性并不理想，因此若采用干蚀刻法全程制作封装基板，也可能会有导电层遭受污染的问题。
与传统的减成(Substractive)蚀刻法比较，目前产业界采用能够制造更细线路的加成(Additive)法，以满足更高密度的电路板的需求，典型方法是用非电镀铜在绝缘电路板上形成一晶种层(Seed layer)，再在绝缘层上直接形成电路层，这种方法可再分为完全加成(Fully-additive)法及半加成(Semi-additive)法两种制程，以避免蚀刻时遇到的问题。
目前可制作较细电路的半加成法的典型制程如图2A至图2F所示。
请参阅图2A，首先，核心电路板20包括多个已图案化的电路层21，位于两个电路层21间的绝缘层22，以及作为该电路层21间的电性内连接的电镀导通孔23。
如图2B所示，再提供两个有机绝缘层24，通过真空压合到核心电路板20的表面。
请参阅图2C，接着，在有机绝缘层24中图案化，形成多个开孔240，显露出部分的电路层21，并在有机绝缘层24表面形成非电镀铜薄层25。
请参阅图2D，在非电镀铜薄层25上布设一图案化的阻层(Resistlayer)26，使阻层26形成多个开口(Opening)260，以外露出该非电镀铜薄层25。
请参阅图2E，再利用电镀方式在阻层开口260中形成线路层27，该电镀金属层一般可为金属铜构成的导电线路。
请参阅图2F，之后，再去掉阻层26及其覆盖的非电镀铜薄层25后，即可形成一增层式的四层基板200。
其中，用于半导体封装基板的表面形成有多个由铜材料组成的导电线路，并由其部分表面形成电性连接垫，以传输电信号或电源，同时，在电性连接垫的外露表面一般会形成有如镍/金(Ni/Au)的金属层，以有效提供电性连接垫与导电组件如金线、凸块或焊球与芯片或电路板的电性耦合，也可避免因外界环境影响导致电性连接垫本体的氧化。
该电性连接垫可为半导体倒装芯片封装基板与芯片电性耦合的凸块焊垫(Bump pad)或预焊锡焊垫(Presolder pad)，该电性连接垫也可为打线式半导体封装基板与芯片电性耦合的焊垫(Finger)，以及例如封装基板与电路板电性耦合的焊球垫(Ball pad)。通过在电性连接垫本体外露表面形成镍/金金属层，使包覆在镍/金金属层内的电性连接垫(通常为金属铜)不易因外界环境影响而氧化，以提高凸块、预焊锡或焊球等植设于电性连接垫的电性连接品质。
目前由于半加成法(SAP)制程的全面导通用的非电镀铜薄层，在线路图形电镀(Pattern plating)制程完成后就加以蚀刻(Etching)去掉，而后为保护电镀线路层免受外界环境污染，即在基板表面进行形成拒焊剂(绿漆)制程，并使电性连接垫形成有镍/金(Ni/Au)金属层的表面显露出拒焊层的开孔，因为先前电镀导通用的非电镀铜层已去除，故通常必须采用非电镀(Electro-less)方式，即无外来电压的驱动力量(Drivingforce)，加以进行。
请参阅图2G及图2H，图中显示的是现有技术中在封装基板的电性连接垫表面利用非电镀方式，即化学镍/金制程，形成镍/金金属层的方法示意图。
请参阅图2G，如前所述，为使其中的镍/金金属层正确沉积在电性连接垫的表面，在形成图形的线路层27的封装基板200表面上，印刷(Printing)或涂布(Coating)如绿漆的拒焊层(Soldermask)28，且该封装基板200表面的线路层27包括多个电性连接垫270，并使拒焊层28在电性连接垫270处形成开孔280，以曝露出电性连接垫270。
请参阅图2H，进行化学镍/金制程时，将基板200进行化镍浸金制程(Electroless Nickel/Immersion Gold(EN/IG))，通过拒焊层的开孔280，使镍/金金属层29沉积在露出拒焊层开孔280的电性连接垫270表面。
因此，如上所述，由于半加成法(SAP)制程是电镀图形线路供电流导通用的非电镀铜薄层，在线路图案化完成后即去掉，然后要形成的镍金金属层因电镀导通用的非电镀铜层已去除，故必须采用非电镀式形成，一般采用的化学镍/金制程中的制程液体将会对形成在封装基板表面的拒焊层进行腐蚀性攻击，造成拒焊层的剥离(Peeling)与电性连接垫上的镍/金金属层污染等可靠性降低的问题。
此外，为符合市场需求，半导体封装结构力求轻薄短小，芯片也朝小尺寸、高集成化(Integration)发展，因此，作为芯片承载件(Chipcarrier)的半导体封装基板最好布设有高密度的电性连接垫，以使承载在基板上的芯片能够与基板形成良好且完整的电性连接，令高集成化的芯片能够运作自如，从而完全发挥其功能及特性。但是由于布有导线的IC封装基板有制程上的限制，其传递芯片信号与改善频宽、控制阻抗等功能的受限，成为高输入/输出(I/O)类封装件的发展障碍，且由于基板制程占有封装成本的20％至50％，因此在半导体芯片的集成电路制程已缩小到0.13μm，且封装尺寸也不断缩小，几乎与芯片同大(约仅为芯片的1.2倍)时，如何开发与其搭配的细线路(Fine circuit)、高密度与小孔径的封装基板，是集成电路产业乃至其它相关电子产业进入下一代技术的重要研发课题。
但是若要将导线精度再往下发展，相对于基板上电性连接垫的尺寸面积与相邻间距(Pitch)也需随之缩减，导致形成在电性连接垫处的拒焊层开孔太小，造成化学镍/金制程中，因液体对流性不佳，使化镍粒子质量传送(Mass transfer)不佳，出现不易满镀的现象，使后续的化金无法顺利浸镀(Immersed)在镍金属层上，因此出现跳镀现象，或使电性连接垫表面过度粗糙化无法形成致密(Dense)的镍/金金属层。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种有电性连接垫金属保护层的半导体封装基板结构及其制法，可利用电镀方式形成电性连接垫表面的阻障金属。
本发明的另一目的在于提供一种有电性连接垫金属保护层的半导体封装基板结构及其制法，可同时整合半加成法(SAP)形成线路结构与电镀方式形成电性连接垫表面的阻障金属层。
本发明的再一目的在于提供一种有电性连接垫金属保护层的半导体封装基板结构及其制法，避免现有化学镍金制程中，制程液体对封装基板表面的拒焊层进行腐蚀性攻击，造成拒焊层的剥离与电性连接垫上的镍/金金属层污染等可靠性不佳问题。
本发明的又另一目的在于提供一种有电性连接垫金属保护层的半导体封装基板结构及其制法，避免了化学镍/金制程中因液体对流性不佳，使化镍粒子质量传送(Mass transfer)不佳，出现不易满镀的现象，这会使后续的化金无法顺利浸镀(Immersed)在镍金属层上，因此出现跳镀现象，或使电性连接垫表面过度粗糙化无法形成致密(Dense)的镍/金金属层等问题。
为达上述目的，本发明提供一种有电性连接垫金属保护层的半导体封装基板结构的制法，其主要制程包括：提供一绝缘层，且该绝缘层中形成有多个盲孔以显露覆盖在绝缘层下的内层线路；在绝缘层及盲孔表面形成一导电膜；在导电膜上形成第一阻层，并使第一阻层形成多个开口以外露出部分导电膜；进行电镀制程以在第一阻层开口中形成图形线路层及在绝缘层的盲孔中形成导电盲孔，该图形线路层包括多个电性连接垫，且至少有一个电性连接垫电性连接至导电盲孔；形成第二阻层覆盖电性连接垫以外的图形线路层，使电性连接垫外露出第二阻层；进行电镀制程以在电性连接垫上形成阻障金属层；以及去掉第二阻层、第一阻层与覆盖在第一阻层下的导电膜。
本发明的有电性连接垫金属保护层的半导体封装基板结构的另外一种制法主要包括：提供一绝缘层，且绝缘层中形成有多个盲孔以显露覆盖在绝缘层下的内层线路；在绝缘层及盲孔表面形成一导电膜；在导电膜上形成阻层，且该阻层形成有多个开口以外露出部分导电膜；进行电镀制程以在阻层开口中形成多个电性连接垫及在绝缘层的盲孔中形成导电盲孔，且该电性连接垫电性连接至导电盲孔；进行电镀制程以在电性连接垫上形成阻障金属层；以及去掉阻层与覆盖在阻层下的导电膜。其中，该阻层开口对应绝缘层盲孔位置。
通本发明也提供一种有电性连接垫金属保护层的半导体封装基板结构，该基板主要包括：至少一绝缘层，该绝缘层中形成有多个导电盲孔，以电性连接至覆盖在绝缘层下的内层线路；至少一图形线路层，通过一导电膜以电镀方式形成在绝缘层上，且该图形线路层包括多个电性连接垫，其中至少有一电性连接垫电性连接至导电盲孔；以及至少一电镀阻障金属层，完整覆盖住电性连接垫上表面。
由于本发明是用半加成法(SAP)，在制作图形线路与导电盲孔时，利用电镀所需的导电膜，搭配第二次阻层，进行影像转移以界定出欲电镀表面金属层(例如镍/金(Ni/Au)金属层)的区域，也或仅在基板表面形成电性连接垫区域，在电性连接垫的上表面上形成如电性连接垫般大小的镍/金金属层，达到利用电镀镍/金取代现有化学镍/金的结构与方法，进而避免现有化学镍/金制程导致的种种不良问题。
综上所述，本发明可在形成图案化线路与导电盲孔制程时，利用全面电性导通的导电膜，还增设第二阻层影像转移以覆盖住电性连接垫外其余的导电迹线区域，也或仅在基板表面形成电性连接垫，再进行电镀制程以在电性连接垫上形成阻障金属层，借以同时在基板中形成导电线路、导电盲孔、电性连接垫及覆盖其上的阻障金属层。取代非电镀(Electro-less)制程，避免非电镀制程中的制程液体对封装基板表面的拒焊层进行腐蚀性攻击，造成拒焊层的剥离与电性连接垫上的镍/金金属层污染等可靠性不佳问题，以及避免因细线路设计造成的制程液体对流性不佳，形成不易满镀的现象，使后续的化金无法顺利浸镀(Immersed)在镍金属层上，出现跳镀现象，或使该电性连接垫表面过度粗糙化无法形成致密(Dense)的镍/金金属层。
附图说明
图1A及图1B是现有的湿蚀刻法的基板制程示意图；
图2A至图2F是现有的半加成法的基板制程示意图；
图2G及图2H是现有的利用非电镀方式在基板的电性连接垫表面形成阻障金属层的制程示意图；
图3A至图3I为本发明的有电性连接垫金属保护层的半导体封装基板结构及其制法的实施例1的剖面示意图；
图4为本发明的有电性连接垫金属保护层的半导体封装基板结构及其制法的实施例2的剖面示意图；
图5为应用本发明的有电性连接垫金属保护层的半导体封装基板结构形成的底穴置晶型球栅阵列(CDBGA)半导体封装件剖面示意图；
图6为应用本发明的有电性连接垫金属保护层的半导体封装基板结构形成的打线式半导体封装件剖面示意图；以及
图7为应用本发明的有电性连接垫金属保护层的半导体封装基板结构形成的倒装芯片式半导体封装件剖面示意图。
具体实施方式
实施例1
图3A至图3J为本发明的有电性连接垫金属保护层的半导体封装基板结构及其制法的实施例剖面示意图。
本发明的有电性连接垫金属保护层的半导体封装基板结构包括：至少一绝缘层30，该绝缘层30中形成多个导电盲孔301以电性连接至覆盖在绝缘层30下的内层线路30a；至少一图形线路层33，通过一导电膜31以电镀方式形成在该绝缘层30上，且该图形线路层33包括多个电性连接垫330，其中至少有一电性连接垫330电性连接至导电盲孔301；以及至少一阻障金属层35，完整覆盖住电性连接垫330的上表面。
如图3A所示，本发明的有电性连接垫金属保护层的半导体封装基板结构的制法是，首先，提供一介电绝缘层30，且该绝缘层30中形成有多个盲孔301，以显露覆盖在绝缘层下的内层线路30a，并在绝缘层30及盲孔301表面形成一导电膜31。绝缘层30可为环氧树脂(Epoxyresin)、聚酰亚胺(Polyimide)、氰酸盐(Cyanate Ester)、玻璃纤维(Glassfiber)、ABF(Ajinomoto Build-up Film，日商味之素公司出产)、双马来酰亚胺/三嗪(BT，Bismaleimide Triazine)或混合环氧树脂与玻璃纤维(FR5)等材料构成；导电膜31主要作为后述进行电镀金属层(包括图形线路层与电性连接垫上的阻障金属层)所需的电流传导路径，它可由金属、合金或堆栈数层金属层构成，可选自铜、锡、镍、铬、钛、铜-铬合金所构成的组群的金属。导电膜31可通过物理气相沉积(PVD)、化学气相沉积(CVD)、非电镀或化学沉积等方式形成，例如溅镀(Sputtering)、蒸镀(Evaporation)、电弧蒸气沉积(Arc vapor deposition)、离子束溅镀(Ionbeam sputtering)、激光熔散沉积(Laser ablation deposition)、电浆促进的化学气相沉积或非电镀等方法。但是根据实际操作的经验，导电膜31最好是由非电镀铜粒子构成。其中绝缘层30形成于多层电路层基板的表面，该基板可以是已完成所需的前段制程，例如其上形成有多个导通孔(PTH)或盲孔等，以供叠层间线路电性导通(图未标)。
如图3B所示，再在导电膜31上利用印刷、旋涂或贴合等方式覆盖第一阻层32，第一阻层32可为干膜或液态光阻等的光阻层(Photoresist)，并可借由曝光(Exposure)及显影(Development)等图案化制程使第一阻层32形成多个开口320，借以显露出将要形成图形线路层的部分导电膜31。
如图3C所示，接着进行电镀制程，以在第一阻层开口320中形成图形线路层33以及在绝缘层盲孔301中形成导电盲孔302，该图形线路层33包括多个电性连接垫330，电性连接垫330能够通过形成于绝缘层30的导电盲孔302电性连接至内层线路30a。其中导电盲孔302可直接形成在电性连接垫330下方，或通过图形线路层33的导线将电性连接垫330电性导接至内层线路30a。
如图3D所示，形成一第二阻层34，覆盖电性连接垫330以外的图形线路层33；其中第二阻层34可为干膜或液态光阻等的光阻层(Photoresist)，并可通过曝光(Exposure)及显影(Development)等图案化制程使第二阻层34形成多个开口320，借以显露出电性连接垫330，第二阻层34的材料可与第一阻层32的材料相同。
如图3E所示，接着进行电镀(Electroplating)制程，通过导电膜31、导电盲孔302与电性连接垫330等电流传导路径，形成一完整覆盖在电性连接垫330上表面的阻障金属层35。该阻障金属25可为金、镍、钯、银、锡、镍/钯、铬/钛、镍/金、钯/金或镍/钯/金等，以电镀镍/金金属层为例，其先电镀一层镍351后，再在其上电镀一层金352以构成二层金属层(如图3F所示)，使镍/金金属通过导电膜31电镀在各电性连接垫330的整体上表面，将电性连接垫330的上表面完整覆盖一阻障金属层35，当然本发明的阻障金属材料的选择，也可仅为上述的镍、金或其它金属之一，例如直接用金电镀在电性连接垫的显露表面，其它简单的替换，都属本发明实施的范畴。
如图3G所示，去掉第二阻层34与第一阻层32，即形成电镀阻障金属层35覆盖在电性连接垫330的整体上表面。
如图3H所示，还通过蚀刻等技术去掉先前被第一阻层32覆盖的导电膜31。
如图3I所示，之后在封装基板表面覆盖上一拒焊层(Solder mask)36，例如绿漆，借以保护封装基板免受外在环境污染破坏，该拒焊层36形成有多个开孔360，使完成电镀阻障金属层35的电性连接垫330能够显露于拒焊层开孔360。
实施例2
请参阅图4，在实施例2中可直接在基板表面上形成多个电性连接垫330，以及在该绝缘层30中形成导电盲孔302，而无其余导线部分，使这些电性连接垫330可直接通过形成在绝缘层30中的导电盲孔302电性导接至内层线路30a。在后续电性连接垫330上电镀形成阻障金属层的制程中，由于在基板表面仅形成有电性连接垫，则无需再覆盖第二阻层部分即可直接进行电镀制程，借以在这些电性连接垫的外露表面上完整覆盖一阻层金属层。
如上所述，本发明是利用半加成法(SAP)形成增层部分的线路与导电盲孔，然后利用形成该图案化结构的第一阻层与导电膜，并另外再形成第二阻层(薄干膜)覆盖住没有形成阻障金属层的导电迹线部分，定义出要形成阻障金属层的电性连接垫部分，也或仅在基板表面形成电性连接垫区域，以通过先前形成图形线路结构的导电膜、导电盲孔与电性连接垫，在电性连接垫上加镀一阻障金属层，例如先镀镍再镀金的镍/金(Ni/Au)的二层金属层，以在电性连接垫上形成与电性连接垫上表面尺寸近似的阻障金属层结构，之后再去掉这些阻层与导电膜，与后续拒焊剂层的制程，完成表面图形线路与电性连接垫上阻障金属层的多层基板。
图5为应用本发明的有电性连接垫金属保护层的半导体封装基板结构所形成的底穴置晶型球栅阵列(Cavity down ball grid arrays，CDBGA)半导体封装件，其特点在于，其中的基板形成一开孔，并将一半导体芯片以倒置方式通过该开孔电性连接至基板。
该CDBGA半导体封装件主要在一球栅阵列(BGA)半导体封装基板40中形成至少一贯穿其上下表面的开孔41，并用散热片42接置在基板40的上表面上以封闭住开孔41的一侧，将一半导体芯片43收纳在开孔41中，以将芯片43的非作用面通过一导热性胶粘剂，紧密粘附在散热片42上，并通过多条焊线44穿过开孔41，以电性连接半导体芯片43与基板40下表面上的电性连接垫401，而该电性连接垫401的表面即覆盖一阻障金属层45(如镍/金金属层)，以供焊线44(如金线)有效焊结与电性导接至电性连接垫401上，接着，再以封装胶体46包覆半导体芯片43与焊线44后，在基板40的电性连接垫402上植置多个焊球47，而该电性连接垫402的表面也覆盖有一阻障金属层45，以供焊球47有效焊结与电性导接至电性连接垫402上，以完成整合有散热片的半导体封装件。
图6及图7为应用本发明的有电性连接垫金属保护层的半导体封装基板结构形成的一打线式及倒装芯片式半导体封装件剖面示意图。
如图6所示，除上述的CDBGA半导体封装件外，本发明也可应用在打线式(Wire bonding)半导体封装件50，其提供一打线式基板51，并将至少一半导体芯片52接置在基板51后，利用多条焊线53将芯片52电性连接至基板51的电性连接垫54上，而与焊线53电性导接的电性连接垫54上表面即完整覆盖有阻障金属层55，如先镀镍再镀金的镍/金的二层金属层，供焊线53(通常为金线)有效焊结至电性连接垫54上。
如图7所示，本发明也可应用于倒装芯片式半导体封装件60，其提供一倒装芯片式基板61，并将至少一半导体芯片62接置在基板61后，利用半导体芯片62电路面上的多个金属凸块63以倒装芯片方式电性导接至基板61表面的电性连接垫64，而与该金属凸块63电性导接的电性连接垫64上表面完整覆盖有阻障金属层65，如先镀镍再镀金的镍/金的二层金属层，不仅可保护电性连接垫64不受外界环境影响而锈蚀，并能够有效提供金属凸块63与电性连接垫64的焊结。
因此，本发明的有电性连接垫金属保护层的半导体封装基板结构，除可应用在打线式(Wire bonding)封装基板外，也可应用在倒装芯片式封装基板；再有，本发明所述的电性连接垫，可以是打线垫、凸块焊垫、预焊锡焊垫或焊球垫等，先前图中以部分电性连接垫表示，实际该图形线路结构与电性连接垫的数目，是根据实际制程的需要而加以设计并分布在基板表面，且该制程可实施在基板的单一侧面或双侧面。
通过本发明的有电性连接垫金属保护层的半导体封装基板结构及其制法，不仅可在基板上形成多层的细线路结构以及在绝缘层中形成导电盲孔，同时，也可在图形线路结构的电性连接垫上电镀形成一尺寸近似相同的阻障金属层，以增加电性连接垫与阻障金属层的接触面积，并有效提供该电性连接垫与其它导电组件(如金属凸块、焊球及焊线等)的电性耦合，同时也可避免因外界环境影响而导致该电性连接垫本体的氧化；以及避免现有化学镍/金制程时产生的问题，有效提高封装结构的可靠性。还有，虽然目前也有利用电镀方式形成电性连接垫表面的阻障金属层，但是现有的电镀方式是通过在封装基板的表面另外布设电镀导线，借由该电镀导线导通至电性连接垫上，但是该制程中因这些电镀导线的设置，将大幅减少封装基板有效布线面积，并可能因布设该电镀导线衍生出噪声干扰等问题。

Claims (26)

1.一种有电性连接垫金属保护层的半导体封装基板结构，其特征在于，该半导体封装基板结构包括：
至少一绝缘层，该绝缘层中形成多个导电盲孔，所述导电盲孔用以电性连接至覆盖在绝缘层下的内层线路；
至少一图形线路层，利用一导电膜以电镀方式形成在该绝缘层上，且该图形线路层包括多个电性连接垫，其中至少有一电性连接垫电性连接至导电盲孔；以及
至少一电镀阻障金属层，完整覆盖住电性连接垫的上表面。
2.如权利要求1所述的有电性连接垫金属保护层的半导体封装基板结构，其特征在于，该半导体封装基板结构还包括一拒焊层，形成于基板表面，覆盖住图形线路层，且该拒焊层有多个开孔以外露出阻障金属层。
3.如权利要求1所述的有电性连接垫金属保护层的半导体封装基板结构，其特征在于，该绝缘层形成于多层电路基板表面。
4.如权利要求1所述的有电性连接垫金属保护层的半导体封装基板结构，其特征在于，该封装基板为倒装芯片式封装基板及打线式封装基板中的一个。
5.如权利要求1所述的有电性连接垫金属保护层的半导体封装基板结构，其特征在于，该电性连接垫是凸块焊垫。
6.如权利要求1所述的有电性连接垫金属保护层的半导体封装基板结构，其特征在于，该电性连接垫是焊球垫。
7.如权利要求1所述的有电性连接垫金属保护层的半导体封装基板结构，其特征在于，该电性连接垫是打线垫。
8.如权利要求1所述的有电性连接垫金属保护层的半导体封装基板结构，其特征在于，该阻障金属层的材料是金、镍、钯、银、锡、镍/钯、铬/钛、镍/金、钯/金及镍/钯/金中的一种。
9.一种有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该半导体封装基板结构的制法包括：
提供一绝缘层，且该绝缘层中形成有多个盲孔以显露覆盖在绝缘层下的内层线路；
在绝缘层及盲孔表面形成一导电膜；
在导电膜上形成第一阻层，并使第一阻层形成有多个开口以外露出部分导电膜；
进行电镀制程以在第一阻层开口中形成图形线路层及在绝缘层的盲孔形成导电盲孔，该图形线路层包括多个电性连接垫，且至少有一电性连接垫位于该导电盲孔上方，以电性连接至导电盲孔；
形成第二阻层覆盖电性连接垫以外的图形线路层，使电性连接垫外露出第二阻层；
进行电镀制程以在电性连接垫上形成阻障金属层；以及
去掉第二阻层、第一阻层与覆盖在第一阻层下的导电膜。
10.如权利要求9所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该半导体封装基板结构的制法还包括在该基板表面形成拒焊层，并使拒焊层形成多个开孔以外露出阻障金属层。
11.如权利要求9所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该绝缘层形成于多层电路层基板的表面。
12.如权利要求9所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该封装基板为倒装芯片式封装基板及打线式封装基板中的一个。
13.如权利要求9所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该电性连接垫是凸块焊垫。
14.如权利要求9所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该电性连接垫是焊球垫。
15.如权利要求9所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该电性连接垫是打线垫。
16.如权利要求9所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该阻障金属层的材料是金、镍、钯、银、锡、镍/钯、铬/钛、镍/金、钯/金及镍/钯/金中的一种。
17.如权利要求9所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该第一及第二阻层是干膜及液态光阻中的一种。
18.一种有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，半导体封装基板结构的制法包括：
提供一绝缘层，且该绝缘层中形成多个盲孔以显露覆盖在绝缘层下的内层线路；
在绝缘层及盲孔表面形成一导电膜；
在导电膜上形成一阻层，且该阻层有多个开口以外露出部分导电膜：
进行电镀制程以在该阻层开口中形成多个电性连接垫及在绝缘层的盲孔形成导电盲孔，且该电性连接垫位于该导电盲孔上方，以电性连接至导电盲孔；
进行电镀制程以在该电性连接垫上形成阻障金属层；以及
去掉该阻层与覆盖在阻层下的导电膜。
19.如权利要求18所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，半导体封装基板结构的制法还包括在基板表面形成拒焊层，并使拒焊层形成多个开孔以外露出该阻障金属层。
20.如权利要求18所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该阻层开口对应至绝缘层盲孔位置。
21.如权利要求18所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该绝缘层形成于多层电路层基板的表面。
22.如权利要求18所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该封装基板为倒装芯片式封装基板及打线式封装基板中的一个。
23.如权利要求18所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该电性连接垫是凸块焊垫。
24.如权利要求18所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该电性连接垫是焊球垫。
25.如权利要求18所述的有电性连接垫金属保护层的半导体封装基板结构的制法，其特征在于，该电性连接垫是打线垫。
26.如权利要求18所述的有电性连接垫金属保护层的半导体封装基板结构制法，其特征在于，该阻障金属层的材料为金、镍、钯、银、锡、镍/钯、铬/钛、镍/金、钯/金及镍/钯/金中的一种。
CNB031558194A 2003-08-22 2003-08-22 有电性连接垫金属保护层的半导体封装基板结构及其制法 Expired - Fee Related CN100342526C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031558194A CN100342526C (zh) 2003-08-22 2003-08-22 有电性连接垫金属保护层的半导体封装基板结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031558194A CN100342526C (zh) 2003-08-22 2003-08-22 有电性连接垫金属保护层的半导体封装基板结构及其制法

Publications (2)

Publication Number Publication Date
CN1585114A CN1585114A (zh) 2005-02-23
CN100342526C true CN100342526C (zh) 2007-10-10

Family

ID=34598209

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031558194A Expired - Fee Related CN100342526C (zh) 2003-08-22 2003-08-22 有电性连接垫金属保护层的半导体封装基板结构及其制法

Country Status (1)

Country Link
CN (1) CN100342526C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414595B (zh) * 2007-10-18 2012-08-08 欣兴电子股份有限公司 封装基板及其制法
US20140326485A1 (en) * 2013-05-03 2014-11-06 Ambit Microsystems (Zhongshan) Ltd. Printed circuit board with shallow solder pad and method for manufacturing the same

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007034402B4 (de) 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
CN101207103B (zh) * 2006-12-15 2011-08-24 先进封装技术私人有限公司 半导体封装元件及其制造方法
CN101924090B (zh) * 2006-12-15 2012-07-25 先进封装技术私人有限公司 半导体封装元件及其制造方法
CN101431031B (zh) * 2007-11-09 2010-06-02 矽品精密工业股份有限公司 半导体封装件及其制法
CN102111954B (zh) * 2009-12-25 2013-06-19 欣兴电子股份有限公司 线路板及其制作工艺
CN102194803A (zh) * 2010-03-01 2011-09-21 南茂科技股份有限公司 半导体结构
US8492891B2 (en) * 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
CN101937901B (zh) * 2010-08-19 2013-11-06 日月光半导体制造股份有限公司 线路基板及其制作方法与封装结构
CN103137567B (zh) * 2011-11-30 2016-05-25 和舰科技(苏州)有限公司 一种减轻晶圆切割应力破坏的晶圆结构及版图设计方法
KR101383002B1 (ko) * 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
CN104617046B (zh) * 2013-11-05 2017-08-25 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
KR102134019B1 (ko) * 2013-11-25 2020-07-14 에스케이하이닉스 주식회사 볼 랜드를 포함하는 기판 및 반도체 패키지와, 그 제조방법
CN105491796B (zh) * 2014-10-08 2019-02-22 深圳市昶东鑫线路板有限公司 电路板的制作方法
CN104659048A (zh) * 2015-02-15 2015-05-27 苏州科阳光电科技有限公司 图像传感器件的制造工艺
CN104659049B (zh) * 2015-02-15 2018-07-10 苏州科阳光电科技有限公司 新型的半导体封装结构
CN106486445A (zh) * 2015-09-02 2017-03-08 力成科技股份有限公司 封装基板及半导体封装结构
EP3168870A1 (en) * 2015-11-11 2017-05-17 Nexperia B.V. Semiconductor device and method of making a semiconductor device
CN106876358A (zh) * 2015-12-11 2017-06-20 安世有限公司 电子元件及其制造方法
CN107205312B (zh) * 2016-03-16 2019-08-09 景硕科技股份有限公司 双层电路板及其制作方法
US10440836B2 (en) 2016-04-26 2019-10-08 Kinsus Interconnect Technology Corp. Double layer circuit board
US10765012B2 (en) * 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
CN110400756B (zh) * 2019-04-29 2020-10-13 深超光电（深圳）有限公司 重布线路结构的制备方法
CN110993508A (zh) * 2019-11-22 2020-04-10 青岛歌尔智能传感器有限公司 封装结构及其制作方法、以及电子设备
CN113937017A (zh) * 2020-07-14 2022-01-14 中芯集成电路（宁波）有限公司上海分公司 晶圆级封装方法
US11304310B1 (en) 2020-10-13 2022-04-12 Macronix International Co., Ltd. Method of fabricating circuit board
TWI764317B (zh) * 2020-10-13 2022-05-11 旺宏電子股份有限公司 電路板與其製造方法
TWI785774B (zh) * 2021-09-02 2022-12-01 友達光電股份有限公司 背板的製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1182958A (zh) * 1996-11-15 1998-05-27 三星电子株式会社 氮化钨层制造方法及使用同样原理的金属连线制造方法
CN1218291A (zh) * 1997-11-21 1999-06-02 三菱电机株式会社 半导体器件
US6204144B1 (en) * 1999-02-12 2001-03-20 United Microelectronics Corporation Method for forming a metal capacitor with two metal electrodes
US6413815B1 (en) * 2001-07-17 2002-07-02 Macronix International Co., Ltd. Method of forming a MIM capacitor
CN1378288A (zh) * 2001-04-04 2002-11-06 华邦电子股份有限公司 凹陷型堆栈电容与其接触插塞及其制造方法
US20030022483A1 (en) * 2001-07-27 2003-01-30 Mehul Shroff Dielectric between metal structures and method therefor
US20030089928A1 (en) * 2001-11-15 2003-05-15 Tatsuyuki Saito Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1182958A (zh) * 1996-11-15 1998-05-27 三星电子株式会社 氮化钨层制造方法及使用同样原理的金属连线制造方法
CN1218291A (zh) * 1997-11-21 1999-06-02 三菱电机株式会社 半导体器件
US6204144B1 (en) * 1999-02-12 2001-03-20 United Microelectronics Corporation Method for forming a metal capacitor with two metal electrodes
CN1378288A (zh) * 2001-04-04 2002-11-06 华邦电子股份有限公司 凹陷型堆栈电容与其接触插塞及其制造方法
US6413815B1 (en) * 2001-07-17 2002-07-02 Macronix International Co., Ltd. Method of forming a MIM capacitor
US20030022483A1 (en) * 2001-07-27 2003-01-30 Mehul Shroff Dielectric between metal structures and method therefor
US20030089928A1 (en) * 2001-11-15 2003-05-15 Tatsuyuki Saito Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414595B (zh) * 2007-10-18 2012-08-08 欣兴电子股份有限公司 封装基板及其制法
US20140326485A1 (en) * 2013-05-03 2014-11-06 Ambit Microsystems (Zhongshan) Ltd. Printed circuit board with shallow solder pad and method for manufacturing the same
US9392693B2 (en) * 2013-05-03 2016-07-12 Shunsin Technology (Zhong Shan) Limited Method for manufacturing printed circuit board with shallow solder pad

Also Published As

Publication number Publication date
CN1585114A (zh) 2005-02-23

Similar Documents

Publication Publication Date Title
CN100342526C (zh) 有电性连接垫金属保护层的半导体封装基板结构及其制法
US7081402B2 (en) Semiconductor package substrate having contact pad protective layer formed thereon and method for fabricating the same
US20080041621A1 (en) Circuit board structure and method for fabricating the same
US7396753B2 (en) Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
US7396700B2 (en) Method for fabricating thermally enhanced semiconductor device
CN101193502B (zh) 电路板结构的制作方法
US7948085B2 (en) Circuit board structure
US20060157852A1 (en) Circuit barrier structure of semiconductor packaging substrate and method for fabricating the same
US20080060838A1 (en) Flip chip substrate structure and the method for manufacturing the same
US20090017613A1 (en) Method of manufacturing interconnect substrate and semiconductor device
JP2008085089A (ja) 樹脂配線基板および半導体装置
US7253364B2 (en) Circuit board having electrically conductive structure formed between circuit layers thereof and method for fabricating the same
JP2008004924A (ja) パッケージ基板製造方法
CN1265447C (zh) 半导体封装基板的电性连接垫电镀金属层的制造方法
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
US7033917B2 (en) Packaging substrate without plating bar and a method of forming the same
TWI301662B (en) Package substrate and the manufacturing method making the same
CN1216422C (zh) 芯片封装基板电性接触垫的电镀镍/金制作方法与结构
TWI224387B (en) Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same
CN100437958C (zh) 芯片封装结构及其制造方法
US7807034B2 (en) Manufacturing method of non-etched circuit board
WO2023210815A1 (ja) 配線基板、半導体装置及び配線基板の製造方法
CN1655343A (zh) 半导体封装基板的预焊锡结构及其制法
TW592010B (en) Method for fabricating patterned fine pitch circuit layer of semiconductor package substrate
US7504282B2 (en) Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071010

Termination date: 20160822