CH705869A1

CH705869A1 - Interface et procédé de lecture de capteur capacitif.

Info

Publication number: CH705869A1
Application number: CH01916/11A
Authority: CH
Inventors: Hussein Ballan; Francois Krummenacher
Original assignee: Advanced Silicon S A
Priority date: 2011-12-02
Filing date: 2011-12-02
Publication date: 2013-06-14
Also published as: US20130141139A1; TWI450175B; KR20140106586A; EP2786489B1; CN103959650A; US9214938B2; EP2786489A1; WO2013079232A1; TW201331808A; JP2015501038A

Abstract

L’invention a pour objet une interface électronique et un procédé pour la lecture d’un capteur capacitif comprenant un condensateur d’entrée ou plusieurs condensateurs d’entrée, le capteur capacitif étant excité avec une tension à deux niveaux et lu par un amplificateur de détection de charge dont la sortie est échantillonnée à quatre instants successifs. Une unité d’évaluation (333) est agencée pour calculer deux valeurs de différence (V12, V34) entre deux paires d’échantillons correspondant à deux niveaux de tension et pour combiner lesdites valeurs de différence en une valeur de sortie (V_out_raw) proportionnelle à la charge transférée à l’entrée de l’amplificateur de détection de charge et en une valeur d’erreur (error_bit) dépendant d’une dérivée de temps d’un courant de bruit di n /dt.

Description

Domaine de l’invention

[0001] La présente invention concerne un capteur capacitif électronique et en particulier, mais pas exclusivement, des dispositifs qui permettent de détecter une variation dans les couplages capacitifs au sein d’un réseau d’électrodes.

[0002] Des modes de réalisation de la présente invention portent sur des écrans tactiles, pavés tactiles et dispositifs d’entrée tactiles pour ordinateurs.

[0003] D’autres formes d’exécution de l’invention portent sur l’utilisation de capteurs capacitifs dans d’autres applications telles que les capteurs de proximité, les dispositifs à système micro-électromécanique (MEMS), les accéléromètres, les codeurs de position et toute application sollicitant de s’interfacer avec des capteurs capacitifs et particulièrement de balayer de multiples capteurs capacitifs.

[0004] Des aspects de l’invention sont un filtre électrique et le procédé correspondant de traitement de signaux utilisé pour extraire les variations de capacité inter-électrodes à partir d’un réseau d’électrodes en rejetant le bruit électromagnétique ambiant.

Etat de la technique

[0005] Les circuits des fig. 1et 2 sont utilisés pour divers champs d’applications où des changements minuscules de capacité doivent être détectés. Le condensateur d’entrée 30, qui peut être réalisé par n’importe quel réseau d’électrodes approprié, est relié entre un potentiel constant (de masse, en l’espèce) et à l’entrée d’un amplificateur 35 de détection de charge. L’entrée de l’amplificateur 35 est un point de masse virtuel, la boucle de rétroaction étant agencée pour maintenir constant son potentiel. La sortie de l’amplificateur 35 peut être paramétrée à une valeur de référence Vinit appropriée par un circuit de réinitialisation, représenté par l’interrupteur 352 sur la fig. 2. Après la réinitialisation, la tension de sortie reflétera la valeur du condensateur d’entrée 30 en fonction de la formule VCSA = Vinit- Q/Cf où Cf est la valeur du condensateur de rétroaction 355 et Q est la charge transférée. Tout changement des charges stockées dans le condensateur de détection, résultant d’un changement de capacitance par exemple, sera perçu comme un changement de tension à la sortie de l’intégrateur. Différents mécanismes de mise en œuvre de l’étape d’intégrateur sont connus dans l’état de la technique.

[0006] Le bloc 40 est un filtre passe-bas. Son but est d’éliminer de la mesure les composantes de bruit haute-fréquence sans pour autant atténuer de façon significative le signal transféré. Le bloc 50 est un circuit de poursuite («track-and-hold») ou un circuit échantillonneur-bloqueur («sample-and-hold»/«S&H»). Sa tâche est de stocker le résultat de l’intégrateur à la fin de la phase de transfert de charge et de le maintenir à disposition pour toute la durée de la conversion Analogique/Numérique (A/D) effectuée dans le convertisseur ADC 80, afin de permettre à une nouvelle charge d’être échantillonnée pendant que la charge actuelle est en cours de conversion.

[0007] La fig. 2 illustre un circuit de lecture d’une cellule capacitive d’une matrice XY de capteurs capacitifs telle qu’elle pourrait être intégrée au sein d’un écran tactile, d’un pavé tactile ou de tout autre dispositif idoine. Le condensateur d’entrée 30 illustre la capacitance existant entre une rangée 130 et une colonne 120 d’électrodes qui peut être modifiée par un doigt qui s’approche, par exemple. Le moyen de commande (driver) 32 applique une impulsion carrée Vr d’une amplitude déterminée aux électrodes 30 de chaque rangée (ou colonne) de la matrice afin d’injecter une charge de référence prédéterminée sur les fronts montants et descendants des impulsions. Les impulsions peuvent également être synchronisées, comme on le verra plus loin, afin d’interroger de façon séquentielle les rangées de la matrice.

[0008] Les charges de référence, également appelées charges de référence sans toucher (NT, no touch) (QNT), sont détectées par l’amplificateur 35 de détection de charge qui les amplifie et les convertit en un signal de tension. La quantité de charges est proportionnelle à la capacitance mutuelle Cxy entre les électrodes X et Y de chaque condensateur coplanaire de la matrice capacitive projetée. Lorsque le doigt d’un utilisateur se trouve près de la surface de la matrice, le champ électrique de surface couplé du condensateur coplanaire sera modifié, ce qui induit un changement de la valeur de capacitance mutuelle Cxy, modifiant ainsi les charges couplées entre les électrodes X et Y du ou des condensateur(s) se trouvant sous le doigt. La nouvelle quantité de charges avec toucher (T, with touch), appelée QT, est détectée et amplifiée durant une nouvelle impulsion de scannage. La différence entre QNT et QT constitue le signal de toucher échantillonné qui peut être traité et converti. Dans un cas réaliste non-idéal, la sortie VCSA de l’amplificateur de détection de charge sera influencée non seulement par le doigt de l’utilisateur mais également par le bruit ambiant et intrinsèque, représenté par la source de courant 310. Le bruit introduit une erreur au niveau absolu VCSA et peut entraîner diverses erreurs de système. Dans le cas important d’une application tactile capacitive, des touchers erronés peuvent être déclenchés par le bruit, en fonction de son niveau d’amplitude et de ses caractéristiques spectrales.

[0009] L’opération d’amplification sensible à la charge («charge-sensitive amplification», CSA) peut être divisée en trois phases, comme illustré sur la fig. 3a. Dans cet exemple, pour des raisons de simplicité, la source de bruit 310 est modélisée comme un courant CD constant. Le changement de capacitance Cxy est converti en une tension à la sortie CSA (VCSA). La période de réinitialisation 102 correspond à l’interrupteur 352 se fermant, permettant à VCSA d’être équivalent à la tension de référence Vbias (sans tenir compte ici de l’offset). La séparation entre la période d’intégration de bruit 104 et la période d’échantillonnage de tension 106 est marquée par une transition du niveau de la tension de pilotage Vr entre deux valeurs constantes. Dans un cas idéal sans fuite ou bruit de courant sur Vc, la charge totale étant conservée, la sortie VCSAréagit à un changement dans la tension de pilotage Vravec un signal proportionnel à la charge transférée à son entrée, le gain étant nominalement égal à -Cxy/Cfb.

[0010] Dans l’exemple de la fig. 3a, le courant de bruit 310 contribue à la sortie avec une rampe de pente constante lorsque l’interrupteur de réinitialisation est ouvert, et constitue l’origine des étapes ΔV1et ΔV1. La valeur de différence 110 est donnée par (VHigh - Vlow) · Cxy/Cfb+ (ΔV1 + ΔV2), où (VHigh - Vlow) est l’amplitude de la tension de pilotage Vr.

[0011] La fig. 3b illustre une méthode connue permettant de corriger l’erreur due au bruit (ΔV1 + ΔV2). Le cycle d’acquisition de tension comprend deux transitions opposées du signal de pilotage Vr et un mécanisme d’échantillonnage-blocage (SH) est responsable de la génération de deux signaux, Vsh1et Vsh2, qui stockent la valeur échantillonnée de sortie CSA (VCSA) Pour ’a première et la deuxième partie, respectivement, de la phase d’acquisition. En supposant une bonne corrélation de la contribution de bruit entre deux échantillons consécutifs, la différence entre les deux signaux échantillonnés et bloqués Vsh1 et Vsh2 ne contient plus les contributeurs en courant continu (CC) et de bruit basse-fréquence. En outre, lorsqu’un véritable changement capacitif se produit, le changement de signe dans le signal d’attaque provoque des signaux utiles qui sont en opposition de phase sur Vsh1 et Vsh2 de telle sorte que la différence entre les deux variables présente un gain de 6dB eu égard à la variation de capacitance.

[0012] Le procédé et le circuit ci-dessus permettent d’éliminer de façon satisfaisante les offsets CC et le bruit basse-fréquence (par exemple bruit 1/f ou bruit émanant du réseau d’alimentation). Le bruit haute-fréquence, d’un autre côté, peut être atténué efficacement par le biais d’un filtre passe-bas 40 ou par des techniques de traitement de signaux équivalentes.

[0013] Toutefois, les circuits connus rejettent de façon insatisfaisante les événements bruit de fréquence moyenne tels que ceux provenant des dispositifs commutateurs tels que sources d’alimentation, lampes d’éclairage et rétro-éclairages, en particulier si le bruit entre deux échantillons consécutifs n’est pas corrélé.

[0014] Un but de la présente invention est par conséquent de proposer un nouveau circuit de capteur capacitif tactile ainsi que le filtre et le procédé de traitement correspondants permettant d’extraire un signal à partir du capteur capacitif et présentant une meilleure immunité au bruit.

Bref résumé de l’invention

[0015] Selon l’invention, ces buts sont atteints au moyen de l’objet des revendications annexées.

Brève description des figures

[0016] L’invention sera mieux comprise à la lecture de la description d’un mode de réalisation indiqué à titre d’exemple et illustré par les figures qui montrent: La fig. 1<sep>montre schématiquement un moyen de lecture de capteur capacitif générique. La fig. 2<sep>représente un réseau de capteurs capacitifs et le circuit de lecture correspondant. Les fig. 3a et 3b<sep>illustrent schématiquement les principaux signaux électriques du circuit de la fig. 2, y compris l’effet du bruit basse-fréquence, et un schéma d’échantillonnage alternatif. Les fig. 4a et 4b<sep>montrent le cycle de lecture d’un schéma d’échantillonnage selon un aspect de l’invention. Les fig. 5a et 5b<sep>illustrent d’autres signaux utilisés dans différentes formes d’exécution de l’invention. La fig. 6<sep>porte sur une situation comprenant plusieurs sources de bruit de fond. La fig. 7<sep>illustre schématiquement un dispositif de réseau capacitif sensible au toucher selon un aspect de la présente invention. La fig. 8<sep>porte sur l’organisation d’un cycle de balayage dans le dispositif illustré à la fig. 7. La fig. 9<sep>montre le format de données et les marqueurs signalant les signaux d’erreur générés par le circuit de la fig. 7. La fig. 10<sep>montre un exemple de performances d’une forme d’exécution de la présente invention en présence de différentes sources de bruit.

Description détaillée de formes d’exécution possibles de l’invention

[0017] En faisant référence maintenant à la fig. 4a, dans un aspect de la présent invention quatre échantillons consécutifs de VCSA sont générés correspondant à l’intégration positive, négative, négative puis positive Vsh1, Vsh2, Vsh3and Vsh4 respectivement. Les expressions ’intégration positive’ et ’intégration négative’ se réfèrent à la polarité du signal présent sur VCSA et aux valeurs de la tension d’excitation de pilotage Vf. En supposant par exemple que la tension de pilotage Vfpeut assumer deux valeurs, Vlow et Vhigh- lorsque Vf passe de Vhighà Vlow, une charge négative (vlow- Vhigh) · Cxy est injectée à la sortie de l’amplificateur 35 de détection de charge 35, et la sortie VCSAprésente une étape positive; à l’inverse, la transition de Vr de Vlow vers Vhigh correspond à une étape VCSA négative. Toutefois, l’invention peut également se baser sur la logique complémentaire et prélever quatre échantillons correspondant à l’intégration négative, positive, positive et ensuite à nouveau négative. Pour généraliser, les échantillons Vsh1, Vsh2, Vsh3 et Vsh4 pourraient comprendre deux échantillons correspondant à Vlowet deux échantillons correspondant à Vhighdans un ordre différent. Selon un aspect important de l’invention, la sortie VCSAest réinitialisée (périodes 102) à une valeur de référence prédéterminée après l’échantillonnage de Vsh1, Vsh2, Vsh3 et Vsh4.

[0018] Supposons maintenant que la fréquence d’échantillonnage Fs= 1/T est suffisamment plus rapide que la fréquence de Nyquist associée au bruit entrant. Appelons U le signal utile:

Supposons que le signal bruit N(t) est en la forme d’un courant in(t) relié à l’entrée d’un intégrateur (voir fig. 2). On peut donc écrire l’expression pour une valeur d’échantillonnage-blocage (Sample-and-hold/SH) de sortie pendant la n<iè><me> période d’intégration positive pendant laquelle elle est activée. En notant que durant la période de réinitialisation 102, il ne s’effectue évidemment aucune intégration en sorte que le courant de bruit moyen in(t) pendant une période débutant à (n - 1)7 et se terminant à nT devrait en fait commencer à ((n - 1) · T + Tr);

[0019] Si, pour des raisons de simplification, on suppose que le courant de bruit présente une relation linéaire par rapport au temps, ou plus généralement si le signal bruit peut être remplacé par sa première dérivée pendant au moins une période d’échantillonnage quadruple, de préférence durant plusieurs périodes d’échantillonnage quadruple, on peut poser:

[0020] in(t) = α·t

[0021] On note aussi sur la fig. 4aque la période globale de chacun des quatre signaux d’échantillonnage-blocage SH (Vsh1,2,3,4) est 4 · T. En remplaçant in(t) par sa valeur dans l’équation ci-dessus, on obtient les deux échantillons consécutifs d’une sortie d’échantillonnage-blocage SH correspondant à une intégration positive et enfin leur différence:

d’où la différence:

[0022] Si l’on se concentre sur l’échantillon (n+1)<i><eme>qui correspond à une intégration négative, on peut exprimer de façon similaire la différence entre les deux échantillons consécutifs de la sortie SH en question:

et la différence:

[0023] A partir des équations sur Vdp et Vdn, on note que dans un état constant, l’étape entre deux sorties de chaque SH est constante et indépendante de l’index d’échantillonnage, et elle est également proportionnelle à la pente du signal de bruit entrant. L’on définit maintenant V12 = Vsh1 - Vsh2 comme la différence entre deux sorties SH correspondant aux différentes valeurs de la tension d’excitation de pilotage Vf. V12 = Vsh1- V Vsh2 qui sera une onde carrée d’une valeur crête à crête telle que définie par Vdpet Vdn, d’une période 4 · T et d’une valeur moyenne de 2 · U comme illustré aux fig. 4bet 5a.

[0024] Une analyse similaire peut être effectuée pour les deux autres sorties SH Vsh3 et Vsh4. Sur la base des mêmes hypothèses de départ, on obtient:

[0025] En prenant maintenant la différence entre ces deux sorties SH K34 = Vsh3 - Vsh4, qui correspondent également aux différentes valeurs de la tension d’excitation de pilotage Vf, on obtient dans un état constant une onde carrée de la même valeur crête à crête que pour le signal V12, encore une valeur moyenne de 2 · U mais suite à l’inversion du signe d’intégration (négatif pour la phase (n+2)T puis positif pour la phase (n+3)T), on peut observer un rapport cyclique de 75% pour le cas d’un bruit positif in(t). Cela est illustré à la fig. 5a. Il est bien entendu que dans le cas d’un bruit négatif, les signaux V12 et V34 présenteraient des rapports cycliques de 75% et 25% respectivement.

[0026] Selon un aspect de la présente invention, le signal Vcomp= V12 -V34 est généré en combinant deux ondes carrées définies ci-dessus afin d’obtenir un signal proportionnel à la charge transférée à l’entrée de l’amplificateur de détection de charge (le signal Vcomp est défini comme étant le résultat d’une soustraction mais, clairement, si l’on permute les termes au sein de la définition de V12 et V23, une addition ou une différente combinaison serait nécessaire pour arriver à la même valeur algébrique). Grâce au signe alterné d’intégration, le signal constant Vcomppendant un bruit linéaire dans le temps présentera toujours un schéma de rapport cyclique de 50% centré à 0V, comme illustré à la fig. 5b.

[0027] La fig. 6 représente, comme fonction du temps, un signal de courant de bruit 310 comprenant une onde sinusoïdale basse-fréquence qui représente par exemple un bruit à la fréquence du réseau d’alimentation avec des pointes de bruit triangulaires superposées telles que provenant d’une source d’alimentation commutée ou un panneau rétro-éclairé, ou des lampes, par exemple, et le signal correspondant Vcomp 600.

[0028] Comme on peut s’y attendre, le signal Vcomp présente une valeur moyenne 0V avec des ondes carrées et des impulsions correspondant au courant de bruit entrant. Lorsque le courant de bruit varie linéairement ou quasi-linéairement dans le temps et lorsque le système quadruple d’échantillonnage-blocage SH peut correctement suivre le bruit, alors les amplitudes crête à crête sont proportionnelles à sa première dérivée comme expliqué au début de cette section. Dans le cas de transitoires rapides comme on les voit à la fin des impulsions de bruit, les échantillons Vcomp ne présentent plus des ondes carrées d’amplitude constante mais plutôt plusieurs pointes d’amplitude plus large, correspondant au bruit élevé impliqué din/dt.

[0029] Dans la mesure où il possède un niveau moyen bien défini de 0V affecté par des pointes bidirectionnelles proportionnelles au bruit din/dt, le signal composite Vcomppeut être considéré comme un niveau de référence pour la détection et l’élimination du bruit de fréquence moyenne.

[0030] Dans un véritable système de panneaux tactiles, un nombre L d’amplificateurs de détection de charge est relié à L colonnes qui se croisent avec K rangées. La fig. 7montre le schéma-bloc pour une colonne d’une forme de mise en œuvre possible du système proposé. Elle comprend un réseau XY d’électrodes reliées ensemble en colonnes 130 et rangées 120a-120k. Les rangées sont reliées chacune à un moyen de commande (driver) 32a-32k avec une fonction analogue à celle du moyen de commande (driver) 32 de la fig. 2. Les colonnes (desquelles seule une est représentée pour des raisons de clarté) sont reliées à un circuit de lecture comprenant un amplificateur 35 de détection de charge comme dans la fig. 2, et quatre circuits échantillonneurs-bloqueurs SH 501, 502, 503, 504. Un circuit de synchronisation 300 génère les signaux de synchronisation nécessaires pour activer les moyens de commande 32a-32k des rangées de façon séquentielle dans un cycle de balayage 109 et commande aussi la réinitialisation du CSA 35 et déclenche l’opération des circuits d’échantillonnage-blocage SH 501, 502, 503, 504. La synchronisation est illustrée à la fig. 8.

[0031] L’unité d’évaluation 333 génère par addition et soustraction des quatre sorties des circuits d’échantillonnage-blocage SH les fonctions V12, V34 et Vcomp = V12 - V34, comme expliqué plus haut. L’unité d’évaluation génère en outre un signal analogue Vout rawproportionnel à la charge transférée à l’entrée de l’amplificateur de détection de charge. Voutraw est alimenté à un convertisseur ADC 80 qui génère un mot à (M+1) bits Vout raw[M: 0]. Dans l’exemple décrit, Voutraw = V12 + V34 qui fournit un gain de 4 (12dB) par rapport au signal utile. Les échantillons Vsh1, Vsh2, Vsh3et Vsh4 contribuent à Voutraw avec une pondération égale à +1 pour les échantillons positifs Vsh1 et Vsh3 3 et à -1 pour les échantillons négatifs Vsh2et Vsh4

[0032] Selon la forme d’exécution particulière représentée schématiquement à la fig. 7, les échantillonneurs-bloqueurs 501, 502, 503, 504 sont agencés sur le plan opérationnel pour retenir quatre échantillons Vsh1, Vsh2, Vsh3, Vsh4de la sortie de l’amplificateur 35 de détection de charge. Il est toutefois bien entendu que la présente invention n’est pas limitée au cas de quatre échantillonneurs-bloqueurs physiquement séparés et qu’elle pourrait de même être obtenue par un nombre moins élevé d’unités multiplexées dans le temps. Dans une forme de réalisation particulièrement simple, la sortie de Vcsa est numérisée par un seul circuit d’échantillonnage-blocage et de conversion ADC, synchronisé pour l’échantillonnage et l’acquisition de quatre échantillons Vsh1, Vsh2, Vsh3, Vsh4 en série. L’évaluation de Vcomp= V12 - V34 et Vout_raw = V12 + V34 est ensuite effectuée sur les valeurs numériques par un circuit logique câblé ou par un processeur de signal numérique DSP.

[0033] Un bloc discriminateur 330 est responsable pour la génération d’un marqueur digital de signalisation (error_bit) chaque fois que la magnitude de Vcomp a dépassé un seuil prédéfini, indiquant par là même que la valeur du signal Voutraw est affecté par un courant de bruit qui dépasse une certaine pente (din/dt).

[0034] Selon une variante de l’invention, le système pourrait comprendre un convertisseur ADC en parallèle agencé pour convertir Vcomp - V12 - V34 en des échantillons bruit qui constituent une représentation du bruit (din/dt), tandis que Vout raw, numérisé par le convertisseur ADC principal 80, fournit une représentation digitale du signal + bruit. D’autres moyens de traitement de signaux peuvent être utilisés pour obtenir un signal avec soustraction du bruit. De manière équivalente, le système pourrait comprendre deux convertisseurs ADC agencés pour convertir les signaux V12 = Vsh1 - V Vsh2et V34 = Vsh3 - Vsh4, à partir desquels le signal et le bruit sont obtenus arithmétiquement, comme décrit plus haut.

[0035] Lorsque les échantillons affectés par le bruit ont été identifiés grâce au marquage digital error_bit, un traitement supplémentaire peut être effectué pour éliminer et/ou remplacer les échantillons convertis concernés de Voutraw afin d’obtenir le signal de sortie Vout. Diverses techniques sont possibles, posant plus ou moins de contraintes sur le traitement digital. La fig. 9 montre un simple remplacement d’échantillons manquants par une valeur de défaut. Cette approche de simple remplacement est efficace et est facile à mettre en œuvre, mais des chutes de signal 470, visibles à la fig. 10, peuvent être introduites si des impulsions de bruit se produisent pendant le toucher lui-même. Dans de nombreuses applications importantes où le capteur capacitif tactile est en fait un dispositif 2D, l’effet de ces chutes peut être atténué par des techniques de traitement digital d’image connues telles que par exemple des procédés d’interpolation d’image (in painting).

Claims

1. Interface électronique de lecture d’un capteur capacitif comprenant un condensateur d’entrée (30) ou plusieurs condensateurs d’entrée, dont la capacitance dépend d’une valeur qui doit être mesurée, l’interface comprenant au moins un moyen de commande (32, 32a-k) générant une tension électrique de pilotage qui varie entre un premier niveau de tension (Vlow) et un deuxième niveau de tension (Vhigh) relié à une électrode du condensateur d’entrée (30), et un amplificateur de détection de charge relié à l’autre électrode du condensateur d’entrée (30) et agencé pour produire un signal (VCSA, 358) proportionnel à la charge transférée à l’entrée de l’amplificateur de détection de charge, caractérisé par des moyens d’échantillonnage (501, 502, 503, 504) agencés sur le plan opérationnel pour retenir quatre échantillons (Vsh1, Vsh2, Vsh3, Vsh4) de la sortie de l’amplificateur de détection de charge, un circuit de synchronisation (300) déclenchant un processus déterminant les instants desdits quatre échantillons et l’excitation générée par ledit moyen de commande (32, 32a-k) de telle sorte que deux desdits quatre échantillons (Vsh2, Vsh3) correspondent au premier niveau de tension (Vlow), tandis que les deux autres échantillons (Vsh1, Vsh4) correspondent audit deuxième niveau de tension (Vhigh).

2. Le circuit d’interface électronique de la revendication précédente, caractérisée en outre par une unité d’évaluation (333) agencée pour calculer deux valeurs de différence (V12, V34) entre deux paires d’échantillons correspondant au différents niveaux de tension et pour combiner lesdites valeurs de différence en une valeur de sortie (Vout raw) proportionnelle à la charge transférée à l’entrée de l’amplificateur de détection de charge.

3. Le circuit d’interface électronique de la revendication précédente, dans lequel l’unité d’évaluation est en outre agencée pour combiner lesdites valeurs de différence en une valeur d’erreur (error_bit) dépendant d’une dérivée de temps d’un courant de bruit (din/dt).

4. Le circuit d’interface électronique de la revendication précédente, dans lequel les valeurs d’erreur identifient les échantillons affectés par le bruit.

5. Le circuit d’interface électronique de l’une des revendications précédentes, dans lequel l’amplificateur de détection de charge comprend également des moyens de réinitialisation (352) agencés pour paramétrer la sortie (VCSA) de l’amplificateur de détection de charge (35) à une valeur de référence spécifique (Vinit).

6. Combinaison du circuit d’interface électronique de n’importe laquelle des revendications précédentes, avec un dispositif capacitif tactile comprenant une pluralité de condensateurs organisés en rangées et en colonnes pour former un réseau 2D, le circuit d’interface électronique étant agencé pour balayer les condensateurs et fournir des signaux indiquant la position d’un ou plusieurs doigts touchant le dispositif tactile.

7. La combinaison de la revendication précédente, dans laquelle le circuit d’interface électronique comprend une unité d’évaluation (333) agencée pour calculer deux valeurs de différence (V12, V34) entre deux paires d’échantillons correspondant à différents niveaux de tension et pour combiner lesdites valeurs de différence en une valeur de sortie (Voutraw) proportionnelle à la charge transférée à l’entrée de l’amplificateur de détection de charge et en une valeur d’erreur (error_bit) dépendant d’une dérivée de temps d’un courant de bruit (din/dt), dans laquelle les valeurs d’erreur identifient les échantillons affectés par le bruit, et comprenant un processeur digital agencé pour remplacer les échantillons affectés par le bruit avec une valeur de défaut prédéterminée.

8. La combinaison de la revendication précédente, comprenant en outre un processeur digital d’image.

9. Procédé de lecture d’un capteur capacitif (30), comprenant: l’application d’une tension d’excitation qui varie entre un premier niveau de tension (Vlow) et un deuxième niveau de tension (Vhigh) relié à une électrode du condensateur d’entrée (30), la lecture par l’amplificateur de détection de charge d’une charge transmise par le capteur capacitif, l’acquisition de quatre échantillons (Vsh1, Vsh2, Vsh3, Vsh4) de la sortie de l’amplificateur de détection de charge à des instants déterminés de telle sorte que deux desdits quatre échantillons (Vsh2, Vsh3) correspondent audit premier niveau de tension (Vlow), tandis que les deux autres échantillons (Vsh1 Vsh4) correspondent audit deuxième niveau de tension(Vhigh).

10. Le procédé de la revendication précédente, comprenant une étape de calcul de deux valeurs de différence (V12, V34) entre deux paires d’échantillons correspondant aux différents niveaux de tension et de combinaison desdites valeurs de différence en une valeur de sortie (Vout raw) proportionnelle à la charge transférée à l’entrée de l’amplificateur de détection de charge.

11. Le procédé de la revendication précédente, comprenant la combinaison desdites valeurs de différence en une valeur d’erreur (error_bit) dépendant d’une dérivée de temps d’un courant de bruit (din/dt).

12. Le procédé de la revendication précédente, comprenant l’identification d’échantillons affectés par le bruit sur la base de ladite valeur d’erreur.

13. Utilisation du procédé de n’importe laquelle des revendications 6-9 pour la lecture d’un dispositif capacitif tactile, comprenant une pluralité de condensateurs d’entrée organisés en rangées et colonnes pour former un réseau 2D.