La présente invention a pour objet un appareil de modification, par rapport à un signal de base de temps de référence définissant une base de temps déterminé, de la base de temps d'un signal d'information ayant une composante de base de temps à fréquence nominale déterminée.
Lors du traitement de signaux électriques variant au cours du temps, par exemple la transformation, l'analyse ou la correction des signaux, la base de temps du signal doit souvent être modifiée, compensée ou régénérée. Par exemple, la compensation de la base de temps du signal est couramment utilisée pour la correction des différences de la base de temps des signaux ayant des composantes récurrentes de synchronisation de base de temps. La modification d'un signal de base de temps permettant la correction des déviations indésirables est particulièrement importante lorsque le signal subit des transformation entre des domaines différents, par exemple au cours de l'enregistrement et de la restitution de signaux sur des matières magnétiques d'enregistrement ou autres.
Lors des processus d'enregistrement et de restitution, la fonction temporelle du signal est transformée en une fonction spatiale puis à nouveau en une fonction temporelle. Lorsque le signal subit les transformations, il subit souvent des erreurs de rythme ou de base de temps. La nature dynamique ou variant au cours du temps de ces erreurs sur la base de temps empêche l'obtention de la restitution nécessaire sans parasite et stable au cours du temps du signal, imposée dans les ensembles de traitement de signaux de résolution poussée. Par exemple, la création d'un signal stable au cours du temps est souhaitable dans tous les ensembles de traitement des signaux de télévision et la création de signaux extrêmement stables est absolument indispensable dans les ensembles utilisés pour la préparation des signaux de télévision destinés à être émis sur les réseaux publics.
On utilise deux techniques pour corriger les erreurs indésirables sur la base de temps dans les signaux reproduits à partir d'une matière d'enregistrement, une technique électromécanique et une technique électronique. Les techniques électromécaniques permettent la correction des erreurs importantes sur la base de temps, cette correction étant obtenue par synchronisation du fonctionnement de l'appareillage d'enregistrement et de restitution de signaux. Les techniques électroniques permettent la correction des erreurs résiduelles plus faibles qui n'ont pas été corrigées par les dispositifs électromécaniques, cette correction étant réalisée par déplacement dans le temps du signal après sa restitution. L'invention concerne la technique électronique de correction des erreurs sur la base de temps.
Jusqu'à présent, les circuits de modification ou d'altération de la base de temps d'un signal électronique ont compris des dispositifs à retard réglable placés sur le trajet des signaux et destinés à corriger les erreurs sur la base de temps. Dans de tels circuits, l'erreur est mesurée et le retard introduit dans le parcours du signal est réglé de manière qu'il compense et corrige l'erreur mesurée sur la base de temps. Un type particulier de circuit qui est très utilisé comprend une ligne à retard variable avec la tension dans laquelle des éléments inductifs constants localisés et des diodes capacitives variant avec la tension sont interconnectés suivant une configuration de ligne à retard. Une tension correspondant à l'erreur mesurée sur la base de temps est appliquée aux diodes variables et fixe le retard nécessaire à la correction de l'erreur sur la base de temps.
Le brevet des Etats-Unis d'Amérique N0 3202769 décrit un circuit de modification de la base de temps d'un signal à ligne à retard variant avec la tension.
Dans un autre circuit de modification de la base de temps d'un signal électronique, un certain nombre de lignes à retard fixe ou une ligne unique à retard ayant une série de prises espacées sur sa longueur, sont disposées en combinaison avec des commutateurs électroniques. Les erreurs sur la base de temps sont corrigées par commande des commutateurs en fonction de l'erreur mesurée de manière que le retard correcteur nécessaire soit introduit sélectivement dans le trajet du signal. Un circuit de modification de la base de temps d'un signal à ligne à retard fixe est décrit dans le brevet des Etats-Unis d'Amérique N0 3763317, et un circuit à ligne à retard comportant des prises est décrit dans le brevet des
Etats-Unis d'Amérique N0 3748368.
Récemment, on a utilisé des dispositifs numériques à retard, par exemple des registres rythmés de mémoire, dans des circuits de correction des erreurs sur la base de temps de signaux analogiques. Dans les circuits numériques, le signal analogique qui est corrigé est mis sous forme numérique puis corrigé et restitué. La correction est réalisée par introduction ou écriture du signal numérisé dans un registre réglable de mémoire, à une fréquence fixe déterminée par la fréquence d'un signal d'horloge de référence. Le registre de mémoire fonctionne de manière qu'il corrige les erreurs sur la base de temps par lecture du signal du registre à une fréquence réglée plus rapide ou plus lente suivant l'erreur sur la base de temps.
Cette technique à fréquence constante d'écriture et fréquence variable de lecture ne peut pas compenser les variations importantes discontinues ou partielles de la base de temps du signal. Dans les appareils d'enregistrement sur bande magnétique, de telles variations discontinues sont couramment dues aux anomalies du fonctionnement et surtout lors de la commutation entre les têtes des transducteurs magnétiques.
Dans les ensembles de modification de la base de temps d'un signal, notamment destinés à éliminer les erreurs sur la base de temps et à donner une stabilité très élevée de cette base de temps, on a couramment monté en cascade des dispositifs de correction grossière et des dispositifs de correction fine. Des circuits à ligne à retard variant avec la tension ont été utilisés pour la correction fine voulue, alors que des circuits à ligne à retard commuté ont été utilisés pour les corrections plus grossières de la base de temps.
Etant donné que tous les circuits à ligne à retard sont des dispositifs analogiques, ils peuvent présenter une dérive et présentent d'autres inconvénients caractéristiques. Les variations discontinues de la base de temps qui apparaissent à la suite d'anomalies du fonctionnement des appareils d'enregistrement sur bande magnétique provoquent souvent des erreurs ou des interruptions coûteuses lors de la mise en oeuvre des opérations de traitement de signaux étant donné l'impossibilité des dispositifs de correction de ce type à répondre aux variations discontinues. De plus, lorsque la plage d'erreurs à corriger doit être très large, des circuits importants et complexes de correction sont nécessaires.
Afin de remédier à ces inconvénients, l'appareil de modification de la base de temps d'un signal d'information selon l'invention est caractérisé en ce qu'il comprend un premier dispositif de mémorisation destiné à recevoir et à mémoriser chacun des intervalles successifs du signal d'information pendant un temps correspondant à une fraction d'une période de la fréquence nominale, et un second dispositif de mémorisation 164 destiné à recevoir le signal mémorisé d'information de chaque intervalle successif et à mémoriser celui-ci ultérieurement pendant un temps correspondant à un nombre entier de périodes de la fréquence nominale.
D'autres aspects de l'invention ressortiront mieux de la description qui va suivre, faite en référence aux dessins annexés sur lesquels:
la fig. 1 est un diagramme synoptique d'un circuit numérique de compensation de base de temps, destiné à traiter un signal de télévision en couleurs;
la fig. 2 est une diagramme synoptique détaillé représentant la mémoire numérique recyclable du circuit de compensation de la fig.
I;
les fig. 3A et 3B sont des diagrammes des temps représentant la compensation de la base de temps d'un signal, avec élimination des erreurs de base de temps, dans le cas des signaux de télévision en couleurs;
la fig. 4 est un diagramme synoptique de circuits permettant la correction par le circuit de compensation de la fig. 1, des erreurs supérieures à un cycle de l'impulsion de synchronisation de sousporteuse du signal, et
la fig. 5 est un diagramme synoptique de circuits permettant le fonctionnement des circuits de compensation de base de temps selon les modes de réalisation des fig. I et 4 lorsque le signal introduit est un signal de télévision monochrome.
Le circuit 110 de compensation de base de temps de signaux, représenté sur la fig. 1, est destiné à éliminer les erreurs sur la base de temps, présentes dans un signal d'information de télévision en couleurs reproduit par un dispositif d'enregistrement vidéo (non représenté), par exemple un dispositif à disques magnétiques.
Cependant, il faut noter qu'il peut s'agir aussi d'autres compensations de base de temps de signaux, par exemple la correction des erreurs de base de temps présentes dans d'autres signaux d'information variant au cours du temps, l'élimination des différences des bases de temps de signaux et la modification volontaire de la base de temps de signaux. Comme représenté sur la fig. 1, le signal non corrigé de télévision en couleurs reproduit par l'enregistreur parvient à l'entrée d'un convertisseur analogique-numérique de codage 111 qui transmet à sa sortie 112 une représentation modulée par impulsions codées du signal de télévision. Ce signal de représentation est de plus traité de manière qu'il soit transmis finalement sans erreur à un convertisseur numérique-analogique 113 de décodage qui restitue à la sortie 114 le signal de télévision sous forme analogique.
Comme les composantes de synchronisation incorporées au signal de télévision transmis par le convertisseur 113 sont habituellement déformées et contiennent des signaux transitoires indésirables étant donné le passage dans le circuit 110 de compensation, le signal de télévision est couplé à un circuit 116 de traitement de sortie du type couramment utilisé dans les dispositifs d'enregistrement vidéo. De tels dispositifs 116 de traitement sont destinés à retirer les composantes de synchronisation du signal entrant de télévision et à introduire de nouvelles composantes de synchronisation de configuration et de rythme convenables dans le signal de manière que la sortie 117 transmette le signal composite voulu de télévision.
Dans le circuit 110 de compensation, le convertisseur 111 transmet une représentation sous forme de mots à plusieurs bits du signal entrant à la sortie 112 chaque fois que le convertisseur 111 est commandé par le signal d'horloge qui lui parvient par une ligne 118 comme représenté. Le convertisseur 111 est commandé de manière qu'il échantillonne l'amplitude analogique instantanée du signal entrant de télévision, si bien qu'une série de mots binaires est créée à la sortie 112, chaque mot comprenant un certain nombre de bits qui représentent ensemble une amplitude particulière en format binaire. En général, cette opération de conversion analogique-numérique peut être considérée comme une modulation par impulsions codées du signal entrant. L'inverse de cette opération est réalisé par le convertisseur 113 numérique-analogique de décodage.
Celui-ci reçoit les mots binaires codés à l'entrée reliée à la ligne 119 et, à la suite d'une série de signaux d'horloge de référence reçus par les lignes 121 et 122, il transmet un signal analogique restitué ou décodé de télévision à un circuit 116 de traitement de sortie qui transmet le signal corrigé de télévision à la sortie 117. Selon l'invention, la compensation d'erreur de base de temps est réalisée par dérivation d'un signal d'horloge d'une composante de base de temps incorporée au signal de télévision de manière que le rythme du signal dérivé d'horloge soit compatible avec la composante de base de temps.
Le signal dérivé d'horloge est utilisé pour la commande du convertisseur 111 qui échantillonne le signal non corrigé de télévision et réalise le codage de ce signal en représentations numériques binaires sous forme de mots. Après codage, le signal numérisé de télévision est placé dans un circuit tampon et il est décodé par le convertisseur 113 sous la commande d'un signal d'horloge, à un moment compatible avec un signal de base de temps de référence, par exemple une sous-porteuse de référence de couleur. A la suite de ces opérations tampon et de décodage, le signal décodé de télévision est mis en phase avec la sous-porteuse de référence de couleur.
Dans le cas d'un signal de télévision en couleurs, des corrections précises de base de temps peuvent être réalisées par dérivation du signal d'horloge relatif au signal d'information d'une composante de base de temps de l'impulsion (salves) de synchronisation de sous-porteuse, placée au palier arrière de chaque intervalle de suppression de ligne horizontale. La dérivation est réalisée par couplage à l'entrée d'une mémoire numérique recyclable 123 des représentations des mots binaires d'un ou plusieurs cycles de l'impulsion de synchronisation de sous-porteuse du signal, disponibles à la sortie 112 du convertisseur 111. La mémoire 123 est une mémoire numérique capable de conserver plusieurs mots binaires correspondant au niveau d'amplitude de l'impulsion de synchronisation de sous-porteuse aux moments des échantillons.
La conservation des mots binaires disponibles lors de l'échantillonnage de l'impulsion de synchronisation de sousporteuse du signal permet la conservation d'une information suffisante dans la mémoire 123 pour la régénération répétée d'un cycle complet de l'impulsion de synchronisation de sous-porteuse si bien qu'un signal continu identique à l'impulsion de synchronisation de sous-porteuse du signal non corrigé de télévision se poursuit au-delà de la fin de la durée de l'impulsion de synchronisation de sous-porteuse du signal. Le signal dérivé d'horloge est obtenu par traitement ultérieur du signal d'impulsion de synchronisation de sous-porteuse régénéré de façon continue et il est utilisé pour la mise sous forme numérique du reste de la ligne horizontale du signal de télévision à partir duquel il est régénéré.
Le convertisseur 111 est d'abord commandé pendant l'échantillonnage de l'impulsion de synchronisation de sous-porteuse du signal de télévision et la conservation des échantillons résultants par un signal d'horloge à un moment compatible avec le signal d'horloge de référence de manière que le signal continu et en conséquence le signal dérivé d'horloge régénéré à partir des échantillons d'impulsion de synchronisation de sous-porteuse conservés dans la mémoire recyclable 123 restent en phase avec l'impulsion de synchronisation de sous-porteuse, donc le signal non corrigé de télévision. Ainsi, le convertisseur 111 doit être commandé par deux signaux d'horloge, parvenant par la ligne 118.
La commande initiale d'horloge est réalisée en mode d'échantillonnage et de mémorisation, de préférence, pendant une durée correspondant à plusieurs cycles de la composante de base de temps de l'impulsion de synchronisation de sous-porteuse. Au cours de ce mode initial, l'impulsion d'horloge CL du convertisseur 111 reçoit par la ligne 118 un signal d'horloge verrouillé en phase sur le signal d'horloge de référence. Le convertisseur 111 est commandé par le second signal dérivé d'horloge reçu par la ligne 118 en mode suivant de recyclage, qui se poursuit pendant le reste de l'intervalle de ligne horizontale après le déclenchement initial.
Un ensemble de commutation portant la référence géné- rale 124 est incorporé au circuit de manière qu'il commande ces deux modes de fonctionnement et il comporte un dispositif 126 de commutation placé dans un premier état ou d'échantillonnage et de mémorisation dans lequel il relie la ligne 118 à la ligne 122 de sortie d'horloge, provenant d'une source 128 d'horloge de référence X3. Le dispositif 126 de commutation peut être commandé dans un second état ou de recyclage dans lequel la ligne 118 transmet le signal dérivé d'horloge transmis par le circuit 129 à mémoire numérique par la ligne 127. En mode de recyclage, le dispositif 126 relie l'entrée d'horloge CL du convertisseur 111 à une horloge 131 de signal X3 transmettant un signal d'horloge destiné au circuit 129 de mémoire.
L'horloge 131 est commandée par l'intermédiaire d'un filtre passe-bande 132 par un signal provenant d'un convertisseur numérique-analogique 133. Celui-ci transforme ou restitue les représentations de mots binaires de l'impulsion de synchronisation de sous-porteuse recyclée dans la mémoire recyclable 123 sous forme analogique. Ainsi, le signal disponible à la sortie du convertisseur 133 paraît être une réplique continue non filtrée de la composante d'entrée de base de temps du signal qui, dans le mode de réalisation préféré, est une impul sion sinusoïdale de synchronisation de sous-porteuse d'un signal de télévision en couleurs.
Le filtre passe-bande 132 est réglé de manière que sa fréquence centrale soit égale à celle de l'impulsion de synchronisation du signal qui subit la correction, cette fréquence étant égale à 3,58 MHz dans le cas d'un signal de télévision en couleurs suivant la norme NTSC. On constate que, lorsqu'il est placé entre la sortie du convertisseur 133 et une entrée de l'horloge 131, le filtre 132 restitue de façon avantageuse la fréquence de l'impulsion de synchronisation de sous-porteuse, après les diverses manipulations de transformation et de mise numérique en mémpire.
Lorsqu'un certain nombre de cycles de l'impulsion de synchronisation est échantillonné et conservé dans la mémoire 123 en vue de la régénération du signal dérivé d'horloge, le filtre 132 fait la moyenne du bruit qui peut être contenu dans l'impulsion recyclée de synchronisation, sur le nombre de cycles conservés, si bien que la précision du rythme du signal dérivé d'horloge est améliorée.
Comme décrit précédemment, le dispositif 126 de l'ensemble 124 de commutation est normalement dans son second état ou de recyclage et relie l'horloge 131 à l'entrée d'horloge du convertisseur 111 si bien qu'il rythme le codage du signal non corrigé de télévision avec les échantillons recyclés de l'impulsion de synchronisation tirés du signal. La commande du dispositif 126 vers son premier état d'échantillonnage et de mémorisation est réalisée par un circuit incorporé à l'ensemble 124 et destiné à détecter l'apparition de la composante de base de temps de l'impulsion de synchronisation de sous-porteuse dans le signal de télévision, commandant en conséquence le dispositif 126.
En particulier, un séparateur 134 de synchronnisation détecte à l'entrée du circuit 110 de compensation l'apparition de chaque impulsion de synchronisation horizontale H apparaissant lors de l'intervalle de suppression de chaque ligne horizontale du signal de télévision. Le signal de sortie du séparateur est relié à l'entrée d'un générateur 136 d'impulsions de commande de commutation.
Après détection du flanc antérieur de l'impulsion de synchronisation horizontale, le séparateur 134 transmet un ordre destiné au générateur 136. Après 6 ps environ, le générateur 136 transmet une impulsion qui dure 2,0 ps environ et qui commande le dispositif 126 qui passe dans son premier état d'échantillonnage et de mémorisation. Ainsi, après apparition d'une impulsion de synchronisation horizontale à l'entrée du convertisseur 111, le séparateur 134 et le générateur 136 provoquent l'application par le dispositif 126 du signal d'horloge de référence X3 de codage à l'entrée d'horloge du convertisseur 111 qui en conséquence assure la numération pendant un nombre choisi de cycles de l'impulsion de synchronisation de sous-porteuse.
La synchronisation des opérations du séparateur 134 et du générateur 136, comme décrit précédemment, est réalisée pour des signaux de télévision NTSC, si bien que le dispositif 126 est commandé dans son état d'échantillonnage et de mémorisation dans l'intervalle médian de l'intervalle d'impulsion de synchronisation de sous-porteuse. Il est
souhaitable que l'échantillonnage et la mémorisation des repré
sentations numériques de l'impulsion de synchronisation soient
réalisés au milieu de l'intervalle de l'impulsion de synchronisation, car cet intervalle correspond à la représentation la plus précise et
la plus fiable de la fréquence de l'impulsion de synchronisation de
sous-porteuse.
De plus, la dérivation du signal d'horloge relié au
signal d'information est moins sujette à erreurs qui peuvent être
introduites par des petites variations d'emplacements de l'impul
sion de synchronisation sur le palier arrière de l'intervalle de
suppression horizontale.
Un détecteur 137 d'impulsion de synchronisation de sousporteuse est relié à l'entrée du circuit 110 de compensation de
manière qu'il prépare la mémoire recyclable 123 en vue de la
conservation de 5 cycles de représentations numériques de l'im
pulsion de synchronisation de sous-porteuse. Après apparition de
cette impulsion de synchronisation dans le signal entrant de
télévision, le détecteur 137 transmet un ordre dans la ligne 138, jusqu'à l'entrée de validation d'écriture WE de la mémoire recyclable. Cet ordre provoque l'écriture dans la mémoire 123 des mots binaires apparaissant à la sortie 112 du convertisseur 111.
L'écriture ou la mémorisation réelle est réalisée à chaque impulsion de l'horloge de référence déterminée par un signal d'entrée d'horloge dans la mémoire 123, provenant de l'horloge de référence X3 128. Le fonctionnement ultérieur de la mémoire 123 apparaît clairement en référence aux fig. 1 et 2.
Comme représenté sur la fig. 2, la mémoire 123 comprend une mémoire 139 à accès direct ayant des entrées classiques de commande d'écriture et d'adresse, comme indiqué par les symboles W et A respectivement. Une entrée de mots binaires est reliée de manière qu'elle reçoive le mot binaire de la sortie 112 du convertisseur 111. Une sortie de mots binaires transmet les signaux numériques recyclés vers la ligne 140. Un générateur 141 d'adresse est commandé par une source de signaux d'horloge de référence X3, reliée par la ligne 122, et transmet par une connexion 142 des signaux d'adresse permettant l'accès d'écriture et de lecture à la mémoire 139 en fonction du signal créé d'adresse. La mémoire 123 contient un générateur 143 d'horloge d'écriture commandé par l'ordre reçu par la ligne 138 à partir du détecteur 137.
L'ordre établit le générateur 143 de manière qu'il transmette par la ligne 144 les signaux de validation d'écriture destinés à l'entrée de validation d'écriture W de la mémoire 139 chaque fois qu'un signal d'horloge de référence X3 est reçu par la ligne 122. Tant que des signaux de validation d'écriture sont reçus par la mémoire 139 à accès direct, les mots binaires transmis par le convertisseur 111 sont écrits et conservés dans la mémoire 139.
La mémoire 123 contient aussi un compteur 145 commandé par l'ordre reçu à son entrée R de rétablissement, reliée à la ligne 138 provenant du détecteur 137. L'ordre remet le compteur 145 à zéro de manière qu'il compte les adresses parvenant du générateur 141.
Le compteur 145 est aussi remis à zéro par un ordre créé intérieurement comme décrit dans la suite. Chaque fois que le compteur 145 est remis à zéro, il transmet un ordre de rétablissement ou de remise à zéro par la ligne 146. Le premier ordre de remise à zéro transmis après l'ordre parvenant par la ligne 138, depuis le détecteur 137, est destiné à interrompre la validation du générateur antérieurement validé 143 d'horloge d'écriture, par rétablissement de celui-ci jusqu'à l'ordre suivant transmis par le détecteur 137. De cette manière, la mémoire 139 ne peut pas recevoir d'autres représentations de mots binaires du signal de télévision après réception de quinze échantillons de l'impulsion de synchronisation de sous-porteuse. Le compteur 145 assure aussi le recyclage du générateur 141 d'adresse.
Chaque fois que le générateur 141 transmet un signal d'adresse, le compteur validé 145 est commandé par un signal d'horloge de référence X3 provenant de la ligne 122 en vue de l'examen, par une ligne 147, de l'adresse transmise par le générateur 141 et parvenant à l'entrée de données D. Lorsque le compteur 145 détecte la transmission du dernier des quinze signaux d'adresse transmis par le générateur 141, il émet un ordre de rétablissement au générateur par la ligne 146. Le compteur met aussi en oeuvre cet ordre de rétablissement à l'intérieur pour sa remise à zéro et pour l'examen à nouveau des signaux d'adresse transmis par le générateur 141.
De cette manière, ce dernier fonctionne constamment de façon cyclique, pour les quinze adresses identifiant les emplacements de la mémoire 139 qui contiennent les quinze mots binaires représentant les cinq cycles échantillonnés de l'impulsion de synchronisation. On décrit maintenant le fonctionnement de la mémoire recyclable 129 avec une séquence réelle de travail du circuit 110 de compensation.
Lors de la sélection de la fréquence d'échantillonnage du signal entrant d'information, la fréquence d'horloge ou d'échantillonnage doit être au moins égale à deux fois la fréquence maximale du signal que doit transmettre l'appareil sans dégradation importante. De plus, la fréquence d'horloge et la capacité de la mémoire 139 doivent être choisies de manière que le nombre d'échantillons numériques conservés dans la mémoire 139 soit équivalent à un nombre entier de cycles complets de la composante de base de temps du signal, c'est-à-dire soit égal au produit du nombre d'échantillons par cycle ou période de la composante de base de temps et d'un nombre entier de cycles.
Lorsque la fréquence d'horloge et la capacité de mémoire sont ainsi choisies, la mémoire 139 transporte un nombre entier de représentations numériques de cycles complets de la composante de rythme du signal qui, lorsqu'elle est recyclée, provoque la création d'un signal continu d'horloge en mode de recyclage. Dans le cas d'un signal de télévision en couleurs, les deux critères de capacité de la mémoire et de fréquence d'échantillonnage sont avantageusement satisfaits par sélection d'un signal d'horloge de codage de manière que sa fréquence soit égale à 3 fois celle de l'impulsion de synchronisation de sous-porteuse, et par mémorisation de quinze échantillons de cette impulsion de synchronisation.
Ainsi, dans le mode de réalisation considéré, l'horloge 131 comprend un multiplicateur de fréquence qui multiplie par 3 le signal régénéré constamment d'impulsion de synchronisation, créé par la mémoire 123, le convertisseur 133 et le filtre 132. il faut noter que la fréquence du signal d'horloge de codage utilisée en mode d'échantillonnage et de mémorisation doit être égale nominalement à la fréquence établie de codage, bien que la phase puisse différer de celle du signal dérivé d'horloge d'après l'erreur de base de temps du signal qui subit la compensation. Dans le mode de réalisation de la fig. 1, le signal de base de temps de référence est la sous-porteuse de référence disponible, par exemple à partir de la source de référence du studio permettant la synchronisation de tout l'appareillage du studio en vue d'une diffusion.
Cette sousporteuse de référence est transmise à un circuit 148 de traitement de signal de référence qui est un élément classique assurant la compensation des retards fixes existant dans les câbles et analogues, et créant la modification nécessaire de phase du signal de référence dans le cas des ensembles européens en couleurs, par exemple PAL (ligne à alternance de phase). La sortie du circuit 148 de traitement transmet le signal de base de temps de référence par rapport auquel le circuit 110 assure la compensation du circuit entrant de télévision. Etant donné la nécessité de l'utilisation d'un signal d'horloge de référence X3, la fréquence du signal de base de temps de référence est multipliée par 3, par un circuit multiplicateur incorporé au générateur ou source 128 d'horloge de référence X3.
Comme un signal d'horloge de référence Xl est imposé par le mode de réalisation le plus avantageux du circuit 110, un générateur 149 d'horloge de référence Xl est monté de manière qu'il reçoive le signal de base de temps de référence du circuit 148 et qu'il transmette dans la ligne 121 le signal nécessaire d'horloge de référence Xl.
D'après la sélection des fréquences d'horloge de codage et de décodage décrite précédemment, le convertisseur 111 crée un mot binaire séparé à chacun des trois moments d'horloge apparaissant dans la période égale à un cycle de l'impulsion de synchronisation. Dans ce cas, le convertisseur 111 est destiné à transmettre un mot à 8 bits à chaque moment d'horloge, ces 8 bits donnant une capacité de niveaux d'amplitude de 0 à 256 pour la représentation numérique du signal entrant de télévision. En conséquence, la mémoire numérique recyclable 123 a une capacité de quinze mots, chaque mot ayant encore 8 bits. Comme il existe trois points d'échantillonnage pour chaque cycle de l'impulsion de synchronisation, la mémoire 139 assure la conservation de cinq cycles complets de l'impulsion de synchronisation sous forme numérique.
Lors du fonctionnement, lorsque le générateur 136 transmet l'impulsion de 2 gus après détection de l'impulsion de synchronisation horizontale, la mémoire 139 est commandée par le générateur 143 d'horloge d'écriture (après l'apparition de l'impulsion de synchronisation) et écrit ou conserve les mots binaires apparaissant à la sortie 112 du convertisseur 111 à l'instant de chaque signal d'horloge de référence X3 reçu par la ligne 122. Comme représenté sur la fig. 2, cette opération permet en particulier l'accès du générateur 141 à une nouvelle mémoire de mots dans la mémoire 139, à la suite de chacune des impulsions d'horloge de référence X3, chaque nouvelle mémoire de mots atteinte recevant les conditions instantanées de bit du mot présent à la sortie 112.
L'impulsion de 2 us transmise par le générateur 136 établit temporairement le dispositif 126 de commutation à l'état d'échantillonnage et de mémorisation, si bien que le signal d'horloge de référence X3 est transmis au convertisseur 111 qui est ainsi commandé.
L'opération de mémorisation est interrompue, après la conservation des cinq cycles de l'impulsion de synchronisation numérisée, par le compteur 145 qui détecte par la ligne 147 la quinzième adresse créée par le générateur 141 après la transmission de l'impulsion de 2 ps, et il transmet l'ordre de rétablissement au générateur 143. Cet ordre supprime la validation du générateur d'horloge d'écriture et supprime ainsi des signaux de validation d'écriture provenant de la mémoire 139.
Après l'interruption du mode d'échantillonnage et de mémorisation, le générateur 141 continue à avoir accès à la mémoire 139 sous la commande du signal d'horloge de référence X3 parvenant par la ligne 122, avec répétition de la séquence des quinze emplacements de mots atteints au cours de l'opération d'écriture.
De cette manière, le mot conservé à 8 bits est lu successivement par la ligne 140 de sortie et transmis au convertisseur 133. La mémoire 139 est disposée en permanence en mode actif de lecture si bien que les mots conservés sont lus de façon continue par la ligne 140. La fonction de lecture est mise en oeuvre pendant la mémorisation d'une nouvelle information numérique reçue depuis le convertisseur 111, après fonctionnement d'un commutateur de dérivation 151. Celui-ci a deux entrées et une sortie. Une entrée est reliée par une ligne 153 à la sortie de la mémoire 139 et l'autre, par une ligne 154 de dérivation, à la ligne 112, à l'entrée de la mémoire 123.
Lorsqu'il est réglé de manière qu'il transmette des signaux de validation d'écriture au cours du mode d'échantillonnage et de mémorisation, le générateur 143 prépare le commutateur 151 de manière qu'il relie les lignes 112 et 140 et transmette ainsi directement à la sortie les mots binaires conservés dans la mémoire 139. A la fin du mode d'échantillonnage et de mémorisation, le générateur 143 cesse d'être validé si bien que le commutateur 151 est mis dans la position dans laquelle il relie la ligne 153 de sortie de la mémoire 139 à la ligne 140. Le commutateur 151 reste dans cet état pendant la totalité du mode de recyclage, et valide les mots mémorisés de l'impulsion de synchronisation qui sont transmis au convertisseur 133 de manière que celui-ci dérive le signal d'horloge relié au signal d'information.
La disposition du commutateur 151 permet la préparation des circuits du signal d'horloge X3 en vue de la création du signal dérivé d'horloge X3.
En mode de recyclage, le générateur 141 et le compteur 145 provoquent ensemble la création répétée de la même séquence d'adresse. En conséquence, les mots conservés dans la mémoire 139 sont lus de façon répétée, dans cette séquence, pendant le reste de la durée de l'intervalle de ligne horizontale, après l'impulsion de synchronisation de sous-porteuse.
Les fig. 3A et 3B montrent comment le signal dérivé d'horloge est créé de manière qu'il soit en phase avec la composante de base de temps du signal d'information à partir duquel il est dérivé. La fig. 3A représente la condition qui existe lorsque le signal entrant de télévision ne comprend pas d'erreur. Lors de l'intervalle d'échantillonnage et de mémorisation, l'horloge de référence X3 commande l'échantillonnage de l'impulsion de synchronisation du signal dans le convertisseur 111 et la mémorisation des valeurs échantillons dans la mémoire 123. Comme le signal entrant ne contient pas d'erreur, le premier échantillon de chaque cycle de l'impulsion de synchronisation apparaît au début du cycle de cette impulsion.
Après recyclage des quinze mots conservés dans la mémoire 123, le signal de sortie du filtre 132 est en phase avec l'impulsion de synchronisation contenue dans le signal entrant de télévision. Sur les fig. 3A et 3B, les flèches placées en haut dési gnent l'horloge de référence X3 et les flèches placées en bas l'horloge de signal X3. La première forme d'onde, à partir du haut, représente l'impulsion de synchronisation de sous-porteuse du signal, les croix de la seconde forme d'onde représentent les valeurs échantillonnées, la troisième forme d'onde représente l'impulsion recyclée de synchronisation, et la dernière forme d'onde représente l'impulsion recyclée X3 de synchronisation.
Lorsqu'une erreur de base de temps existe dans le signal entrant de télévision comme représenté sur la fig. 3B, les valeurs de l'échantillon, représentées par les mots tirés du convertisseur 111, sont différentes. Cette différence est due à la différence des bases de temps du signal de référence et du signal entrant de télévision, donc des différents points d'échantillonnage au cours du cycle de l'impulsion de synchronisation. Après recyclage des quinze mots conservés dans la mémoire 123, le signal régénéré d'impulsion de synchronisation transmis par le filtre 132 est en phase avec le signal de synchronisation contenu dans le signal entrant. En conséquence, le signal d'horloge tiré de la sortie du filtre est toujours en phase avec la composante de base de temps contenue dans le signal de télévision quels que soient les changements ou erreurs de base de temps qui peuvent apparaître.
Bien que le circuit décrit comprenne une mémoire à accès direct, dans le générateur d'adresse et un compteur constituant la mémoire recyclable 123, il faut noter que d'autres circuits numériques de mémoire conviennent. Par exemple, un registre recyclable à décalage peut remplir le rôle de la mémoire 123, comme peuvent le noter les spécialistes.
Un circuit tampon 156 simplifie la suppression des erreurs lors de la nouvelle synchronisation des représentations numériques du signal de télévision transmis par le convertisseur 111 en mode de recyclage, et il comporte un convertisseur 157 à un mot série et trois mots parallèles, à l'entrée, et un convertisseur 158 complémentaire à trois mots parallèles et un mot série, placé à la sortie.
Les convertisseurs 157 et 158 sont représentés sur la fig. 4. La succession des mots individuels créés à la sortie 112 passe dans le convertisseur 157. Celui-ci reçoit chacun des mots de la série à une fréquence d'horloge égale à 3 fois celle de l'impulsion recyclée de synchronisation, par application des impulsions d'horloge de la source d'horloge X3 disponible par la ligne 118 à l'entrée d'horloge CL de ce convertisseur, comme indiqué. Le convertisseur 157 est réalisé de manière qu'il conserve trois des mots créés à la sortie 112, en mode série, et il est d'un type dans lequel chaque nouveau mot ajouté au convertisseur chasse le dernier mot et laisse toujours le convertisseur rempli par trois mots complets.
L'information chargée en série est transférée en parallèle au convertisseur 158 par un circuit d'isolement d'horloge 163 (fig. 4) incorporé au circuit tampon 156. Au cours de chaque intervalle de ligne du signal de télévision d'entrée, le moment du transfert au circuit 163 d'isolement est déterminé par les impulsions d'horloge créées par l'horloge 159 de signaux 1X (fig. 1). Cette horloge est reliée à la sortie du filtre 132 de manière qu'elle crée une impulsion d'horloge à la fréquence de l'impulsion recyclée de synchronisation qui est la fréquence de l'impulsion de synchronisation apparaissant au début de l'intervalle de ligne.
En particulier, l'horloge 159 peut être réalisée par limitation du signal de sortie du filtre et utilisation d'un flanc antérieur allant vers les valeurs positives de la forme d'onde rectangulaire ainsi créée, formant les impulsions d'horloge. Chaque flanc antérieur tourné vers les valeurs positives de l'impulsion régénérée limitée de synchronisation identifie le début d'un cycle de l'impulsion de synchronisation. L'horloge 159 est reliée au circuit tampon 156 par une ligne 161. De cette manière, le circuit d'isolement ou séparateur 163 reçoit, après application de chaque impulsion d'horloge, le contenu de la totalité du convertisseur 157 qui, comme décrit précédemment, contient toujours trois mots complets créés par le convertisseur 111 à la sortie 112.
De plus, les trois mots reçus en format parallèle par le circuit 163 correspondent aux trois mots créés au cours d'un cycle de l'impulsion régénérée de synchronisation de sous-porteuse.
Le signal de sortie du convertisseur 157 est un mot a 24 bits transmis à l'entrée du circuit 163. Celui-ci peut simultanément lire et écrire les mots à 24 bits. Comme le circuit 163 peut lire et écrire simultanément, les opérations d'horloge peuvent être réalisées à l'entrée et à la sortie en référence à différents signaux d'horloge non cohérents, si bien que le circuit peut constituer un circuit tampon dans le temps et peut transmettre des signaux de nouvelle synchronisation. Les signaux d'horloge créés par l'horloge 159 sont transmis par la ligne 161 aux entrées d'adresse d'écriture WA et de validation d'écriture WE du circuit 163 lors de l'écriture ou de la mémorisation du signal de sortie du convertisseur 157. Ce signal d'horloge est en phase avec l'impulsion de synchronisation du signal non corrigé de télévision.
Les mots mémorisés à 24 bits associés à chaque cycle de la composante de base de temps sont lus ou transmis par le circuit 163 sous la commande des signaux d'horloge de référence IX transmis par le générateur 149 et parvenant à une entrée RA d'adresse de lecture du circuit 163 par la ligne 121.
La phase de signal de sortie du circuit 163 est synchronisée à nouveau et elle est synchronisée sur la phase de la sous-porteuse de référence de couleur par commande du circuit 163 à l'aide des deux signaux d'horloge.
Le convertisseur 158 est un élément complémentaire du convertisseur 157 car il assure un transfert à entrée parallèle et sortie série des informations contenues dans les mots numériques reçus à partir du convertisseur 157 par l'intermédiaire du circuit séparateur ou d'isolement 163. Le convertisseur 158 retransforme ainsi l'information numérique en un format série à un mot mais dans ce cas, les mots séries sont transmis hors du convertisseur 158 à un moment d'horloge déterminé par l'horloge de référence IX, les signaux parvenant au convertisseur 158 par la ligne 121, comme indiqué sur la fig. 4. Ces mots séries sont transmis par la ligne 119 à l'entrée du convertisseur 113 et sont ensuite décodés sous la commande de l'horloge de référence 3X, transmettant les signaux par la ligne 122.
Le convertisseur 113 reconstitue le signal analogique voulu à la sortie 114, en synchronisme avec la phase de la sous-porteuse de référence.
Comme décrit précédemment, le circuit numérique de compensation assure la synchronisation d'un signal entrant d'information avec un signal de référence ou de base de temps normalisé. il faut noter que la plage de corrections de temps est, dans le mode de réalisation considéré, une période correspondant à un cycle complet de la composante de base de temps.
Plus précisément, dans le cas d'un signal de télévision en couleurs, la plage de corrections correspond à un cycle de la fréquence de l'impulsion de synchronisation de sous-porteuse dont la durée est égale à 1/3,58 MHz soit environ 0,28 us Lorsque l'erreur de phase du signal vidéo entrant peut dépasser cette plage, par exemple lors de la restitution de signaux de télévision à partir d'enregistreurs à bande magnétique, le signal transmis à la sortie 114 est décalé, si bien que la phase de la composante de l'impulsion de synchronisation de sous-porteuse est synchronisée sur la sous-porteuse de référence de couleur. Cependant, la synchronisation horizontale du signal de télévision n'est pas convenablement en phase par rapport au signal de synchronisation horizontale de référence.
Dans certaines applications, par exemple lors de l'utilisation d'un appareillage d'enregistrement à disques, la plage de corrections correspondant à un cycle complet de l'impulsion de synchronisation ou 0,28 us dans le mode de réalisation considéré, convient sans circuit supplémentaire de compensation d'erreur sur la base de temps.
Lorsque des erreurs sur la base de temps plus importantes que la plage précitée peuvent se présenter, une mémoire 164 à accès direct est placée entre le circuit 163 et le convertisseur 158 comme représenté sur la fig. 4. La mémoire 164 corrige la base de temps du signal par quantités élémentaires égales à des multiples entiers de la période correspondant à un cycle de l'impulsion de synchronisation. Cette opération est réalisée par écriture du mot à 24 bits aux adresses, dans la mémoire 164, qui sont déterminées par un générateur 166 d'adresse d'écriture. La mémoire 164 est validée, par son entrée de validation WE, de manière qu'elle écrive le mot à 24 bits, et le générateur 166 est commandé par le signal d'horloge de référence 1 X de la ligne 121.
Le contenu de la mémoire 164 est lu en fonction de l'adresse transmise par un générateur 167 d'adresse de lecture. L'adresse de lecture transmise par le générateur 167 est déterminée par le moment relatif de 4'apparition des signaux de synchronisation horizontale du signal et de la référence. Le moment relatif de l'apparition est déterminé
par un compteur qui constitue un comparateur 168 de synchroni
sation horizontale. Le compteur 168 est commandé de manière
qu'il compte à partir du signal de synchronisation horizontale de
référence et il est arrêté par l'apparition de l'impulsion de syn
chronisation horizontale du signal. Le compteur 168 compte à la
fréquence de l'impulsion de synchronisation de sous-porteuse.
Le
signal de sortie du compteur 168 est relié à l'entrée d'établisse
ment S du générateur 167 et il varie par établissement de l'adresse
de lecture de sortie en fonction du nombre contenu dans le comp
teur 168 après apparition de l'impulsion de synchronisation
horizontale du signal.
Les mots successifs à 24 bits sont écrits aux adresses succes
sives de la mémoire 164. La capacité de celle-ci peut être réglée le
cas échéant. La mémoire 164 a une capacité de 256 mots lors
qu'elle assure une correction d'au moins un intervalle de ligne
horizontale, c'est-à-dire d'environ 63,5 ps. Chaque mot représente
une période de l'impulsion de synchronisation c'est-à-dire 0,28 ,us
environ. En conséquence, une capacité de 256 mots donne plus de
63,5 us de mémoire.
Le générateur 167 est établi par rapport au
générateur 166 de manière que, lorsque les impulsions de synchro
nisation horizontale du signal et de la référence sont en phase, des
adresses identiques créées par les deux générateurs soient séparées
dans le temps d'une valeur équivalente à celle qui est nécessaire pour le fonctionnement cyclique de la moitié environ de la capacité de la mémoire, la création de l'adresse d'écriture étant en avance par rapport à celle de l'adresse de lecture.
Pour une capacité de correction d'un intervalle de ligne horizontale, la séparation est d'environ 32 11st
La construction et le fonctionnement du circuit précité concernent un ensemble de corrections d'un signal d'information ayant une composante de synchronisation de base de temps qui est récurrente, sous forme d'une impulsion de synchronisation de variations alternatives d'amplitude, par exemple une impulsion de synchronisation de sous-porteuse. L'invention permet aussi la compensation des erreurs de base de temps de signaux d'information n'ayant pas de composante de base de temps ou en ayant sous une forme autre qu'un signal de base de temps à amplitude alternative.
Par exemple, un signal de télévision monochrome peut être corrigé selon l'invention par introduction d'un signal pilote ou artificiel de synchronisation comprenant des variations d'amplitude alternative du signal de télévision pendant un intervalle de suppression. En particulier, un tel signal de synchronisation peut être ajouté au palier arrière de chaque intervalle de
suppression accompagnant une ligne horizontale du signal de télévision monochrome, l'impulsion de synchronisation horizontale constituant la composante de base de temps par rapport à laquelle le signal pilote introduit présente une relation prédéterminée de phase.
La fig. 5 représente une variante du circuit de la fig. 1, destinée à la compensation d'un signal de télévision monochrome par introduction d'un signal artificiel comprenant un signal de synchronisation d'information de base de temps à amplitude alternative. L'introduction d'une telle impulsion de synchronisation est assurée par un générateur 171 à oscillateur d'appel ayant une entrée commandée par l'impulsion de synchronisation horizontale monochrome non corrigée, transmise par le séparateur 134 de synchronisation. Une ligne 173 de sortie du générateur 171 transmet une impulsion de synchronisation d'information de base de temps à amplitude alternative destinée à être introduite dans le signal de télévision monochrome à la connexion d'addition 174 par un fil 177 provenant d'une porte 176. La connexion 174 est celle d'un circuit classique d'addition de signaux.
Grâce à cette disposition, le signal artificiellement créé de synchronisation est introduit dans le signal de télévision monochrome avant application du signal entrant au convertisseur 111 de codage dans le cas considéré. Cette disposition fonctionne uniquement en l'absence d'une impulsion de synchronisation de sous-porteuse apparaissant dans le signal entrant. A cet effet, la sortie du détecteur 137 est reliée à la porte 176 et supprime la validation de cette dernière lorsqu'une impulsion de synchronisation de sous-porteuse en couleur est détectée dans le signal entrant.
Mis à part le fait que, dans le circuit de la fig. 5, le signal de synchronisation est créé et introduit artificiellement, ce circuit destiné au traitement de signaux de télévision monochrome, fonctionne pratiquement de la même manière que celui qu'on a décrit en référence à la fig. 1 pour le traitement des signaux de télévision en couleurs. Le générateur 171 est destiné à créer un signal de synchronisation ayant la même relation de phase et de fréquence que l'impulsion de synchronisation de sous-porteuse en couleur si bien que la sous-porteuse classique de référence de télévision en couleurs peut être utilisée comme signal de référence de base de temps dans le circuit monochrome de la fig. 5.
Ce phénomène est obtenu selon l'invention par mise en oeuvre du générateur 171 qui reçoit, à partir du séparateur 134,1'impulsion de synchronisation horizontale de chaque ligne de télévision monochrome lorsqu'elle apparait dans le signal entrant de télévision, et il met en oeuvre le flanc antérieur de l'impulsion de synchronisation horizontale pour la commande d'un circuit d'appel commandé en phase destiné à transmettre une fréquence d'oscillation égale à celle de l'impulsion classique de synchronisation de sous-porteuse qui est elle-même égale nominalement à la fréquence de la sous-porteuse de référence de couleur.
La phase du signal de sortie de synchronisation créé par le générateur 171 est commandée par le-signal de sortie d'une bascule 179 de division par 2 ayant une entrée commandée par le flanc antérieur de l'impulsion de synchronisation horizontale transmise par le séparateur 134. La bascule 179 a deux sorties 181 et 182 correspondant aux côtés opposés de la bascule 179, et transmet ainsi des signaux opposés de l8O#'. Le rôle de la bascule 179 de division par 2 est l'excitation de l'oscillateur 171 de manière qu'il assure un déphasage de 180 de chaque ligne de télévision et conforme ainsi le signal créé artificiellement de synchronisation aux alternances de phase normalisée existant entre l'impulsion de synchronisation de couleurs et la synchronisation dans un signal de télévision normalisée NTSC en couleurs.
Ainsi, la bascule 179 est commandée par chaque impulsion de synchronisation horizontale qui la fait changer d'état. Après la réception d'une première impulsion de synchronisation horizontale par le séparateur 134, la sortie 181 passe d'un état bas à un état élevé et la sortie 182 passe simultanément d'un état élevé à un état bas. L'impulsion suivante de synchronisation horizontale provoque une transition opposée. L'oscillateur 171 commandé en phase est destiné à répondre uniquement aux transitions des signaux de sortie 181 et 182 passant d'un état faible à un état élevé.
Lorsque chaque impulsion artificielle de synchronisation apparaît à la sortie 173 après l'impulsion de synchronisation horizontale, l'impulsion de sortie de 2 us transmise par le générateur 136 commande la porte 176 qui est établie ainsi. De plus, un commutateur 183 couleur-monochrome est réglé de manière que l'impulsion de générateur 136 commande la mémoire recyclable 123 à la place du détecteur 137.
The present invention relates to an apparatus for modifying, with respect to a reference time base signal defining a determined time base, the time base of an information signal having a time base component at frequency. nominal determined.
When processing time varying electrical signals, for example transforming, analyzing or correcting signals, the time base of the signal must often be changed, compensated or regenerated. For example, signal time base compensation is commonly used for correcting time base differences of signals having recurring time base synchronization components. Modifying a time base signal to allow correction of unwanted deviations is particularly important when the signal undergoes transformation between different domains, for example during recording and playback of signals on magnetic materials of recording or others.
During the recording and playback processes, the temporal function of the signal is transformed into a spatial function and then again into a temporal function. As the signal undergoes the transformations, it often experiences timing or time base errors. The dynamic or time varying nature of these time base errors prevents obtaining the necessary noise free and time stable signal restitution imposed in high resolution signal processing assemblies. For example, the creation of a stable signal over time is desirable in all television signal processing assemblies and the creation of extremely stable signals is absolutely essential in the assemblies used for the preparation of the television signals intended for use. issued on public networks.
Two techniques are used for correcting unwanted time-based errors in signals reproduced from recording material, an electromechanical technique and an electronic technique. Electromechanical techniques allow the correction of large errors on the basis of time, this correction being obtained by synchronizing the operation of the signal recording and restitution apparatus. Electronic techniques allow the correction of smaller residual errors which have not been corrected by the electromechanical devices, this correction being carried out by displacement in time of the signal after its restoration. The invention relates to the electronic technique for correcting errors on the basis of time.
Hitherto, circuits for modifying or altering the time base of an electronic signal have included adjustable delay devices placed in the signal path and intended to correct errors on the time base. In such circuits, the error is measured and the delay introduced into the signal path is adjusted so that it compensates and corrects the measured error on the basis of time. A particular type of circuit which is in great use comprises a variable delay line with voltage in which localized constant inductive elements and capacitive diodes varying with the voltage are interconnected in a delay line configuration. A voltage corresponding to the error measured on the time base is applied to the variable diodes and sets the delay required to correct the error on the time base.
U.S. Patent No. 3202769 discloses a circuit for modifying the time base of a voltage varying delay line signal.
In another circuit for modifying the time base of an electronic signal, a number of fixed delay lines or a single delay line having a series of taps spaced apart along its length, are arranged in combination with electronic switches. The errors on the basis of time are corrected by controlling the switches according to the measured error so that the necessary correcting delay is selectively introduced into the signal path. A circuit for modifying the time base of a fixed delay line signal is disclosed in U.S. Patent No. 3763317, and a delay line circuit with taps is disclosed in US Pat.
United States of America N0 3748368.
Recently, digital delay devices, for example, clocked memory registers, have been used in error correction circuits based on the time of analog signals. In digital circuits, the analog signal that is corrected is digitized and then corrected and restored. The correction is performed by entering or writing the digitized signal into an adjustable memory register, at a fixed frequency determined by the frequency of a reference clock signal. The memory register operates to correct errors on the time base by reading the signal from the register at a faster or slower set frequency depending on the error on the time base.
This constant writing frequency and variable reading frequency technique cannot compensate for large discontinuous or partial variations in the time base of the signal. In magnetic tape recording devices, such discontinuous variations are commonly due to operating anomalies and especially when switching between the heads of the magnetic transducers.
In sets for modifying the time base of a signal, in particular intended to eliminate errors on the time base and to give a very high stability of this time base, it has commonly been cascaded coarse correction devices and fine correction devices. Voltage varying delay line circuits were used for the desired fine correction, while switched delay line circuits were used for the coarser time base corrections.
Since all delay line circuits are analog devices, they can exhibit drift and have other characteristic drawbacks. Discontinuous variations in the time base which appear as a result of malfunctions in the operation of magnetic tape recording apparatuses often cause costly errors or interruptions in the performance of signal processing operations due to the impossibility of correction devices of this type to respond to discontinuous variations. In addition, when the range of errors to be corrected must be very wide, large and complex correction circuits are necessary.
In order to remedy these drawbacks, the apparatus for modifying the time base of an information signal according to the invention is characterized in that it comprises a first storage device intended to receive and store each of the intervals. of the information signal for a time corresponding to a fraction of a period of the nominal frequency, and a second storage device 164 intended to receive the stored information signal of each successive interval and to store it subsequently for a time corresponding to an integer number of periods of the nominal frequency.
Other aspects of the invention will emerge more clearly from the description which will follow, given with reference to the appended drawings in which:
fig. 1 is a block diagram of a digital time base compensation circuit for processing a color television signal;
fig. 2 is a detailed block diagram showing the recyclable digital memory of the compensation circuit of FIG.
I;
figs. 3A and 3B are timing diagrams showing the compensation of the time base of a signal, with elimination of time base errors, in the case of color television signals;
fig. 4 is a block diagram of circuits allowing the correction by the compensation circuit of FIG. 1, errors greater than one cycle of the signal subcarrier sync pulse, and
fig. 5 is a block diagram of circuits allowing the operation of the time base compensation circuits according to the embodiments of FIGS. I and 4 when the signal introduced is a monochrome television signal.
The signal time base compensation circuit 110, shown in FIG. 1, is intended to eliminate errors on the basis of time, present in a color television information signal reproduced by a video recording device (not shown), for example a magnetic disc device.
However, it should be noted that this can also be other signal time base compensations, for example the correction of time base errors present in other information signals varying over time, elimination of differences in the time bases of signals and the intentional modification of the time base of signals. As shown in fig. 1, the uncorrected color television signal reproduced by the recorder arrives at the input of a coding analog-to-digital converter 111 which outputs to its output 112 a modulated pulse-coded representation of the television signal. This representation signal is further processed so that it is ultimately transmitted without error to a decoding digital-to-analog converter 113 which outputs the television signal 114 in analog form.
Since the synchronization components incorporated in the television signal transmitted by the converter 113 are usually distorted and contain unwanted transient signals given the passage through the compensation circuit 110, the television signal is coupled to an output processing circuit 116 of the signal. type commonly used in video recording devices. Such processing devices 116 are intended to remove the timing components from the incoming television signal and introduce new timing components of suitable pattern and timing into the signal so that the output 117 transmits the desired composite television signal.
In compensation circuit 110, converter 111 transmits a multi-bit word representation of the incoming signal to output 112 each time converter 111 is controlled by the clock signal which reaches it through line 118 as shown. . Converter 111 is controlled to sample the instantaneous analog magnitude of the incoming television signal so that a series of binary words are created at output 112, each word comprising a number of bits which together represent a particular amplitude in binary format. In general, this analog-to-digital conversion operation can be viewed as pulse code modulation of the incoming signal. The reverse of this operation is performed by the decoding digital-to-analog converter 113.
This receives the coded binary words at the input connected to line 119 and, following a series of reference clock signals received by lines 121 and 122, it transmits a restored or decoded analog signal of television to an output processing circuit 116 which transmits the corrected television signal to the output 117. According to the invention, the time base error compensation is performed by deriving a clock signal from a component. time base incorporated in the television signal such that the timing of the derived clock signal is compatible with the time base component.
The derived clock signal is used for controlling the converter 111 which samples the uncorrected television signal and performs the encoding of this signal into binary digital representations in the form of words. After encoding, the digitized television signal is placed in a buffer circuit and it is decoded by converter 113 under the control of a clock signal, at a time compatible with a reference time base signal, for example a time base signal. color reference subcarrier. Following these buffering and decoding operations, the decoded television signal is phased with the color reference subcarrier.
In the case of a color television signal, precise time base corrections can be made by deriving the clock signal relating to the information signal from a time base component of the pulse (bursts) subcarrier synchronization, placed at the rear bearing of each horizontal line blanking interval. The derivation is performed by coupling to the input of a recyclable digital memory 123 representations of the binary words of one or more cycles of the signal subcarrier synchronization pulse, available at the output 112 of the converter 111. The memory 123 is a digital memory capable of holding several binary words corresponding to the amplitude level of the subcarrier synchronization pulse at the times of the samples.
The retention of the binary words available during the sampling of the signal subcarrier sync pulse allows the retention of sufficient information in memory 123 for the repeated regeneration of a full cycle of the sub sync pulse. carrier so that a continuous signal identical to the subcarrier synchronization pulse of the uncorrected television signal continues beyond the end of the duration of the signal subcarrier synchronization pulse. The derived clock signal is obtained by further processing of the continuously regenerated subcarrier sync pulse signal and is used for digitizing the remainder of the horizontal line of the television signal from which it is derived. is regenerated.
The converter 111 is first controlled during the sampling of the subcarrier sync pulse of the television signal and the retention of the resulting samples by a clock signal at a time compatible with the reference clock signal. so that the DC signal and hence the derived clock signal regenerated from the subcarrier sync pulse samples held in recyclable memory 123 remain in phase with the subcarrier sync pulse, hence the uncorrected television signal. Thus, converter 111 must be controlled by two clock signals, arriving via line 118.
The initial clock control is performed in sample and store mode, preferably for a period corresponding to several cycles of the time base component of the subcarrier sync pulse. During this initial mode, the clock pulse CL of converter 111 receives via line 118 a clock signal phase locked to the reference clock signal. Converter 111 is driven by the second derivative clock signal received by line 118 in the next recycle mode, which continues for the remainder of the horizontal line interval after the initial trigger.
A switching assembly bearing the general reference 124 is incorporated into the circuit so that it controls these two modes of operation and it comprises a switching device 126 placed in a first state or of sampling and storage in which it connects. clock output line 118 to line 122, from a reference clock source 128 X3. Switching device 126 can be driven into a second or recycle state in which line 118 transmits the derived clock signal transmitted by digital memory circuit 129 through line 127. In recycle mode, device 126 connects the clock. Clock input CL of converter 111 to a signal clock 131 X3 transmitting a clock signal for memory circuit 129.
The clock 131 is controlled by means of a band-pass filter 132 by a signal coming from a digital-to-analog converter 133. The latter transforms or restores the representations of binary words of the sub-synchronization pulse. carrier recycled in the recyclable memory 123 in analog form. Thus, the signal available at the output of converter 133 appears to be an unfiltered continuous replica of the timebase input component of the signal which, in the preferred embodiment, is a sinusoidal subcarrier sync pulse. a color television signal.
The band-pass filter 132 is adjusted so that its center frequency is equal to that of the synchronization pulse of the signal which undergoes the correction, this frequency being equal to 3.58 MHz in the case of a television signal in colors according to NTSC standard. It can be seen that, when it is placed between the output of the converter 133 and an input of the clock 131, the filter 132 advantageously restores the frequency of the sub-carrier synchronization pulse, after the various transformation manipulations and digital memorization.
When a number of cycles of the sync pulse is sampled and held in memory 123 for regeneration of the derivative clock signal, filter 132 averages the noise that may be contained in the recycled pulse synchronization, on the number of cycles retained, so that the accuracy of the timing of the derived clock signal is improved.
As previously described, the device 126 of the switching assembly 124 is normally in its second or recycling state and connects the clock 131 to the clock input of the converter 111 so that it rates the coding of the non-signal. Corrected television with the recycled samples of the sync pulse taken from the signal. The control of the device 126 to its first sampling and storage state is carried out by a circuit incorporated in the assembly 124 and intended to detect the appearance of the time base component of the subcarrier synchronization pulse. in the television signal, controlling device 126 accordingly.
In particular, a synchronization separator 134 detects at the input of the compensation circuit 110 the appearance of each horizontal synchronization pulse H appearing during the suppression interval of each horizontal line of the television signal. The output signal of the separator is connected to the input of a generator 136 of switching control pulses.
After detecting the leading edge of the horizontal sync pulse, separator 134 transmits a command to generator 136. After approximately 6 ps, generator 136 transmits a pulse which lasts approximately 2.0 ps and which controls device 126 which passes. in its first state of sampling and storage. Thus, after appearance of a horizontal synchronization pulse at the input of converter 111, separator 134 and generator 136 cause the device 126 to apply the coding reference clock signal X3 to the input of clock of converter 111 which accordingly ensures counting for a selected number of cycles of the subcarrier sync pulse.
The timing of the operations of separator 134 and generator 136, as previously described, is performed for NTSC television signals, so that device 126 is driven into its sample and store state in the middle interval of the. subcarrier sync pulse interval. It is
desirable that the sampling and memorization of repre
digital sensations of the synchronization pulse are
performed in the middle of the interval of the synchronization pulse, because this interval corresponds to the most precise representation and
the most reliable of the frequency of the synchronization pulse
sub-carrier.
In addition, the derivation of the clock signal connected to the
signal information is less prone to errors which can be
introduced by small variations in pulse locations
synchronization on the rear bearing of the interval
horizontal suppression.
A subcarrier synchronization pulse detector 137 is connected to the input of the compensation circuit 110.
so that it prepares the recyclable memory 123 for the
conservation of 5 cycles of digital representations of the im
sub-carrier synchronization pulse. After appearance of
this synchronization pulse in the incoming signal of
television, the detector 137 transmits an order in the line 138, up to the write validation input WE of the recyclable memory. This order causes the writing in the memory 123 of the binary words appearing at the output 112 of the converter 111.
The actual write or store is performed with each reference clock pulse determined by a clock input signal to memory 123 from reference clock X3 128. Subsequent operation of memory 123 appears clearly with reference to FIGS. 1 and 2.
As shown in fig. 2, memory 123 comprises a direct access memory 139 having conventional write and address control inputs, as indicated by the symbols W and A respectively. A binary word input is connected so that it receives the binary word from the output 112 of converter 111. A binary word output transmits the recycled digital signals to line 140. An address generator 141 is controlled by a source. of reference clock signals X3, connected by line 122, and transmits via connection 142 address signals allowing write and read access to memory 139 as a function of the address signal created. The memory 123 contains a write clock generator 143 controlled by the command received by the line 138 from the detector 137.
The command sets up the generator 143 so that it transmits through line 144 the write enable signals intended for the write enable input W of memory 139 each time a reference clock signal X3 is received by line 122. As long as write enable signals are received by direct access memory 139, the binary words transmitted by converter 111 are written and held in memory 139.
The memory 123 also contains a counter 145 controlled by the order received at its restoration input R, connected to the line 138 coming from the detector 137. The order resets the counter 145 to zero so that it counts the addresses arriving from the generator 141.
The counter 145 is also reset to zero by an order created internally as described below. Each time the counter 145 is reset to zero, it transmits a reset or reset command via line 146. The first reset command transmitted after the order arriving via line 138, from detector 137, is intended to interrupt the validation of the previously validated write clock generator 143, by reestablishing the latter until the next order transmitted by the detector 137. In this way, the memory 139 cannot receive any data. other binary word representations of the television signal after receiving fifteen samples of the subcarrier sync pulse. The counter 145 also ensures the recycling of the address generator 141.
Each time the generator 141 transmits an address signal, the enabled counter 145 is controlled by a reference clock signal X3 coming from line 122 with a view to examining, by line 147, the transmitted address. by generator 141 and arriving at data input D. When counter 145 detects the transmission of the last of the fifteen address signals transmitted by generator 141, it issues a reset command to the generator via line 146. The counter also implements this reset command internally for resetting it and for re-examining the address signals transmitted by generator 141.
In this way, the latter operates constantly in a cyclic fashion, for the fifteen addresses identifying the locations of the memory 139 which contain the fifteen binary words representing the five sampled cycles of the synchronization pulse. The operation of the recyclable memory 129 will now be described with an actual work sequence of the compensation circuit 110.
When selecting the sampling frequency of the incoming information signal, the clock or sampling frequency should be at least twice the maximum frequency of the signal that the device should transmit without significant degradation. In addition, the clock frequency and the capacity of the memory 139 should be chosen such that the number of digital samples stored in the memory 139 is equivalent to an integer number of complete cycles of the time base component of the signal. , that is, equal to the product of the number of samples per cycle or period of the timebase component and an integer number of cycles.
When the clock rate and memory capacity are so chosen, memory 139 carries an integer number of full cycle digital representations of the timing component of the signal which, when recycled, causes a signal to be created. continuous clock in recycling mode. In the case of a color television signal, the two criteria of memory capacity and sampling frequency are advantageously satisfied by selecting an encoding clock signal so that its frequency is equal to 3 times that of the sub-carrier synchronization pulse, and by storing fifteen samples of this synchronization pulse.
Thus, in the considered embodiment, the clock 131 comprises a frequency multiplier which multiplies by 3 the constantly regenerated synchronization pulse signal, created by the memory 123, the converter 133 and the filter 132. It should be noted that the frequency of the encoding clock signal used in sample and store mode should nominally be equal to the set encoding rate, although the phase may differ from that of the derived clock signal based on the error of time base of the signal being compensated. In the embodiment of FIG. 1, the reference time base signal is the available reference subcarrier, for example from the reference source of the studio allowing the synchronization of all the equipment of the studio with a view to broadcasting.
This reference subcarrier is transmitted to a reference signal processing circuit 148 which is a conventional element providing compensation for the fixed delays existing in cables and the like, and creating the necessary phase modification of the reference signal in the case of assemblies. European in color, for example PAL (phase alternating line). The output of processing circuit 148 transmits the reference time base signal against which circuit 110 compensates for the incoming television circuit. Given the necessity of using a reference clock signal X3, the frequency of the reference time base signal is multiplied by 3, by a multiplier circuit incorporated in the reference clock generator or source 128 X3 .
Since a reference clock signal X1 is imposed by the most advantageous embodiment of the circuit 110, a reference clock generator 149 is set up to receive the reference time base signal from the circuit. 148 and that it transmits in line 121 the necessary reference clock signal X1.
Based on the selection of the encoding and decoding clock frequencies described above, converter 111 creates a separate binary word at each of the three clock times occurring in the period equal to one cycle of the synchronization pulse. In this case, the converter 111 is intended to transmit an 8-bit word at each clock moment, these 8 bits giving a capacity of amplitude levels from 0 to 256 for the digital representation of the incoming television signal. Accordingly, the recyclable digital memory 123 has a capacity of fifteen words, each word still having 8 bits. Since there are three sample points for each cycle of the sync pulse, memory 139 maintains five full cycles of the sync pulse in digital form.
In operation, when generator 136 transmits the 2 gus pulse after detection of the horizontal sync pulse, memory 139 is controlled by write clock generator 143 (after the occurrence of the synchronization) and writes or keeps the binary words appearing at the output 112 of the converter 111 at the instant of each reference clock signal X3 received by the line 122. As shown in FIG. 2, this operation allows in particular the access of the generator 141 to a new word memory in the memory 139, following each of the reference clock pulses X3, each new word memory reached receiving the instantaneous bit conditions of the word present at exit 112.
The 2 µs pulse transmitted by generator 136 temporarily sets the switch 126 to the sample and store state, so that the reference clock signal X3 is transmitted to converter 111 which is thus controlled.
The storage operation is interrupted, after the conservation of the five cycles of the digitized synchronization pulse, by the counter 145 which detects by line 147 the fifteenth address created by the generator 141 after the transmission of the 2 ps pulse. , and it transmits the reset command to generator 143. This command removes the enable from the write clock generator and thus removes write enable signals from the memory 139.
After interrupting the sampling and storage mode, the generator 141 continues to have access to the memory 139 under the control of the reference clock signal X3 arriving via line 122, with repetition of the sequence of the fifteen memory locations. words reached during the write operation.
In this way, the word kept at 8 bits is read successively by the output line 140 and transmitted to the converter 133. The memory 139 is permanently placed in active read mode so that the words stored are read continuously by the converter. line 140. The read function is implemented during the storage of new digital information received from the converter 111, after operation of a bypass switch 151. This has two inputs and one output. One input is connected by a line 153 to the output of memory 139 and the other, by a branch line 154, to line 112, to the input of memory 123.
When set to transmit write enable signals during sample and store mode, generator 143 prepares switch 151 to connect lines 112 and 140 and thus transmits directly at the output the binary words stored in the memory 139. At the end of the sampling and storage mode, the generator 143 ceases to be validated so that the switch 151 is placed in the position in which it connects the line. 153 output from memory 139 to line 140. Switch 151 remains in this state during the entire recycling mode, and validates the stored words of the synchronization pulse which are transmitted to converter 133 so that the latter derives the clock signal linked to the information signal.
The arrangement of the switch 151 allows the circuitry of the clock signal X3 to be prepared for the creation of the derived clock signal X3.
In recycling mode, generator 141 and counter 145 together cause the repeated creation of the same address sequence. As a result, the words held in memory 139 are read repeatedly, in this sequence, for the remainder of the duration of the horizontal line interval, after the subcarrier sync pulse.
Figs. 3A and 3B show how the derived clock signal is created so that it is in phase with the time base component of the information signal from which it is derived. Fig. 3A represents the condition which exists when the incoming television signal does not include an error. During the sample and store interval, the reference clock X3 controls the sampling of the signal sync pulse in converter 111 and the storage of the sample values in memory 123. As the incoming signal does not contains no error, the first sample of each cycle of the synchronization pulse appears at the start of the cycle of that pulse.
After recycling the fifteen words stored in the memory 123, the output signal of the filter 132 is in phase with the synchronization pulse contained in the incoming television signal. In fig. 3A and 3B, the arrows placed at the top designate the reference clock X3 and the arrows placed at the bottom the signal clock X3. The first waveform, from the top, represents the signal's sub-carrier sync pulse, the crosses in the second waveform represent the sampled values, the third waveform represents the recycled pulse sync, and the last waveform represents the recycled sync pulse X3.
When a time base error exists in the incoming television signal as shown in fig. 3B, the values of the sample, represented by the words taken from the converter 111, are different. This difference is due to the difference in the time bases of the reference signal and of the incoming television signal, and therefore of the different sampling points during the cycle of the synchronization pulse. After recycling the fifteen words stored in the memory 123, the regenerated synchronization pulse signal transmitted by the filter 132 is in phase with the synchronization signal contained in the incoming signal. As a result, the clock signal taken from the output of the filter is always in phase with the time base component contained in the television signal regardless of any time base changes or errors that may appear.
Although the circuit described comprises a direct access memory, in the address generator and a counter constituting the recyclable memory 123, it should be noted that other digital memory circuits are suitable. For example, a recyclable shift register can fulfill the role of memory 123, as specialists will note.
A buffer circuit 156 simplifies the elimination of errors during the re-synchronization of the digital representations of the television signal transmitted by the converter 111 in recycling mode, and it includes a converter 157 with one serial word and three parallel words, at the input. , and a complementary converter 158 with three parallel words and one serial word, placed at the output.
The converters 157 and 158 are shown in FIG. 4. The succession of individual words created at output 112 passes into converter 157. The latter receives each of the words in the series at a clock frequency equal to 3 times that of the recycled synchronization pulse, by application of the Clock pulses from clock source X3 available through line 118 at clock input CL of this converter, as indicated. The converter 157 is made so that it keeps three of the words created at output 112, in serial mode, and it is of a type in which each new word added to the converter drives out the last word and always leaves the converter filled with three full words.
The serially loaded information is transferred in parallel to converter 158 by a clock isolation circuit 163 (Fig. 4) incorporated in buffer circuit 156. During each line interval of the input television signal, the The timing of transfer to the isolation circuit 163 is determined by the clock pulses created by the 1X signal clock 159 (Fig. 1). This clock is connected to the output of filter 132 so that it creates a clock pulse at the frequency of the recycled sync pulse which is the frequency of the sync pulse appearing at the start of the row interval. .
In particular, the clock 159 can be achieved by limiting the output signal of the filter and using a leading edge going towards the positive values of the rectangular waveform thus created, forming the clock pulses. Each leading edge facing the positive values of the regenerated sync limited pulse identifies the start of a cycle of the sync pulse. The clock 159 is connected to the buffer circuit 156 by a line 161. In this way, the isolation or separator circuit 163 receives, after application of each clock pulse, the content of the whole of the converter 157 which, as described, receives previously, always contains three full words created by converter 111 at output 112.
In addition, the three words received in parallel format by circuit 163 correspond to the three words created during one cycle of the regenerated subcarrier sync pulse.
The output signal of converter 157 is a 24-bit word transmitted to the input of circuit 163. The latter can simultaneously read and write 24-bit words. Since circuit 163 can read and write simultaneously, clock operations can be performed at the input and at the output with reference to different non-coherent clock signals, so that the circuit can be a time buffer circuit. and can transmit resynchronization signals. The clock signals created by the clock 159 are transmitted via line 161 to the write address WA and write enable WE inputs of circuit 163 when writing or storing the output signal of the converter 157. This clock signal is in phase with the synchronization pulse of the uncorrected television signal.
The 24-bit memorized words associated with each cycle of the time base component are read or transmitted by circuit 163 under the control of the IX reference clock signals transmitted by generator 149 and arriving at an address input RA reading from circuit 163 via line 121.
The output signal phase of circuit 163 is synchronized again and is synchronized to the phase of the color reference subcarrier by controlling circuit 163 using the two clock signals.
The converter 158 is a complementary element of the converter 157 because it ensures a transfer at parallel input and serial output of the information contained in the digital words received from the converter 157 by means of the separator or isolation circuit 163. The converter 158 thus transforms the digital information back into a one-word serial format but in this case the serial words are transmitted out of converter 158 at a clock time determined by reference clock IX, signals reaching converter 158 through line 121, as shown in fig. 4. These serial words are transmitted through line 119 to the input of converter 113 and are then decoded under the control of the 3X reference clock, transmitting the signals through line 122.
The converter 113 reconstitutes the desired analog signal at the output 114, in synchronism with the phase of the reference subcarrier.
As described above, the digital compensation circuit ensures the synchronization of an incoming information signal with a standard reference or time base signal. it should be noted that the time correction range is, in the considered embodiment, a period corresponding to a complete cycle of the time base component.
More precisely, in the case of a color television signal, the correction range corresponds to one cycle of the frequency of the subcarrier synchronization pulse, the duration of which is equal to 1 / 3.58 MHz, i.e. approximately 0.28 us When the phase error of the incoming video signal may exceed this range, for example when outputting television signals from magnetic tape recorders, the signal transmitted to the output 114 is shifted, so that the phase of the component of the subcarrier sync pulse is synchronized to the color reference subcarrier. However, the horizontal sync of the television signal is not properly in phase with the reference horizontal sync signal.
In certain applications, for example when using a disc recording apparatus, the range of corrections corresponding to a complete cycle of the synchronization pulse or 0.28 µs in the embodiment considered is suitable without additional circuit for error compensation on the basis of time.
When errors over the time base larger than the above range may occur, a direct access memory 164 is placed between circuit 163 and converter 158 as shown in FIG. 4. The memory 164 corrects the time base of the signal by elementary quantities equal to integer multiples of the period corresponding to one cycle of the synchronization pulse. This is done by writing the 24-bit word to addresses, in memory 164, which are determined by a write address generator 166. The memory 164 is validated, by its validation input WE, so that it writes the 24-bit word, and the generator 166 is controlled by the reference clock signal 1 X of line 121.
The content of memory 164 is read as a function of the address transmitted by a read address generator 167. The read address transmitted by generator 167 is determined by the relative time of occurrence of the signal and reference horizontal sync signals. The relative time of onset is determined
by a counter which constitutes a comparator 168 of synchronization
horizontal station. Counter 168 is controlled so
that it counts from the horizontal synchronization signal of
reference and it is stopped by the appearance of the syn pulse
horizontal chronization of the signal. Counter 168 counts at the
frequency of the subcarrier sync pulse.
The
output signal of counter 168 is connected to the facility input
ment S of generator 167 and it varies by setting the address
output reading according to the number contained in the comp
tor 168 after appearance of the synchronization pulse
horizontal signal.
Successive 24-bit words are written to successive addresses.
sives of memory 164. The capacity of the memory can be adjusted
optionally. Memory 164 has a capacity of 256 words when
that it provides a correction of at least one row interval
horizontal, i.e. approximately 63.5 ps. Each word represents
a period of the synchronization pulse i.e. 0.28, us
about. Consequently, a capacity of 256 words gives more than
63.5 us of memory.
Generator 167 is established with respect to
generator 166 so that when the sync pulses
horizontalization of the signal and the reference are in phase,
identical addresses created by the two generators are separate
in time of a value equivalent to that which is necessary for the cyclic operation of approximately half of the memory capacity, the creation of the write address being ahead of that of the read address .
For a correction capability of one horizontal line gap, the separation is approximately 32 11st
The construction and operation of the aforementioned circuit relate to a set of corrections of an information signal having a time base synchronization component which is recurrent, in the form of a synchronization pulse of alternating amplitude variations, for example a subcarrier sync pulse. The invention also allows the compensation of the time base errors of information signals having no time base component or having in a form other than an AC amplitude time base signal.
For example, a monochrome television signal can be corrected according to the invention by introducing a pilot or artificial synchronization signal comprising variations in the alternating amplitude of the television signal during a blanking interval. In particular, such a synchronization signal can be added to the rear bearing of each interval of
suppression accompanying a horizontal line of the monochrome television signal, the horizontal sync pulse constituting the time base component with respect to which the introduced pilot signal exhibits a predetermined phase relationship.
Fig. 5 shows a variant of the circuit of FIG. 1, intended for the compensation of a monochrome television signal by introducing an artificial signal comprising an AC-amplitude time base information synchronization signal. The introduction of such a synchronization pulse is provided by a calling oscillator generator 171 having an input controlled by the uncorrected monochrome horizontal synchronization pulse, transmitted by the synchronization separator 134. An output line 173 of generator 171 transmits an AC-amplitude time base information synchronization pulse for input into the monochrome television signal at the add connection 174 through a wire 177 from a gate 176 Connection 174 is that of a conventional signal addition circuit.
Thanks to this arrangement, the artificially created synchronization signal is introduced into the monochrome television signal before application of the incoming signal to the coding converter 111 in the case considered. This arrangement works only in the absence of a subcarrier sync pulse appearing in the incoming signal. For this purpose, the output of the detector 137 is connected to the gate 176 and suppresses the validation of the latter when a color subcarrier synchronization pulse is detected in the incoming signal.
Apart from the fact that, in the circuit of fig. 5, the synchronization signal is created and introduced artificially, this circuit intended for the processing of monochrome television signals, operates in practically the same way as that which has been described with reference to FIG. 1 for processing color television signals. The generator 171 is intended to create a sync signal having the same phase and frequency relationship as the color subcarrier sync pulse so that the conventional color television reference subcarrier can be used as the color subcarrier. time base reference signal in the monochrome circuit of FIG. 5.
This phenomenon is obtained according to the invention by using the generator 171 which receives, from the separator 134, the horizontal synchronization pulse of each monochrome television line when it appears in the incoming television signal, and it puts use the leading edge of the horizontal synchronization pulse for controlling a phase-controlled calling circuit intended to transmit an oscillation frequency equal to that of the conventional sub-carrier synchronization pulse which is itself - even nominally equal to the frequency of the color reference subcarrier.
The phase of the sync output signal created by generator 171 is controlled by the output signal of a divide-by-2 flip-flop 179 having an input controlled by the leading edge of the horizontal sync pulse transmitted by separator 134 Flip-flop 179 has two outputs 181 and 182 corresponding to opposite sides of flip-flop 179, and thus transmits opposite 180 # 'signals. The role of the divide by 2 flip-flop 179 is the excitation of the oscillator 171 so that it ensures a phase shift of 180 of each television line and thus conforms the artificially created signal of synchronization to the normalized half-waves existing between color sync pulse and sync in an NTSC standard color television signal.
Thus, the flip-flop 179 is controlled by each horizontal synchronization pulse which causes it to change state. After a first horizontal sync pulse is received by the separator 134, the output 181 goes from a low state to a high state and the output 182 simultaneously goes from a high state to a low state. The next horizontal sync pulse causes an opposite transition. The phase-controlled oscillator 171 is intended to respond only to transitions of the output signals 181 and 182 going from a low state to a high state.
When each artificial sync pulse occurs at output 173 after the horizontal sync pulse, the 2 µs output pulse from generator 136 drives gate 176 which is so set. Additionally, a color-to-monochrome switch 183 is set so that the generator pulse 136 controls the recyclable memory 123 instead of the detector 137.