CA1023812A - Dispositif de recherche automatique des elements caracteristiques d'une trame binaire a multiplexage de temps - Google Patents
Dispositif de recherche automatique des elements caracteristiques d'une trame binaire a multiplexage de tempsInfo
- Publication number
- CA1023812A CA1023812A CA191,126A CA191126A CA1023812A CA 1023812 A CA1023812 A CA 1023812A CA 191126 A CA191126 A CA 191126A CA 1023812 A CA1023812 A CA 1023812A
- Authority
- CA
- Canada
- Prior art keywords
- clock
- output
- divider
- gate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
PRECIS DE LA DIVULGATION:
Dispositif de recherche automatique des éléments caractéristiques d'une trame à multiplexage de temps comprenant un nombre total de bits N inconnu et au moins un mot répétitif, recevant la trame sous forme d'une suite de signaux binaires d'in-formation et un signal de rythme fourni par une horloge cadencant l'écoulement des signaux binaires. Le dispositif comporte un en-semble de comparaison d'un tronçon de s bits survenant dans la trame avec un tronçon de même longueur survenu n temps d'horloge auparavant, et comportant un organe de retard d'une durée ajustable de n temps d'horloge. Un circuit reçoit le signal binaire direct et le même signal retardé de n temps d'horloge.
Un registre à décalage d'une longueur s est cadence par l'horloge, ce registre est relié à la sortie du circuit
Dispositif de recherche automatique des éléments caractéristiques d'une trame à multiplexage de temps comprenant un nombre total de bits N inconnu et au moins un mot répétitif, recevant la trame sous forme d'une suite de signaux binaires d'in-formation et un signal de rythme fourni par une horloge cadencant l'écoulement des signaux binaires. Le dispositif comporte un en-semble de comparaison d'un tronçon de s bits survenant dans la trame avec un tronçon de même longueur survenu n temps d'horloge auparavant, et comportant un organe de retard d'une durée ajustable de n temps d'horloge. Un circuit reçoit le signal binaire direct et le même signal retardé de n temps d'horloge.
Un registre à décalage d'une longueur s est cadence par l'horloge, ce registre est relié à la sortie du circuit
Description
l~'h381Z
L'invention est ~u d~maine ~es systèmes de transmission à voies multiples dans lesquels chaque voie est transmise 50US forme d'échantillons prélevés à des instants occupant une place ~ixe dans une tranche de temps, ou trame, pouvant comprendre un nombre total de bits prédétsrminé N, qui se répète indéfiniment avec la même allocatian temporslle d'emplacements dss voies, par exemple trame MIC. Elle concerne un équipement de circuits logiques qui, à la réception d'une telle trame dont les paramètres scnt inc~nnus, recherche autematiquement~ sur la base d'une corrélation entre le signal incident et le même signal retardé, le nombre de bits N. et permet de déterminer par des manipulations simples et rapides, pouvant être rendues automatiques, un mot de synchronisatiQn qui existe en principe dans toute trame à multiplexage de temps. Un tel équipement a sa place ~ans une station de réception susceptible de procéder à la réception improvisée d'un signal oont la structure n'est pas connue d'avance.
Une transmission par trame MIC compcrte deux signaux : un signal d'information et un signal de rythme qui fournit. à la réception. l'horloge nécessairs au décodage de l'information.
Le procédé utilisé consiste à retarder le signal MIC d'un certain nombre n de temps d'horloge, et de ccmparer le signal direct au signal rstardé. Cette comparaison fournit la fonctiDn d'autocorrélation ~ ~n) du signal. S'il existe dans la trame de N bits un mot d'emplacement fixe se répétant identiquement à lui-mame tmot de synchronisation, ou ~ventuellement mot désignant une voie libre~, cette fonction d'autocorrélation prend la valeur 1 sur ce mot pour n = N. Pour des valeurs ds n croissant chaque fois d'une unité à partir d'une valeur initiale choisis arbitrairement, l'équipe-ment rechsrche de lui-msms si 0n obtient ~n~=1 pour un certain mot d'une longueur de s bits ~s fixé d'avance~. Si l'égalité ci-dessus est obtenue pour une certaine valeur de n, il y a une prnbalité élevée pour que n soit égal à N. L'exactitude de la relation n=N est confirmée par une répétition sur un certain nombrs de trames fixé d'avance.
~I~Z3~Z
a presente invention concerne donc un dispositif de recherche automatique des éléments caractéristiques d'une trame à
multiplexage de temps comprenant un nombre total de bits N incon-nu et au moins un mot repetitif, recevant la trame sous forme d'une suite de signaux binaires d'information et un signal de rythme fourni par une horloge cadencant l'écoulement des signaux binaires, comprenant des moyens qui comparent un tronçon de s bits survenant dans la trame avec un tronc,on de même longueur survenu n temps d'horloge auparavant, et comportant un organe de retard d'une duree ajustable de n temps d'horloge; un circuit OU EXCLUSIF
qui rec,oit le signal binaire direct et le même signal retarde de n temps d'horloge; un registre a decalage d'une longueur s, caden-cé par ladite horloge, le registre étant relié à la sortie dudit circuit OU EXCLUSIF et ayant s sorties parallèles qui attaquent une première porte ETo et un circuit d'évaluation statistique des signaux de comparaison qui est commandé par des signaux de sortie de ladite première porte ET, et qui fait changer cycliquement la-- dite durée ajustable jusqu'a la détection repetitive de coinci-;~ dence dans ladite porte ET.
Des formes preferés de réalisation de la présente inven-tion seront décrites ci-après avec référence aux dessins annexes, parmi lesquels:
La figure 1 est un schéma d'un organe de corrélation;
Les figures 2a et 2b sont des graphiques indiquant la loi de probabilité d'un premier signal;
Les figures 3a et 3b sont des graphiques indiquant la loi de probabilite d'un deuxième signal;
La figure 4 est un schéma de l'appareil complet;
La figure 5 est un ensemble de sept graphiques de si-gnaux logiques aidant à comprendre le fonctionnement;
Les figures 6a, 6b et 6c indiquent des aspects complemen-taires de la loi de probabilite dudit deuxième signal;
L'invention est ~u d~maine ~es systèmes de transmission à voies multiples dans lesquels chaque voie est transmise 50US forme d'échantillons prélevés à des instants occupant une place ~ixe dans une tranche de temps, ou trame, pouvant comprendre un nombre total de bits prédétsrminé N, qui se répète indéfiniment avec la même allocatian temporslle d'emplacements dss voies, par exemple trame MIC. Elle concerne un équipement de circuits logiques qui, à la réception d'une telle trame dont les paramètres scnt inc~nnus, recherche autematiquement~ sur la base d'une corrélation entre le signal incident et le même signal retardé, le nombre de bits N. et permet de déterminer par des manipulations simples et rapides, pouvant être rendues automatiques, un mot de synchronisatiQn qui existe en principe dans toute trame à multiplexage de temps. Un tel équipement a sa place ~ans une station de réception susceptible de procéder à la réception improvisée d'un signal oont la structure n'est pas connue d'avance.
Une transmission par trame MIC compcrte deux signaux : un signal d'information et un signal de rythme qui fournit. à la réception. l'horloge nécessairs au décodage de l'information.
Le procédé utilisé consiste à retarder le signal MIC d'un certain nombre n de temps d'horloge, et de ccmparer le signal direct au signal rstardé. Cette comparaison fournit la fonctiDn d'autocorrélation ~ ~n) du signal. S'il existe dans la trame de N bits un mot d'emplacement fixe se répétant identiquement à lui-mame tmot de synchronisation, ou ~ventuellement mot désignant une voie libre~, cette fonction d'autocorrélation prend la valeur 1 sur ce mot pour n = N. Pour des valeurs ds n croissant chaque fois d'une unité à partir d'une valeur initiale choisis arbitrairement, l'équipe-ment rechsrche de lui-msms si 0n obtient ~n~=1 pour un certain mot d'une longueur de s bits ~s fixé d'avance~. Si l'égalité ci-dessus est obtenue pour une certaine valeur de n, il y a une prnbalité élevée pour que n soit égal à N. L'exactitude de la relation n=N est confirmée par une répétition sur un certain nombrs de trames fixé d'avance.
~I~Z3~Z
a presente invention concerne donc un dispositif de recherche automatique des éléments caractéristiques d'une trame à
multiplexage de temps comprenant un nombre total de bits N incon-nu et au moins un mot repetitif, recevant la trame sous forme d'une suite de signaux binaires d'information et un signal de rythme fourni par une horloge cadencant l'écoulement des signaux binaires, comprenant des moyens qui comparent un tronçon de s bits survenant dans la trame avec un tronc,on de même longueur survenu n temps d'horloge auparavant, et comportant un organe de retard d'une duree ajustable de n temps d'horloge; un circuit OU EXCLUSIF
qui rec,oit le signal binaire direct et le même signal retarde de n temps d'horloge; un registre a decalage d'une longueur s, caden-cé par ladite horloge, le registre étant relié à la sortie dudit circuit OU EXCLUSIF et ayant s sorties parallèles qui attaquent une première porte ETo et un circuit d'évaluation statistique des signaux de comparaison qui est commandé par des signaux de sortie de ladite première porte ET, et qui fait changer cycliquement la-- dite durée ajustable jusqu'a la détection repetitive de coinci-;~ dence dans ladite porte ET.
Des formes preferés de réalisation de la présente inven-tion seront décrites ci-après avec référence aux dessins annexes, parmi lesquels:
La figure 1 est un schéma d'un organe de corrélation;
Les figures 2a et 2b sont des graphiques indiquant la loi de probabilité d'un premier signal;
Les figures 3a et 3b sont des graphiques indiquant la loi de probabilite d'un deuxième signal;
La figure 4 est un schéma de l'appareil complet;
La figure 5 est un ensemble de sept graphiques de si-gnaux logiques aidant à comprendre le fonctionnement;
Les figures 6a, 6b et 6c indiquent des aspects complemen-taires de la loi de probabilite dudit deuxième signal;
- 2 -'~B
la~3~
La ~igure 7 decrit une commande manuelle complémentaire:
: La figure 8 décrit un moyen de faire varier automatique-ment le nombre de temps d'horloge de retard n.
FIGURE 1 - Le signal MIC S arrive directement sur une premiere entree d'un circuit de comparaison 2, OU-EXCLUS-IF, et d'autre part, sur une deuxième entree du circuit 2 apres passage à travers un organe retardateur 1 d'une duree ~ egale a n temps d'une horloge H fournie par la reception ~ signal de rythme.
L'organe retardateur 1 est avantageusement constitué par un re-gistre à décalage a n bascules (n variable), dont la ligne d'avancerecoit le signal d'horloge 1~. La sortie A du circuit de comparai-son 2 est appliquee a l'entree d'un registre a décalage 3 de s bits (s fixe),~
l~Z381Z
cadencé par la mame horloge H. Le registre 3 a s sorties parallèles qui sont appliquées à une porte ET ~ s entrées, 4, dont le signal de sortie est ~ésigné par B. On décrira ci-dessous 1BS moyens utilisés pour faire varier la longueur n du registre à décalage 1.
- FIGURES Za et Zb - La figure 2a donne la loi de probabilité du signal A pour n ~ N.
Le signal MIC étant, approximativement équiprobable (Pt1~ = P tO~ =
OJ5)D p0ur n différent de N la probabilité d'avoir en A la valencs 1 ou la valence O est égale à 0,5: PA~1) = PA~O~ = OJ5 pour n ~ N.
Par contre, pour n = N, pOUI' un mot répétitif de longueur s, la probabilité PAt1) sst égale à 1 aux instants correspondant au passage de ce mot) et égale à 0,5 dans les autres cas, comme le montre la figure Zb.
FIGURES 3a et 3b - De ces résultats on déduit les lois de probabilité du signal B.
Pour n ~ N, la prnbabilité pour que chaque entrée de la porte ET 4 soit 1 ou O est égale à 2. La probabilité Pa~1~ est donc égale à 2 comme le montre la figure 3a.
Pour n = NJ la prnbabilité PBt1) est égale à 1 aux instants ; où
le mot de synchronisation, suppos~ de longueur s, est contenu tout sntier dans le registre 3. Elle décroit par puissances successivss de 2 aux instants j-1, j-2....j+1, j+2 .... La figure 3b montre la situation pour s = 3.
La recherche de la valeur de N est bas~e sur la dif~rence importante qui existe entre cas deux lols de probabllité Pa~1] pour n f N ou n = N.
FIGURE 4 - Le circuit complet de l'appareil comporte, en plus des organes 1. 2. 3, 4, ~figure 1) les organes suivants: 5 est un registre à décalage d'uns capacité de s bits, qui reçoit le signal S direct et est cadencé par le signal d'horloge H. 5b est une batterie de voyants pour la visualisatisn de l'état lDgique des bascules du registre 5, au moyen d'un organe de transfert 5a.
:
10'~81Z
Le signal ~ sortant de la porte à colncidence 4 ~st légèremsnt retardé, d'une fraction de temps d'horloge, par un circuit rie retard 6, dont le signal de sortie ~' inversé par un inverseur 7, soit B'. est appliqué à
une entrée d'une porte ET ~. Le signal sortant de 8, m, est appliqué à
travers un circuit OU 9 ~ une entrée d'une porte ET 10, dont une autre entrée reçoit le signal H.
Le signal de sortie de 10, h1, est appliqué à un diviseur à rang variable, réglé sur n, formé d'un décompteur 11 de capacité n et d'un décodeur d'état zéro, 12. Le décodeur 12 ~ournit, en réponse à l'état zéro du décompteur 11, uns impulsion calibrée, a, de largeur égale à l'intervalle ~ entre deux impulsions d'horloge, qui est appliquée à une deuxième entrée de la porte ET 8.
L'impulsion a est également appliquée à un compteur 15, de capacité nDn critique, par exemple, 8, auquel sDnt assDciés deux décodeurs :
Un premier décodeur d'état p1,16, signal de sortie b~
Un oeuxième décodeur d'état p2,17 signal sortie c, avec p2 > p1.
On pourra prendre à titre d'exemple p1 = 3, p2 = 6.
Le compteur 15 est remis à zéro par un signal h2, sortant d'une porte ET 14, qui reçoit d'une part le signal d'horloge H et d'autre part un signal m, extrait de m ~sortie de 8) par un inverseur 13.
Ce même signal h2 est appliqué 3 un dispositif formé d'un décompteur prépositionné à n, 18, et d'un décodeur d'état zéro, 19, qui ~ournit, au passage par zéro du décompteur 1~, une impulsion calibrée d.
La sortie de 16 timpulsion b) est connectée à uns entrée Z
tremise à zéro) d'une bascule bistable 20 de sorties Q1et Q1. A la sortie ~1 est reliée un voyant 21.
La bascule 20 a également une entrée de remise à 1, T, qui est excitée à la mise en route de la recherche par une connexion non représentée.
lOZ3~31Z
La sortie de 19 (impulsion d) est connectee à une entrée ~ d'une porte ET 22, dont une autre entree est connectée a la sortie ; Ql de la bascule 20.
Un compteur principal 23, qui re~oit la sortie de la porte ET 22, affiche une valeur numerique n, et positionne sur cette valeur n, par des liaisons parallèles indiquées par des traits, les décompteurs 11 et 18. A l'origine, le compteur 23 est positionné sur une valeur initiale no par des moyens connus, non representes.
Le signal B' sortant de 7 est appliqué encore à l'entree d'un registre à decalage de capacite q, 24, dont la ligne d'avance est cadencée par l'impulsion a (sortie de 12). Une porte ET 25 agit comme decodeur de l'etat q et re~oit q sorties parallèles du registre à decalage 24.
Une bascule bistable 26 de sortie Q2 a une entree de remise à zero, Z, connectee à la sortie de 25, et une entree de remise a 1, T, connectee a la sortie de 17 (impulsion c). La sor-tie Q2 de la bascule 26 est connectee d'une part a un voyant 27, d'autre part au circuit OU 9 (liaison e).
FIGURE 5 - La figure 5 contient sept graphiques, indi-quant dans un cas particulier pris à titre d'exemple, la forme des signaux H, B, B', a, m, hl et h2 respectivement.
L'apparition des quatre derniers sera expliquée en détail en se référant a la figure 4.
On fera ici les constatations suivantes:
1 Le signal d'horloge H se subdivise, dans des condi-tions qui seront décrites, en un train hl et un train h2, c'est-à-dire qu'on a hl ~ h2 ~
2 L'apparition d'un signal a = 1 (décompteur 11 à zéro) amène le signal m - zéro, et le maintient jusqu'a l'apparition d'un signal B' = 1.
FONCTIO~ENT - Le o~mpteur principal 23 impose au diviseur a rang variable la valeur n. Le passage par l'etat zero applique une valence - B
lOZ381Z
a = 1 sur la porte 8. Si à cet instant on a B' = O, ~' = 1, il y a un deuxième 1 sur o. donc m = O. Par conséquent la porte 10 est fermée, et les impulsions d'horloge h1 n'arrivsnt plus sur le décompte~r 11. Ce dernier conserve donc son état zérD ~a = 1. figure 5) tant que ~ reste à zéro. On dit que le stationnement du décompt~ur 11 sur l'état zéro par suppression d'une impulsion h1 constitue un décala~e.
En même temps. les impulsions h2 arrivent sur le décompteur 18 par la porte 14 ouverts ~m = 1~.
Si n ~ N, dans le cas général, le diviseur à rang variable SB
bloque à l'état zéro pendant un csrtain nombre aléatoire de temps d'horloge, soit ~ : en effet la probabilité de l'état B = 1 pour n ~ N est faible, ds l'ordre de 1/2s mais non nulle. Le décompteur 10 recevra sur son entrée horloge des trains de ~ 2...~ j impulsions h2, séparés par n temps d'horloge h1. Lorsque 18 affiche un zéro, n décalages ont été effectués par totalisation des trains ~ : c'est la preuve que n ~ N. Dans ce cas, une impulsion d venant ds 19, sst transmisE par 2Z tQ1 = 1~ au compteur ; principal 23, qui affiche n' = n + 1. D'où une nouvelle recherche de corrélation sur la base d'uns trame de ~n + 1) bits. L'augmsntation de n, unite par unité, se poursuit chaque fois qu'il appara~t une impulsion d.
Pour n ~ N, puisqu'il sxiste uns probabilité faible, de l'ordre de 1/2s. pour qu'il se présente un état a = 1, il faut éviter une fausse détection de N. Pour cela on s'impose de constater le passage d'un certain nombre p1 d'état a ~ 1 sépares exactement par n temps d'horloge.
On prendra par exemple p1 = 3.
Les impulsions ~ sont comptées par le compteur 15, sensible au front montant, et remis à zéro par chaque impulsion h2.
Ainsi au passage de la troisième impulsion ~ ,survenant ssans décalage, (p1 = 3) le décodeur 16 applique à la bascule bistable 20 U~8 impulsion b de remise à zéro; Q passe à zéro, et la porte 22 se ferme :
dorénavant, le paramètre n est considéré comme égal à N et ne peut plus l(~Z3~1'h changer. En même temps, le Voyant 21 s'allume, ce qui indique que N a été déterminé, n - N.
Cependant la situation B - 1 ne se produit pas néces-sairement en position j (voir figure 3b). La probabilite PB(l) est encore egale a 1/2 pour j~ 1, et a 1/4 pour j-2, j~ 2.
Pour décider que le calage en phase est correct, on attend le pas-sage de p2 trames (décodeur 17), avec p2 égal, par exemple a 6.
Quand cette condition est réalisée, la bascule bistable 26 est mise a 1, par une impulsion c arrivant sur sa borne T, donc Q2 applique un 1 par la ligne e sur le circuit OU 9: toutes les impulsions d'horloge H arrivent sur le diviseur a rang variable (11,12).
L'allumage du voyant 27 par Q2 = 1 confirme l'existence d'un mot répétitif dans la trame, ainsi que la valeur de N.
Il peut arriver qu'après un calage en phase correct fournissant B' = 1, la phase soit perdue.
Le registre ~ décalage 24 sert a tenir compte de cette éventualité. Si sur q trames consécutives, le signal B' se pré--~ sente avec la valence 0, il pénatre dans le registre 24, derrière -. l'inverseur 7, q valences 1: donc le décodeur 25 applique a la 2~ bascule 26 un ordre de remise a zéro sur la borne Z: les decalages sont de nouveaux rendus possibles, de façon a retrouve~ la phase ~- perdue.
Lorsque les voyants 21 et 27 sont allumés en permanence, c'est l'indice que la valeur de n est égale a N. Si le voyant 27 ne s'allume pas ou s'allume par intermittences, cela prouve que ~ la valeur de n est inexacte, et le cycle complet de recherche doit s-; être lancé a nouveau.
Le registre a décalage 5 supp].ementaire, de capaci~c s bits comme le registre 3, sert a mettre en mémoire le mot répéticif ' 30 au moment du passage par zéro du diviseur à rang variable (11,12).
Un circuit de transfert 5a, déclenché par l'impulsion a, visualise sur des voyants 5b la configuration de registre 5 au moment de ~ - 7 -lC~Z3~2 . .
1 ' impulsion . Cette conf iguration ne doit être interprétée que quand les voyants 21 et 27 sont allumes.
. . .
~,''~', - 7a -' ~
'.~
~(~Z3~
Le mot répétitif n'a pas, en général, une longueur de s bits, sa longueur k est inconnue, et la capacité s des registres 3 et 5 est fixe. Selon la valeur de s par rapport à k, la courbe de probabilité
du signal ~ change d'aspect.
FIGURES 6a, 6b, 6c - Ces courbes ont été tracées pour s = 4 à
titre d'exemple, dans le cas k > s tfigure 6a), k = s tfigure 6b~, k < s (figure 6c~.
LBS trois courbes ont pour largeur de palier, respectivement k-s+1. 1. s-k+1.
1 0 Pour k < s, la probabilité de détection de N est faible, comme ' 1B montre la courbe 6c.
Pour k > s, la probabilité de détection de N est égale à 1.
tcourbe 6a~.
Il est avantageux de prendre pour s une valeur telle que k soit supérieur ou égal à s dans la majorité des cas.
FIGURE 7 - Pour k > s, 18 registre 5 ne contient pas la totalité
du mot répétitif: 1BS voyants 5b ne fourniront que la constitution de la j partie ds ce mot formée par les s premiers bits. Si on veut connaitre la constitution du mot complet, par une commande manuelle on introduira ~ 20 des décalages forcés dans l'analyse du processus de corrélation en., :.., supprimant une impulsion sur le train h1 arrivant sur le diviseur à rang ~ variable ~11.12~. On répétera cetts opératlon jusqu'à ce que le voyant; 27 s'éteigne.
On utilisera à cet effet un complément d'appareillage qui est représenté dans la figure 7. où les références communes avec la figure 4 ont même signification que dans cette figure.
Cette introduction manuelle de décalages forcés par suppression d'impulsions du train h1 comporte deux processus :
1~ Inhibition de la commande automatique des décalages ;
2~ Déclenchement manuel de la suppression d'une impulsion ~' -' 10~381~
du train h1. Cette dernière opération sera répétée le nombre de ~ois nécessaire.
1~ Un circuit OU 2~ placé entre la sortie Q2 de la bascule 2 et une entrée du circuit OU 9 ~voir figure 4~ permet d'appliquer à la - porte ET 10 une valence 1 permanente fournie par la position "1" d'un commutateur à deux positions 30: "0" position automatique ; "1" position manuelle.
2~ Un organe 29 excité par un déclenchement manuel (par exemple par action d'un bouton-poussoir 29') supprime une impulsion du train H.
La suppression d'une impulsion d'un train d'impulsions au moyen de bascules est un artifice bien connu dans la technique électronique.
La phase d'analyse du signal B est donc décalée chaque fois d'un bit. A chaque décalage, un bit fixe supplémentaire apparaît sur les voyants Sb. Au bout de ~k - s ~ 1) décalages, le voyant 27 s'éteindra.
Le mot repétitif sur lequel la phase se cale peut être soit le mot de synchronisation ~un par trame~, soit un mot de "voie libre".
- S'il existe. à l'instant de l'analyse, plus d'une voie libre, le mot ~!~ de synchronisation correspond au code fixs rencontré le moins fréquemment.
FIGURE o - La figure 8 présente une disposition permettant de fairs varier la longueur du registre 1 ~figure 4~ selon la valeur numérique affichée par 1B compteur 23.
Le registre 1 est constitué par des segments élém~ntaires dont les longueurs individuelles sont ~n série binaire: 2~ ... 2i, 2i 1, etc.
Le segments de longusur 2 , 31, est relié au segment suivant 32 par une logique comprenant deux portes ET, 33. 34, un invsrseur 35 et un circuit OU 36. Si l'étage 2 du compteur 23 est enclenché, une sortie parallèle de cet étage applique un 1 sur la porte 3~ et un zéro sur la porte 33 : le segmsnt 31 est inséré en séri0 dans le registre. Si l'étage 2 du compteur 23 n'est pas enclenché, la sDrtie parallèle de cet étage applique un zéro à la porte 34 et un 1 sur la porte 33 : le segment 31 est court-circuité.
la~3~
La ~igure 7 decrit une commande manuelle complémentaire:
: La figure 8 décrit un moyen de faire varier automatique-ment le nombre de temps d'horloge de retard n.
FIGURE 1 - Le signal MIC S arrive directement sur une premiere entree d'un circuit de comparaison 2, OU-EXCLUS-IF, et d'autre part, sur une deuxième entree du circuit 2 apres passage à travers un organe retardateur 1 d'une duree ~ egale a n temps d'une horloge H fournie par la reception ~ signal de rythme.
L'organe retardateur 1 est avantageusement constitué par un re-gistre à décalage a n bascules (n variable), dont la ligne d'avancerecoit le signal d'horloge 1~. La sortie A du circuit de comparai-son 2 est appliquee a l'entree d'un registre a décalage 3 de s bits (s fixe),~
l~Z381Z
cadencé par la mame horloge H. Le registre 3 a s sorties parallèles qui sont appliquées à une porte ET ~ s entrées, 4, dont le signal de sortie est ~ésigné par B. On décrira ci-dessous 1BS moyens utilisés pour faire varier la longueur n du registre à décalage 1.
- FIGURES Za et Zb - La figure 2a donne la loi de probabilité du signal A pour n ~ N.
Le signal MIC étant, approximativement équiprobable (Pt1~ = P tO~ =
OJ5)D p0ur n différent de N la probabilité d'avoir en A la valencs 1 ou la valence O est égale à 0,5: PA~1) = PA~O~ = OJ5 pour n ~ N.
Par contre, pour n = N, pOUI' un mot répétitif de longueur s, la probabilité PAt1) sst égale à 1 aux instants correspondant au passage de ce mot) et égale à 0,5 dans les autres cas, comme le montre la figure Zb.
FIGURES 3a et 3b - De ces résultats on déduit les lois de probabilité du signal B.
Pour n ~ N, la prnbabilité pour que chaque entrée de la porte ET 4 soit 1 ou O est égale à 2. La probabilité Pa~1~ est donc égale à 2 comme le montre la figure 3a.
Pour n = NJ la prnbabilité PBt1) est égale à 1 aux instants ; où
le mot de synchronisation, suppos~ de longueur s, est contenu tout sntier dans le registre 3. Elle décroit par puissances successivss de 2 aux instants j-1, j-2....j+1, j+2 .... La figure 3b montre la situation pour s = 3.
La recherche de la valeur de N est bas~e sur la dif~rence importante qui existe entre cas deux lols de probabllité Pa~1] pour n f N ou n = N.
FIGURE 4 - Le circuit complet de l'appareil comporte, en plus des organes 1. 2. 3, 4, ~figure 1) les organes suivants: 5 est un registre à décalage d'uns capacité de s bits, qui reçoit le signal S direct et est cadencé par le signal d'horloge H. 5b est une batterie de voyants pour la visualisatisn de l'état lDgique des bascules du registre 5, au moyen d'un organe de transfert 5a.
:
10'~81Z
Le signal ~ sortant de la porte à colncidence 4 ~st légèremsnt retardé, d'une fraction de temps d'horloge, par un circuit rie retard 6, dont le signal de sortie ~' inversé par un inverseur 7, soit B'. est appliqué à
une entrée d'une porte ET ~. Le signal sortant de 8, m, est appliqué à
travers un circuit OU 9 ~ une entrée d'une porte ET 10, dont une autre entrée reçoit le signal H.
Le signal de sortie de 10, h1, est appliqué à un diviseur à rang variable, réglé sur n, formé d'un décompteur 11 de capacité n et d'un décodeur d'état zéro, 12. Le décodeur 12 ~ournit, en réponse à l'état zéro du décompteur 11, uns impulsion calibrée, a, de largeur égale à l'intervalle ~ entre deux impulsions d'horloge, qui est appliquée à une deuxième entrée de la porte ET 8.
L'impulsion a est également appliquée à un compteur 15, de capacité nDn critique, par exemple, 8, auquel sDnt assDciés deux décodeurs :
Un premier décodeur d'état p1,16, signal de sortie b~
Un oeuxième décodeur d'état p2,17 signal sortie c, avec p2 > p1.
On pourra prendre à titre d'exemple p1 = 3, p2 = 6.
Le compteur 15 est remis à zéro par un signal h2, sortant d'une porte ET 14, qui reçoit d'une part le signal d'horloge H et d'autre part un signal m, extrait de m ~sortie de 8) par un inverseur 13.
Ce même signal h2 est appliqué 3 un dispositif formé d'un décompteur prépositionné à n, 18, et d'un décodeur d'état zéro, 19, qui ~ournit, au passage par zéro du décompteur 1~, une impulsion calibrée d.
La sortie de 16 timpulsion b) est connectée à uns entrée Z
tremise à zéro) d'une bascule bistable 20 de sorties Q1et Q1. A la sortie ~1 est reliée un voyant 21.
La bascule 20 a également une entrée de remise à 1, T, qui est excitée à la mise en route de la recherche par une connexion non représentée.
lOZ3~31Z
La sortie de 19 (impulsion d) est connectee à une entrée ~ d'une porte ET 22, dont une autre entree est connectée a la sortie ; Ql de la bascule 20.
Un compteur principal 23, qui re~oit la sortie de la porte ET 22, affiche une valeur numerique n, et positionne sur cette valeur n, par des liaisons parallèles indiquées par des traits, les décompteurs 11 et 18. A l'origine, le compteur 23 est positionné sur une valeur initiale no par des moyens connus, non representes.
Le signal B' sortant de 7 est appliqué encore à l'entree d'un registre à decalage de capacite q, 24, dont la ligne d'avance est cadencée par l'impulsion a (sortie de 12). Une porte ET 25 agit comme decodeur de l'etat q et re~oit q sorties parallèles du registre à decalage 24.
Une bascule bistable 26 de sortie Q2 a une entree de remise à zero, Z, connectee à la sortie de 25, et une entree de remise a 1, T, connectee a la sortie de 17 (impulsion c). La sor-tie Q2 de la bascule 26 est connectee d'une part a un voyant 27, d'autre part au circuit OU 9 (liaison e).
FIGURE 5 - La figure 5 contient sept graphiques, indi-quant dans un cas particulier pris à titre d'exemple, la forme des signaux H, B, B', a, m, hl et h2 respectivement.
L'apparition des quatre derniers sera expliquée en détail en se référant a la figure 4.
On fera ici les constatations suivantes:
1 Le signal d'horloge H se subdivise, dans des condi-tions qui seront décrites, en un train hl et un train h2, c'est-à-dire qu'on a hl ~ h2 ~
2 L'apparition d'un signal a = 1 (décompteur 11 à zéro) amène le signal m - zéro, et le maintient jusqu'a l'apparition d'un signal B' = 1.
FONCTIO~ENT - Le o~mpteur principal 23 impose au diviseur a rang variable la valeur n. Le passage par l'etat zero applique une valence - B
lOZ381Z
a = 1 sur la porte 8. Si à cet instant on a B' = O, ~' = 1, il y a un deuxième 1 sur o. donc m = O. Par conséquent la porte 10 est fermée, et les impulsions d'horloge h1 n'arrivsnt plus sur le décompte~r 11. Ce dernier conserve donc son état zérD ~a = 1. figure 5) tant que ~ reste à zéro. On dit que le stationnement du décompt~ur 11 sur l'état zéro par suppression d'une impulsion h1 constitue un décala~e.
En même temps. les impulsions h2 arrivent sur le décompteur 18 par la porte 14 ouverts ~m = 1~.
Si n ~ N, dans le cas général, le diviseur à rang variable SB
bloque à l'état zéro pendant un csrtain nombre aléatoire de temps d'horloge, soit ~ : en effet la probabilité de l'état B = 1 pour n ~ N est faible, ds l'ordre de 1/2s mais non nulle. Le décompteur 10 recevra sur son entrée horloge des trains de ~ 2...~ j impulsions h2, séparés par n temps d'horloge h1. Lorsque 18 affiche un zéro, n décalages ont été effectués par totalisation des trains ~ : c'est la preuve que n ~ N. Dans ce cas, une impulsion d venant ds 19, sst transmisE par 2Z tQ1 = 1~ au compteur ; principal 23, qui affiche n' = n + 1. D'où une nouvelle recherche de corrélation sur la base d'uns trame de ~n + 1) bits. L'augmsntation de n, unite par unité, se poursuit chaque fois qu'il appara~t une impulsion d.
Pour n ~ N, puisqu'il sxiste uns probabilité faible, de l'ordre de 1/2s. pour qu'il se présente un état a = 1, il faut éviter une fausse détection de N. Pour cela on s'impose de constater le passage d'un certain nombre p1 d'état a ~ 1 sépares exactement par n temps d'horloge.
On prendra par exemple p1 = 3.
Les impulsions ~ sont comptées par le compteur 15, sensible au front montant, et remis à zéro par chaque impulsion h2.
Ainsi au passage de la troisième impulsion ~ ,survenant ssans décalage, (p1 = 3) le décodeur 16 applique à la bascule bistable 20 U~8 impulsion b de remise à zéro; Q passe à zéro, et la porte 22 se ferme :
dorénavant, le paramètre n est considéré comme égal à N et ne peut plus l(~Z3~1'h changer. En même temps, le Voyant 21 s'allume, ce qui indique que N a été déterminé, n - N.
Cependant la situation B - 1 ne se produit pas néces-sairement en position j (voir figure 3b). La probabilite PB(l) est encore egale a 1/2 pour j~ 1, et a 1/4 pour j-2, j~ 2.
Pour décider que le calage en phase est correct, on attend le pas-sage de p2 trames (décodeur 17), avec p2 égal, par exemple a 6.
Quand cette condition est réalisée, la bascule bistable 26 est mise a 1, par une impulsion c arrivant sur sa borne T, donc Q2 applique un 1 par la ligne e sur le circuit OU 9: toutes les impulsions d'horloge H arrivent sur le diviseur a rang variable (11,12).
L'allumage du voyant 27 par Q2 = 1 confirme l'existence d'un mot répétitif dans la trame, ainsi que la valeur de N.
Il peut arriver qu'après un calage en phase correct fournissant B' = 1, la phase soit perdue.
Le registre ~ décalage 24 sert a tenir compte de cette éventualité. Si sur q trames consécutives, le signal B' se pré--~ sente avec la valence 0, il pénatre dans le registre 24, derrière -. l'inverseur 7, q valences 1: donc le décodeur 25 applique a la 2~ bascule 26 un ordre de remise a zéro sur la borne Z: les decalages sont de nouveaux rendus possibles, de façon a retrouve~ la phase ~- perdue.
Lorsque les voyants 21 et 27 sont allumés en permanence, c'est l'indice que la valeur de n est égale a N. Si le voyant 27 ne s'allume pas ou s'allume par intermittences, cela prouve que ~ la valeur de n est inexacte, et le cycle complet de recherche doit s-; être lancé a nouveau.
Le registre a décalage 5 supp].ementaire, de capaci~c s bits comme le registre 3, sert a mettre en mémoire le mot répéticif ' 30 au moment du passage par zéro du diviseur à rang variable (11,12).
Un circuit de transfert 5a, déclenché par l'impulsion a, visualise sur des voyants 5b la configuration de registre 5 au moment de ~ - 7 -lC~Z3~2 . .
1 ' impulsion . Cette conf iguration ne doit être interprétée que quand les voyants 21 et 27 sont allumes.
. . .
~,''~', - 7a -' ~
'.~
~(~Z3~
Le mot répétitif n'a pas, en général, une longueur de s bits, sa longueur k est inconnue, et la capacité s des registres 3 et 5 est fixe. Selon la valeur de s par rapport à k, la courbe de probabilité
du signal ~ change d'aspect.
FIGURES 6a, 6b, 6c - Ces courbes ont été tracées pour s = 4 à
titre d'exemple, dans le cas k > s tfigure 6a), k = s tfigure 6b~, k < s (figure 6c~.
LBS trois courbes ont pour largeur de palier, respectivement k-s+1. 1. s-k+1.
1 0 Pour k < s, la probabilité de détection de N est faible, comme ' 1B montre la courbe 6c.
Pour k > s, la probabilité de détection de N est égale à 1.
tcourbe 6a~.
Il est avantageux de prendre pour s une valeur telle que k soit supérieur ou égal à s dans la majorité des cas.
FIGURE 7 - Pour k > s, 18 registre 5 ne contient pas la totalité
du mot répétitif: 1BS voyants 5b ne fourniront que la constitution de la j partie ds ce mot formée par les s premiers bits. Si on veut connaitre la constitution du mot complet, par une commande manuelle on introduira ~ 20 des décalages forcés dans l'analyse du processus de corrélation en., :.., supprimant une impulsion sur le train h1 arrivant sur le diviseur à rang ~ variable ~11.12~. On répétera cetts opératlon jusqu'à ce que le voyant; 27 s'éteigne.
On utilisera à cet effet un complément d'appareillage qui est représenté dans la figure 7. où les références communes avec la figure 4 ont même signification que dans cette figure.
Cette introduction manuelle de décalages forcés par suppression d'impulsions du train h1 comporte deux processus :
1~ Inhibition de la commande automatique des décalages ;
2~ Déclenchement manuel de la suppression d'une impulsion ~' -' 10~381~
du train h1. Cette dernière opération sera répétée le nombre de ~ois nécessaire.
1~ Un circuit OU 2~ placé entre la sortie Q2 de la bascule 2 et une entrée du circuit OU 9 ~voir figure 4~ permet d'appliquer à la - porte ET 10 une valence 1 permanente fournie par la position "1" d'un commutateur à deux positions 30: "0" position automatique ; "1" position manuelle.
2~ Un organe 29 excité par un déclenchement manuel (par exemple par action d'un bouton-poussoir 29') supprime une impulsion du train H.
La suppression d'une impulsion d'un train d'impulsions au moyen de bascules est un artifice bien connu dans la technique électronique.
La phase d'analyse du signal B est donc décalée chaque fois d'un bit. A chaque décalage, un bit fixe supplémentaire apparaît sur les voyants Sb. Au bout de ~k - s ~ 1) décalages, le voyant 27 s'éteindra.
Le mot repétitif sur lequel la phase se cale peut être soit le mot de synchronisation ~un par trame~, soit un mot de "voie libre".
- S'il existe. à l'instant de l'analyse, plus d'une voie libre, le mot ~!~ de synchronisation correspond au code fixs rencontré le moins fréquemment.
FIGURE o - La figure 8 présente une disposition permettant de fairs varier la longueur du registre 1 ~figure 4~ selon la valeur numérique affichée par 1B compteur 23.
Le registre 1 est constitué par des segments élém~ntaires dont les longueurs individuelles sont ~n série binaire: 2~ ... 2i, 2i 1, etc.
Le segments de longusur 2 , 31, est relié au segment suivant 32 par une logique comprenant deux portes ET, 33. 34, un invsrseur 35 et un circuit OU 36. Si l'étage 2 du compteur 23 est enclenché, une sortie parallèle de cet étage applique un 1 sur la porte 3~ et un zéro sur la porte 33 : le segmsnt 31 est inséré en séri0 dans le registre. Si l'étage 2 du compteur 23 n'est pas enclenché, la sDrtie parallèle de cet étage applique un zéro à la porte 34 et un 1 sur la porte 33 : le segment 31 est court-circuité.
Claims (9)
1. Dispositif de recherche automatique des éléments caractéristiques d'une trame à multiplexage de temps comprenant un nombre total de bits N inconnu et au moins un mot répétitif, recevant la trame sous forme d'une suite de signaux binaires d'in-formation et un signal de rythme fourni par une horloge cadencant l'écoulement des signaux binaires, comprenant des moyens qui comparent un tronçon de s bits survenant dans la trame avec un tronçon de même longueur survenu n temps d'horloge auparavant, et comportant un organe de retard d'une durée ajustable de n temps d'horloge; un circuit qui reçoit le signal binaire direct et le même signal retarde de n temps d'horloge; un registre à décalage d'une longueur s, cadence par ladite horloge, le registre étant relié à la sortie dudit circuit et ayant s sor-ties parallèles qui attaquent une première porte ET; et un circuit d'évaluation statistique des signaux de comparaison qui est com-mande par des signaux de sortie de ladite première porte ET, et qui fait changer cycliquement ladite durée ajustable jusqu'à la détection répétitive de coincidence dans ladite porte ET.
2. Dispositif selon la revendication 1, caractérisé
en ce que l'organe de retard de durée ajustable est constitué par un deuxième registre à décalage cadencé par ladite horloge, ce deuxième registre étant formé de tronçons de longueurs en série binaire, dont chacun peut être court-circuité au moyen d'une logique simple commandée par un étage correspondant d'un compteur principal.
en ce que l'organe de retard de durée ajustable est constitué par un deuxième registre à décalage cadencé par ladite horloge, ce deuxième registre étant formé de tronçons de longueurs en série binaire, dont chacun peut être court-circuité au moyen d'une logique simple commandée par un étage correspondant d'un compteur principal.
3. Dispositif selon la revendication 2, caractérisé
en ce qu'il contient un diviseur à rang variable n recevant des impulsions de ladite horloge, et des moyens logiques pour interdire l'arrivée des impulsions d'horloge sur ledit diviseur à rang variable à partir de l'instant où il passe par une valeur de réfé-rence zéro jusqu'à l'arrivée à la sortie de la première porte ET
d'un signal B = 1.
en ce qu'il contient un diviseur à rang variable n recevant des impulsions de ladite horloge, et des moyens logiques pour interdire l'arrivée des impulsions d'horloge sur ledit diviseur à rang variable à partir de l'instant où il passe par une valeur de réfé-rence zéro jusqu'à l'arrivée à la sortie de la première porte ET
d'un signal B = 1.
4. Dispositif selon la revendication 3, caractérisé
en ce qu'il comporte un décompteur prépositionné à n et des moyens logiques d'aiguillage pour appliquer à ce décompteur des impulsions de ladite horloge, qui n'atteignent pas le diviseur à rang variable, le passage à zéro dudit décompteur faisant avancer d'une unité
ledit compteur principal.
en ce qu'il comporte un décompteur prépositionné à n et des moyens logiques d'aiguillage pour appliquer à ce décompteur des impulsions de ladite horloge, qui n'atteignent pas le diviseur à rang variable, le passage à zéro dudit décompteur faisant avancer d'une unité
ledit compteur principal.
5. Dispositif selon la revendication 4, caractérisé
en ce qu'il comporte un compteur qui reçoit une impulsion d'avance à chaque passage par zéro dudit diviseur à rang variable et qui est remis à zéro par les impulsions de l'horloge, qui n'atteignent pas le diviseur à rang variable, le compteur agissant sur un pre-mier décodeur de valeur P1 dont la sortie b est connectée à une entrée d'une bascule bistable d'autorisation de changement de n dont une première sortie peut autoriser ou interdire la transmis-sion d'une impulsion de sortie dudit décompteur audit compteur principal, et une deuxième sortie peut allumer un premier voyant.
en ce qu'il comporte un compteur qui reçoit une impulsion d'avance à chaque passage par zéro dudit diviseur à rang variable et qui est remis à zéro par les impulsions de l'horloge, qui n'atteignent pas le diviseur à rang variable, le compteur agissant sur un pre-mier décodeur de valeur P1 dont la sortie b est connectée à une entrée d'une bascule bistable d'autorisation de changement de n dont une première sortie peut autoriser ou interdire la transmis-sion d'une impulsion de sortie dudit décompteur audit compteur principal, et une deuxième sortie peut allumer un premier voyant.
6. Dispositif selon la revendication 5, caractérisé
en ce que le compteur, recevant des impulsions du diviseur à rang variable, agit sur un deuxième décodeur de paleur P2 plus grande que P1, qui est connecté à une première entrée d'une deuxième bascule bistable dont la sortie peut fournir un ordre logique d'appliquer toutes les impulsions d'horloge au diviseur à rang variable, et peut allumer un deuxième voyant.
en ce que le compteur, recevant des impulsions du diviseur à rang variable, agit sur un deuxième décodeur de paleur P2 plus grande que P1, qui est connecté à une première entrée d'une deuxième bascule bistable dont la sortie peut fournir un ordre logique d'appliquer toutes les impulsions d'horloge au diviseur à rang variable, et peut allumer un deuxième voyant.
7. Dispositif selon la revendication 6, caractérisé
en ce qu'il comporte un troisième registre à décalage de capacité q, cadencé par les impulsions de sortie a du diviseur à rang variable qui reçoit un signal ??, q sorties parallèles de ce troisième registre étant interconnectées avec un décodeur d'état q dont la sortie est reliée à une deuxième entrée de ladite bascule bis-table.
en ce qu'il comporte un troisième registre à décalage de capacité q, cadencé par les impulsions de sortie a du diviseur à rang variable qui reçoit un signal ??, q sorties parallèles de ce troisième registre étant interconnectées avec un décodeur d'état q dont la sortie est reliée à une deuxième entrée de ladite bascule bis-table.
8. Dispositif selon la revendication 7, caractérisé
en ce qu'il comprend un quatrième registre à décalage de capacité
s, associé par des moyens de transfert à une batterie de s voyants lumineux, qui reçoit les signaux d'entrée S et est cadencé par les impulsions de ladite horloge.
en ce qu'il comprend un quatrième registre à décalage de capacité
s, associé par des moyens de transfert à une batterie de s voyants lumineux, qui reçoit les signaux d'entrée S et est cadencé par les impulsions de ladite horloge.
9. Dispositif selon la revendication 3, caractérisé
en ce qu'il contient un premier moyen manuel pour supprimer des impulsions de ladite horloge par voie manuelle, et qu'il contient un autre moyen manuel pour appliquer une valence permanente sur une deuxième porte ET disposée entre ladite horloge et ledit diviseur à rang variable.
en ce qu'il contient un premier moyen manuel pour supprimer des impulsions de ladite horloge par voie manuelle, et qu'il contient un autre moyen manuel pour appliquer une valence permanente sur une deuxième porte ET disposée entre ladite horloge et ledit diviseur à rang variable.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7304906A FR2217872B1 (fr) | 1973-02-12 | 1973-02-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CA1023812A true CA1023812A (fr) | 1978-01-03 |
Family
ID=9114695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CA191,126A Expired CA1023812A (fr) | 1973-02-12 | 1974-01-25 | Dispositif de recherche automatique des elements caracteristiques d'une trame binaire a multiplexage de temps |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US3883729A (fr) |
| JP (1) | JPS49114309A (fr) |
| BE (1) | BE810414A (fr) |
| CA (1) | CA1023812A (fr) |
| DE (1) | DE2404182A1 (fr) |
| FR (1) | FR2217872B1 (fr) |
| GB (1) | GB1453790A (fr) |
| NL (1) | NL7401909A (fr) |
| SE (1) | SE403021B (fr) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528580B2 (fr) * | 1974-06-13 | 1980-07-29 | ||
| GB1477174A (en) * | 1974-06-18 | 1977-06-22 | Plessey Co Ltd | Electrical circuit arrangements responsive to serial digital signals forming multibyte data-words |
| JPS5333402B2 (fr) * | 1974-07-05 | 1978-09-13 | ||
| JPS5518085B2 (fr) * | 1974-08-14 | 1980-05-16 | ||
| US4002845A (en) * | 1975-03-26 | 1977-01-11 | Digital Communications Corporation | Frame synchronizer |
| US4064361A (en) * | 1975-12-31 | 1977-12-20 | Bell Telephone Laboratories, Incorporated | Correlative timing recovery in digital data transmission systems |
| GB1572622A (en) * | 1977-03-29 | 1980-07-30 | Secr Defence | Code synchronising apparatus |
| US4276651A (en) * | 1977-09-06 | 1981-06-30 | Motorola, Inc. | Clock circuitry for a data communication system |
| JPS55107360A (en) * | 1979-02-08 | 1980-08-18 | Matsushita Electric Ind Co Ltd | Detector for synchronizing signal |
| JPS55135450A (en) * | 1979-04-10 | 1980-10-22 | Mitsubishi Electric Corp | Synchronous signal formation for digital transmission signal |
| IT1128766B (it) * | 1980-04-04 | 1986-06-04 | Cselt Centro Studi Lab Telecom | Procedimento e dispositivo per la sincronizzazione di trama di un segnale di informazione supplementare trasmesso a divisione di livello |
| CA1184305A (fr) * | 1980-12-08 | 1985-03-19 | Russell J. Campbell | Decodeur-correcteur d'erreurs de code |
| US4611336A (en) * | 1984-02-21 | 1986-09-09 | Calculagraph Company | Frame synchronization for distributed framing pattern in electronic communication systems |
| JPS60212049A (ja) * | 1984-04-06 | 1985-10-24 | Nec Corp | フレ−ム同期方式 |
| US4701939A (en) * | 1985-04-01 | 1987-10-20 | General Electric Company | Method and apparatus for obtaining reliable synchronization over a noisy channel |
| JPH0728280B2 (ja) * | 1986-10-17 | 1995-03-29 | 富士通株式会社 | 多重マルチフレ−ム同期検出回路 |
| US5086438A (en) * | 1989-04-28 | 1992-02-04 | Anritsu Corporation | Signal generating and receiving apparatuses based on synchronous transfer mode |
| JPH0537511A (ja) * | 1991-07-30 | 1993-02-12 | Nec Corp | ユニークワード検出回路 |
| US5539751A (en) * | 1992-03-31 | 1996-07-23 | The Commonwealth Of Australia Of C/-The Secretary Of Defence | Demultiplexer synchronizer |
| DE69434306T2 (de) * | 1993-01-20 | 2005-11-10 | Koninklijke Philips Electronics N.V. | Verfahren zur Abtrennung einer Blockfrequenz aus einem blockformattierten Signal |
| JP2768287B2 (ja) * | 1995-01-13 | 1998-06-25 | 日本電気株式会社 | 一致検出回路 |
| US5539783A (en) * | 1995-05-18 | 1996-07-23 | Hazeltine Corporation | Non-coherent synchronization signal detector |
| US5732352A (en) * | 1995-09-29 | 1998-03-24 | Motorola, Inc. | Method and apparatus for performing handoff in a wireless communication system |
| US6404808B1 (en) | 1998-03-24 | 2002-06-11 | Tektronix, Inc. | Period determination of sampled pseudo-random binary sequence generated signals |
| FI107673B (fi) | 1999-09-28 | 2001-09-14 | Nokia Multimedia Network Termi | Menetelmä ja järjestelmä digitaaliseen signaaliin synkronoitumiseksi ja synkronoinnin säilyttämiseksi |
| US6781446B2 (en) * | 2001-10-19 | 2004-08-24 | Harris Corporation | Method and apparatus for the detection and classification of signals utilizing known repeated training sequences |
| US8775707B2 (en) | 2010-12-02 | 2014-07-08 | Blackberry Limited | Single wire bus system |
| EP2856690B1 (fr) | 2012-06-01 | 2020-12-02 | BlackBerry Limited | Moteur de synchronisation universel basé sur des méthodes probabilistes pour garantir le verrouillage de systèmes audio multiformat |
| US9479275B2 (en) | 2012-06-01 | 2016-10-25 | Blackberry Limited | Multiformat digital audio interface |
| US9461812B2 (en) | 2013-03-04 | 2016-10-04 | Blackberry Limited | Increased bandwidth encoding scheme |
| US9473876B2 (en) | 2014-03-31 | 2016-10-18 | Blackberry Limited | Method and system for tunneling messages between two or more devices using different communication protocols |
| US20150349906A1 (en) * | 2014-05-30 | 2015-12-03 | Eric Joseph Christensen | Scalable efficient framing for digital signals |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3518415A (en) * | 1965-12-27 | 1970-06-30 | Itt | Impulse correlation function generator |
| US3670151A (en) * | 1970-06-05 | 1972-06-13 | Us Navy | Correlators using shift registers |
| US3701894A (en) * | 1970-09-11 | 1972-10-31 | Nasa | Apparatus for deriving synchronizing pulses from pulses in a single channel pcm communications system |
| US3792245A (en) * | 1972-08-21 | 1974-02-12 | Massachusetts Inst Technology | Double-scaled autocorrelator |
-
1973
- 1973-02-12 FR FR7304906A patent/FR2217872B1/fr not_active Expired
-
1974
- 1974-01-25 CA CA191,126A patent/CA1023812A/fr not_active Expired
- 1974-01-29 DE DE2404182A patent/DE2404182A1/de not_active Withdrawn
- 1974-01-31 BE BE1005682A patent/BE810414A/fr not_active IP Right Cessation
- 1974-02-06 JP JP49014652A patent/JPS49114309A/ja active Pending
- 1974-02-11 SE SE7401781A patent/SE403021B/xx unknown
- 1974-02-12 GB GB625074A patent/GB1453790A/en not_active Expired
- 1974-02-12 US US441738A patent/US3883729A/en not_active Expired - Lifetime
- 1974-02-12 NL NL7401909A patent/NL7401909A/xx not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| BE810414A (fr) | 1974-07-31 |
| DE2404182A1 (de) | 1974-08-15 |
| FR2217872A1 (fr) | 1974-09-06 |
| US3883729A (en) | 1975-05-13 |
| JPS49114309A (fr) | 1974-10-31 |
| FR2217872B1 (fr) | 1976-05-14 |
| SE403021B (sv) | 1978-07-24 |
| GB1453790A (en) | 1976-10-27 |
| NL7401909A (fr) | 1974-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1023812A (fr) | Dispositif de recherche automatique des elements caracteristiques d'une trame binaire a multiplexage de temps | |
| EP0113307B1 (fr) | Circuit d'alignement de blocs d'informations numériques de longueur fixe | |
| EP0171789B1 (fr) | Dispositifs de synchronisation de trame | |
| CA1159137A (fr) | Dispositif de transmission de donnees entre des dispositifs d'acquisition de donnees sismiques et un dispositif d'enregistrement | |
| FR2484754A1 (fr) | Procede et dispositif de surveillance d'une scene par camera video | |
| EP0041429A1 (fr) | Procédé et dispositif de synchronisation de signal numérique | |
| EP0161177B1 (fr) | Procédé et dispositif de récupération de mot de verrouillage de trame à bits répartis dans un signal numérique | |
| EP0041895A1 (fr) | Procédé et dispositif de transmission de données numériques sous forme de paquets | |
| CA1174383A (fr) | Detection de parole dans un signal de circuit telephonique | |
| EP0253281A1 (fr) | Procédé et dispositif de calage en phase de trains numériques synchrones | |
| EP0002415A1 (fr) | Procédé et dispositif de comptage des erreurs de transmission dans une liaison hertzienne numérique | |
| FR2647989A1 (fr) | Dispositif de detection de perte de signal de reception pour recepteur de signaux numeriques | |
| EP0064923B1 (fr) | Système de mise en phase de trains numériques et son application à la commutation desdits trains | |
| EP0168330B1 (fr) | Dispositif de cadrage automatique d'horloge locale par rapport à un signal de données et circuit d'échantillonnage en comportant application | |
| EP0056748A2 (fr) | Procédé de synchronisation à la réception de signaux numériques transmis par paquets | |
| CA1236552A (fr) | Procede de telesignalisation pour une liaison de transmission numerique et dispositif pour sa mise en oeuvre | |
| FR2729500A1 (fr) | Systeme d'acquisition de donnees a grande vitesse | |
| FR2488420A1 (fr) | Dispositif d'obtention de l'histogramme des distances dans le temps entre des evenements successifs | |
| CA1152579A (fr) | Dispositif de controle d'un generateur numerique de signaux | |
| FR2514590A1 (fr) | Procede de multiplexage temporel d'informations sur un support de transmission et dispositifs pour la mise en oeuvre de ce procede | |
| EP0189744A1 (fr) | Diviseur de fréquences | |
| EP0350361B1 (fr) | Dispositif d'évaluation de la marge de tolérance d'un signal vidéo numérique | |
| FR2527029A1 (fr) | Emetteur et recepteur de donnees en mode paquet | |
| CA2019774C (fr) | Dispositif de detection dans un signal binaire d'une signalisation formee nominalement d'une serie continue d'elements binaires de meme valeur | |
| FR2700899A1 (fr) | Procédé et dispositif de compression/décompression d'informations transmises sur une ligne série multiplexée. |