BR112017004512B1 - Processo para a transmissão serial de quadros através de uma linha de barramento de um transmissor para pelo menos um receptor, estação de participante para um sistema de barramento e sistema de barramento - Google Patents

Abstract

PROCESSO PARA A TRANSMISSÃO SERIAL DE QUADROS ATRAVÉS DE UMA LINHA DE BARRAMENTO DE UM TRANSMISSOR PARA PELO MENOS UM RECEPTOR, ESTAÇÃO DE PARTICIPANTE PARA UM SISTEMA DE BARRAMENTO E SISTEMA DE BARRAMENTO. A presente invenção refere-se a um processo para a transmissão serial de quadros (6000; 6001; 60002) através de uma linha de barramento (3), de um transmissor a pelo menos um receptor, sendo que pelo transmissor são inseridos nos quadros (6000; 60001; 60002) bits de preenchimento (52) para a geração de flancos de sinais adicionais e na dependência dos valores de vários bits precedentes, sendo que o transmissor do quadro (6000; 60001; 6002) conta os bits de preenchimento (52), que são inseridos na dependência dos valores de vários bits precedentes, e sendo que uma informação sobre o número de bits de preenchimento (52) é transmitida conjuntamente no quadro enviado (6000; 6001; 6002).

Description

ESTADO DA TÉCNICA

[001] Para a comunicação entre sensores e aparelhos de controle em veículos, particularmente automóveis pode ser usado, por exemplo, o sistema de barramento CAN. No sistema de barramento CAN são transmitidos quadros por meio do protocolo CAN e/ou CAN FD, tal como está descrito no atual projeto do comitê do ISO11898-1 ou no relatório "CAN with Flexibile Data Rate, Specification Version 1.0 (publicado em 17 de Abril de 2012)" como CAN especificação de protocolo com CAN FD.

[002] Quadros (Frames) de CAN FD ou mensagens têm de um bit de início de quadro (Start-of-Frame Bit, SOF-Bit) inicial com nível dominante, que sinaliza o início do quadro, um bit 28 a bit 18 e, opcionalmente, ainda um bit 17 até bit 0 para um identificador ou identifier do quadro de CAN FD. Portanto também são citados o bit 28 até bit 0, também ID28, ID27 etc.

[003] No processo de CRC (CRC = Cyclic Redundancy Check = verificação de redundância cíclica) das mensagens de CAN FD foi detectada uma fraqueza. A fraqueza refere-se apenas quadros de CAN FD com um identificador, que começa com quatro bits dominantes. Esses quatro bits dominantes, junto com o bit de início de quadro, geram uma condição de enchimento ou inserção (stuff condition), devido à qual um bit de preenchimento (Stuff-Bit) recessivo é inserido entre o quarto e o quinto bit identificador (Identifier-Bit). Por essa regra predeterminada para inserção dos bits de preenchimento, pode ser impedido que sequências de bits com mais do que cinco bits iguais erroneamente sejam interpretadas com, por exemplo, uma sinalização de um final de quadro "End-of-Frame", ou que pela ausência de flancos de sinais ou troca de níveis entre os bits, os participantes do barramento percam a sincronização. Pois em CAN e CAN FD flancos de sinais ou trocas de níveis são usados para sincronização dos participantes do barramento.

[004] Se no caso acima citado dos quatro bits dominantes, o bit de início de quadro dominante, precedente, (localmente em um receptor) é sobrescrito com um bit recessivo, esse receptor interpreta o primeiro bit identificador dominante como bit de início de quadro Não existe nenhuma condição de inserção no receptor, quando ele recebe o bit de preenchimento recessivo, de modo que o receptor vai aceitar o bit de preenchimento recessivo como o quarto bit identificador. O bit seguinte é aceito como o quinto bit identificador e o receptor estará novamente em fase com o transmissor.

[005] A fraqueza consiste no fato de que, nesse caso, a verificação de CRC não irá detectar o quarto bit identificador; um identificador, enviado, por exemplo, como 0x001 é recebido como 0x081. Isso ocorre quando o identificador começa com quatro ‘0’-bits dominantes e o bit de início de quadro dominante é sobrescrito. A consequência daí resultante é que o quarto bit identificador, em vez de ‘0’, é recebido como ‘1’. Nesse caso, isso se refere tanto a identificador de 11-Bit, tal como no quadro CAN FD no formato básico (base format), como também identificador de 29-Bit, tal como no quadro CAN FD no formato estendido (extended format) e tanto quadros CAN FD com o 17-Bit-CRC como também quadros de CAN FD com o 21-Bit-CRC.

[006] A fraqueza do processo de CRC é causada pelo vetor de inicialização de ‘00000000000000000’ para o gerador de CRC. O primeiro ‘0’ bit condutor não modifica o registro de gerador de CRC, de modo que pela verificação de CRC ele não é detectado, quando antes do primeiro bit recessivo no campo de arbitragem (o bit de preenchimento enviado, que é visto pelo receptor com o erro de bit como o quarto bit identificador) existe um bit a menos. Além disso, o bit ausente no início do quadro não é detectado como erro de formato, uma vez que o bit de preenchimento é aceito como o bit identificador ausente.

[007] Em resumo, isso significa:

[008] No CAN clássico, bits de preenchimento não são levados em consideração para a geração de CRC. Apenas pares de erros de bits- geração/eliminação de condições de inserção podem reduzir a distância de Hamming (HD) para 2.

[009] No CAN FD com somas de verificação de CRC mais longas (CRC-17 e CRC-21), bits de preenchimento são compreendidos pela geração de CRC. Pode surgir um problema quando o bit de início de quadro é falsificado pelo receptor.

[0010] Nos seguintes dois casos, pode ocorrer que o CRC do quadro de CAB FD não detecta um identificador falsificado. Isso significa que o receptor aceita o quadro falsificado como válido.

Caso 1a: Transmissor envia ID28-ID25 = "0000".

[0011] Quando o receptor detecta um bit de início de quadro encurtado, os identificadores, que começam com ID28-ID25 = "0000", podem ser falsificados para ID28-ID25 = "0001". A razão disso reside no fato de que o receptor não identifica ou, tarde demais, o início de quadro e, portanto, interpreta ID 28 como início de quadro. Com isso, os quatro primeiros bits identificadores, devido ao bit de preenchimento inserido pelo transmissor depois de ID25 são falsificados para ID28ID25 = "0001", todos os bits identificadores subsequentes são recebidos corretamente. Na releitura do início de quadro do barramento, o transmissor não identifica nenhum erro.

[0012] O encurtamento necessário depende da relação de frequência de ciclo de CAN entre transmissor e receptor. Compare os exemplos para detalhes.

[0013] O sinal de barramento falsificado pode conter impulsos de interferência dominantes, enquanto não são detectados pelo nó de CAN recebido. O sinal de barramento falsificado pode conter impulsos de interferência recessivos, enquanto o bit, antes do bit de início de quadro, que foi transmitido pelo transmissor, é explorado de modo dominante pelo nó de CAN recebido. Isso ainda será explicado ainda mais precisamente por meio da figura 7 e da figura 8.

[0014] Caso, por exemplo, o ciclo de CAN esteja nas estações de participantes ou nós fRX_nós == fTX_nós, então um encurtamento/falsifi- cação do bit de início de quadro de "phase3_seg2+ε" é suficiente para provocar o problema com 1 Mbit/s e um ponto de amostragem (Sample Point = SP) de 80, um encurtamento de 205 ns é suficiente para gerar o problema. Isso será explicado ainda mais detalhadamente por meio da figura 7 e figura 8.

Caso 1b: Transmissor envia ID28-ID25 = "0001"

[0015] Quando, por outro lado, o receptor, por exemplo, por um impulso de interferência dominante detectar um bit dominante no tempo de bit, antes de chegar o bit de início de quadro enviado, os identificadores, que começam com ID28-ID25 = "0001" podem ser falsificados. A razão disso reside no fato de que o receptor identifica o bit de início de quadro enviado pelo transmissor como ID 28. Desse modo, o receptor interpreta erroneamente o "1" como bit de preenchimento e remove os mesmos. Com isso, os quatro primeiros bits identificadores são falsificados para ID28-ID25 = "0000". Todos os bits identificadores subsequentes são recebidos corretamente.

[0016] Em resumo, a Tabela 1 mostra como os dois valores críticos dos bits identificadores ID28 a ID25 precisam ser falsificados de "0000" e "0001", no caminho para o receptor, para que o erro do CRC do receptor não seja identificado. Tabela 1

[0017] O mesmo problema também pode ocorrer dentro de um quadro de CAN FD, caso uma sequência de quatro ou cinco bits dominantes começa na posição dentro de um quadro, quando os bits do registro de gerador de CRC estão parados em zero. Em outras palavras, um problema comparável também pode formar-se dentro de um quadro de CAN FD, quando um bit recessivo, depois de uma sequência de quatro bits dominantes enviados, é interpretado erroneamente pelo receptor como bit de preenchimento, devido ao encurtamento de um bit ou um deslocamento na sincronização entre os participantes, e, ao mesmo tempo, por acaso, o valor de registro de CRC intermediário é igual a "0...0". O valor de registro de CRC intermediário é o valor de registro presente de CRC, previsto, em cada caso, para esse fim, da soma de verificações. Com cada bit enviado ou recebido antes do campo de CRD no transmissor ou receptor, de acordo com as instruções do polinômio em cada caso usado, o conteúdo do registro de CRC é novamente calculado. O conteúdo do registro existente no último bit do campo de dados é depois enviado pelo transmissor ao receptor para verificação.

[0018] Quadros de CAN clássicos não são atingidos, uma vez que ali os bits de preenchimento estão excluídos do cálculo de CRC.

[0019] O pedido de patente DE 102011080476A1 descreve um processo, no qual pelo transmissor são inseridos no quadro, pelo menos em partes do quadro, sequência de bits de preenchimento fixados de um ou mais bits. O primeiro bit inserido da sequência de bit de preenchimento fixado (ou o único bit de preenchimento fixado inserido) tem, de preferência um valor inverso ao bit precedente. As sequências de bits de preenchimento fixados (ou bits de preenchimento fixados) aparecem em posições especificadas do quadro. Contrariamente a isso, no CAN clássico, os bits de preenchimento são inseridos na dependência dos valores de vários bits precedentes e, portanto, não têm posições fixas.

DESCRIÇÃO DA INVENÇÃO

[0020] É, portanto, tarefa da presente invenção pôr à disposição um processo para a transmissão serial de um quadro através de um sistema de barramento, de um transmissor a pelo menos um receptor e uma estação de participantes para um sistema de barramento, processo esse e estação de participantes essa que solucionam os problemas citados previamente. Particularmente, deve ser posto à disposição um processo para a transmissão serial de um quadro através de um sistema de barramento, de um transmissor a pelo menos um receptor e uma estação para um sistema de barramento, nos quais a segurança da transmissão de dados entre participantes de um sistema de barramento é aumentada adicionalmente em relação a processos até agora.

[0021] A tarefa é solucionada por um processo para a transmissão serial de um quadro através de uma linha de barramento, de um transmissor a pelo menos um receptor com as características da presente invenção. No processo, são inseridos pelo transmissor no quadro bits de preenchimento para geração de flancos de sinais adicionais e na dependência dos valores de vários bits precedentes, sendo que o transmissor do quadro conta os bits de preenchimento, que são inseridos na dependência dos valores de vários bits precedentes, e sendo que uma informação sobre o número de bits de preenchimento contados é transmitida conjuntamente no quadro transmitido. Com o processo, está à disposição uma possibilidade de como pode ser identificado se ocorrer um erro de bit, tal como está descrito no estado da técnica, que, portanto, não pode ser descoberto pelo procedimento de CRC.

[0022] No processo, na implementação de CAN FD são contados bits de preenchimento, o estado de contagem é transmitido no quadro e, subsequentemente, verificado pelo receptor.

[0023] A vantagem desse processo reside no fato de que a fraqueza detectada do procedimento de CRC é compensado por um processo de verificação adicional. Esse processo, diferentemente do que outras propostas de solução, só em efeitos mínimos sobre a quantidade dos dados de serviço.

[0024] O uso do processo descrito pode ser comprovado, por um lado, através da folha de dados/manual do controlador de protocolo CAN, por outro lado, pelo comportamento do controlador ou do dispositivo de controle de comunicação na rede ou sistema de barramento. A variante de protocolo CAN FD deve ser usada pra redes de CAN e para TTCAN.

[0025] Outras configurações vantajosas do processo estão indicadas nas concretizações.

[0026] É possível que adicionalmente à informação sobre o número de bits de preenchimento contados, uma outra informação de segurança refere-se ao número contado de bits de preenchimento é transmitida conjuntamente no quadro transmitido.

[0027] O receptor do quadro pode contar os bits de preenchimento na dependência dos valores de vários bits precedentes e comparar com a informação, que é transmitida conjuntamente no quadro transmitido sobre o número de bits de preenchimento, e o receptor pode descartar o quadro recebido, quando os bits de preenchimento contados pelo receptor no quadro recebido estão diferentes da informação, que é transmitida conjuntamente no quadro transmitido sobre o número de bits de preenchimento contados.

[0028] De preferência, em uma primeira parte do quadro são inseridos bits de preenchimento na dependência dos valores de vários bits precedentes, sendo que em uma segunda parte do quadro podem ser inseridos bits de preenchimento como bits de preenchimento fixados em posições fixadas, sendo que o transmissor do quadro conta os bits de preenchimento, que se situam antes da região na qual o processo de inserção fixada é comutado, e sendo que uma informação sobre o número de bits de preenchimento contados no quadro transmitido é transmitido conjuntamente.

[0029] Possivelmente, o quadro apresenta uma parte de cabeça, uma parte de dados e uma parte terminal, sendo que a parte de cabeça compreende um identificador, sendo que o quadro compreende uma soma de verificação de CRC, e sendo que a informação sobre o número de bits de preenchimento contados é transmitida conjuntamente na parte terminal do quadro transmitido, antes da soma de verificação de CRC.

[0030] De preferência, a informação sobre o número de bits de preenchimento contado pode ser incluída no cálculo da soma de verificação de CRC.

[0031] Em uma configuração especial do processo, entre a informação sobre o número de bits de preenchimento contados e a soma de verificação de CRC pode ser inserido um bit de preenchimento fixado, que como bit de paridade contém uma informação de segurança sobre o número de bits de preenchimento contados.

[0032] Em uma outra configuração especial do processo, para contagem dos bits de preenchimento é usado um contador de 3 bits.

[0033] A tarefa citada acima é solucionada, além disso, por uma estação de participantes para um sistema de barramento de acordo com a presente invenção. A estação de participantes compreende um dispositivo de transmissão/recepção para transmissão de um quadro a e/ou recepção de um quadro de uma outra estação de participantes do sistema de barramento, com o qual o quadro pode ser transmitido por meio de transmissão serial, através de linha de barramento por um transmissor a pelo menos um receptor, e um dispositivo de segurança, para segurança de um número de bits de preenchimento inseridos no quadro, sendo que o dispositivo de transmissão/recepção está configurado, para antes de transmitir um quadro, inserir no quadro de acordo com uma regra predeterminada bits de preenchimento para geração de flancos de sinais adicionais e dependendo dos valores de vários bits precedentes, e/ou na avaliação de um quadro recebido, remover novamente os bits de preenchimento, e sendo que o dispositivo de segurança está configurado para contar os bits de preenchimento, que são inseridos na dependência dos valores de vários bits precedentes, e inserir uma informação sobre o número de bits de preenchimento contados no quadro, de modo que a informação é transmitida conjuntamente no quadro transmitido.

[0034] A estação de participantes pode ser parte de um sistema de barramento, que, além disso, apresenta uma linha de barramento e pelo menos duas estações de participantes, que podem ser conectadas de tal modo através da linha de barramento, que elas podem comunicar-se entre si, sendo que pelo menos uma das pelo menos duas estações de participantes é a estação de participantes descrita previamente.

[0035] Outras execuções possíveis da invenção compreendem também combinações não explicitamente citadas de características ou modalidades descritas previamente ou a seguir, com referência a exemplos de modalidade. Nesse caso, o técnico também irá adicionar aspectos individuais como aperfeiçoamentos ou complementações da respectiva forma básica da invenção.

Desenhos

[0036] A seguir, a invenção está descrita mais detalhadamente, sob referência ao desenho anexo e por meio de exemplos de modalidade. Mostram:

[0037] Figura 1 um diagrama de bloco simplificado de um sistema de barramento de acordo com um primeiro exemplo de modalidade;

[0038] Figura 2 uma representação esquemática de uma estrutura de um quadro no sistema de barramento de acordo com a Figura 1;

[0039] Figura 3 a Figura 6, em cada caso, o formato de quadro de CAN FD, com o posicionamento dos primeiros quatro bits identificadores (ID28-ID25) de acordo com o atual projeto do comitê do ISO11898-1;

[0040] Figura 7 e Figura 8, em cada caso, um diagrama de curso de tempo para representação das relações de ciclo entre transmissor e receptor no início de um quadro transmitido no sistema de barramento de acordo com a Figura 1;

[0041] Figura 9 um exemplo de um quadro de acordo com o primeiro exemplo de modalidade;

[0042] Figura 10 um diagrama de curso de tempo para representação das relações de ciclo entre transmissor e receptor no interior de um quadro transmitido no sistema de barramento;

[0043] Figura 11um exemplo de um quadro de acordo com um quarto exemplo de modalidade; e

[0044] Figura 12 um exemplo de um quadro de acordo com um quinto exemplo de modalidade.

[0045] Nas figuras, elementos iguais ou de função igual, quando não indicado de outro modo, estão dotados dos mesmos sinais de referência.

PRIMEIRO EXEMPLO DE MODALIDADE

[0046] A Figura 1 mostra em um primeiro exemplo de modalidade um sistema de barramento 1, que pode ser, por exemplo, um sistema de barramento CAN FD. O sistema de barramento 1 encontra aplicação em um veículo, particularmente, um veículo a motor, um avião etc., ou em um hospital etc.

[0047] Na Figura 1 o sistema de barramento 1 tem uma linha de barramento 3, na qual está ligada uma pluralidade de estações de participantes 10, 20, 30. Através da linha de barramento 3 podem ser transmitidos quadros 40 na forma de sinais entre as estações de participantes individuais 10,20, 30. As estações de participantes 10, 20, 30 podem ser, por exemplo, aparelhos de controle, sensores, dispositivos de exibição etc. de um veículo a motor ou também instalações de controle industriais.

[0048] Tal como mostrado na Figura 1, a estação de participantes 10 apresenta um dispositivo de controle de comunicação 11, um dispositivo de segurança e um dispositivo de transmissão/recepção 13, que apresenta um gerador de CRC 13A. Naturalmente, o dispositivo de segurança 12 também pode ser parte do dispositivo de controle de comunicação 11. A estação de participantes 20, por outro lado, apresenta um dispositivo e controle de comunicação 21, um dispositivo de segurança 22 com uma unidade de avaliação de CRC 22A e uma unidade de inserção 22B e um dispositivo de transmissão/recepção 23, que apresenta um gerador de CRC 23A. A estação de participantes 30 tem um dispositivo de controle de comunicação 31, um dispositivo de segurança 32 e um dispositivo de transmissão/recepção 33, que apresenta o dispositivo de segurança 32 e um gerador de CRC 33A. Os dispositivos de transmissão/recepção 11, 2, 31 das estações de participantes 10, 20, 30 estão ligadas, em cada caso, diretamente na linha de barramento 3, mesmo quando isso não está representado na Figura 1.

[0049] Os dispositivos de controle de comunicação 11, 21, 31 servem, em cada caso, para controle de uma comunicação da respectiva estação de participantes 10, 20, 30 através da linha de barramento 3, com uma outra estação de participantes das estações de participantes 10, 20, 30 ligadas na linha de barramento 3. Os dispositivos de controle de comunicação 11, 21, 31 podem, em cada caso, estar realizados, tal como um controlador de CAN ou TTCAN ou CAN FD. Os dispositivos de controle de comunicação 11, 21, 31 também podem, em cada caso, estar formados como parte de um microcontrolador, que também está abrangido pela respectiva estação de participantes 10, 20, 30. Os dispositivos de transmissão/recepção 1323, 33 podem estar realizados, em cada caso, tal como um transceptor convencional de CAN.

[0050] Os dispositivos de segurança 12, 22, 32 também podem estar realizados como módulos de software, que formam uma parte dos softwares executados na estação de participantes. Nesse caso, o processo de acordo com a invenção a presente invenção é complemente reproduzido em software.

[0051] A Figura 2 mostra muito esquematicamente a estrutura de um quadro 40, sem o bit de início de quadro (SOF), que é transmitido diretamente antes do quadro 40 através da linha de barramento. O quadro 40 pode ser um quadro CAN ou um quadro TTCN.

[0052] Na Figura 2 o quadro 40 tem uma parte de cabeça 41, 41 A, 42, um campo de dados 43, 44, 45, bem como uma parte terminal 46, que formam o final do quadro. A parte de cabeça 41, 51 A, 42 apresenta em uma primeira seção parcial 41 os primeiros quatro bits do identificador (ID) 41, 41A, e um campo de controle 42. O campo de dados 43, 44, 45 apresenta em uma primeira parte um byte 0, em uma segunda parte 44, outros bytes e em uma terceira parte 45, um byte n. Na parte final 46 está prevista uma soma de verificação de CRC ou soma de teste de CRC.

[0053] A Figura 3 mostra um quadro 60 transmitido por uma das estações de participantes 10, 20, 30, com até 16 bytes de dados no formato básico de CAN FD. O quadro 60 tem um bit de SOF 61, bem como vários campos de quadro, tais como campo de arbitragem 62 (Arbritation field), um campo de controle 63 (Control field) um campo de dados 64 (Data field) e um campo de soma de avaliação 65 (CRC field). O campo de arbitragem 62 compreende no campo de ID básico um identificador (Identifier) do quadro 60. No final do campo de arbitragem 62 está disposto um bit de RRS. O campo de controle 63 começa com um bit de IDE, que é seguido por um bit de FDF e depois seguido de um bit de res e então um bit de BRS anexado e depois um bit de ESI, ao qual se anexa um campo de DCL. O campo de dados 64 não está presente, quando o campo de DLC do campo de controle 63 tem o valor 0. O campo de soma de avaliação 65 contém em um campo de seq- CRC uma soma de avaliação CRC e termina com um delimitador de CRC anexado CRC-Del. Os campos e bits citados são conhecidos da ISO-CD-11898-1 e, portanto, não estão descritos aqui mais detalhadamente.

[0054] Na Figura 3 está indicado o comprimento de uma fase de arbitragem 67 no presente exemplo de modalidade. À fase de arbitragem 67 anexa-se a fase de dados 68, caso o Bit de BRS no quadro 60 seja recessivo. O quadro 60 tem uma parte de cabeça 61 a 63, uma parte de dados 64 e uma parte terminal 65.

[0055] Na Figura 3 à Figura 6 estão representados bits dominantes com uma linha larga na borda inferior do quadro 60. Bits recessivos estão representados na Figura 3 a Figura 6 com uma linha larga na borda superior do quadro 60.

[0056] Tal como mostrado na Figura 3, o dispositivo de controle de comunicação 11, 21, 31 correspondente do transmissor formou de tal modo o quadro 60, que o bit de SOF, o Bit de RRS, o Bit de IDE e o bit de res são dominantes, enquanto o bit de FDF e o delimitador de CRC, CRC-Del são recessivos.

[0057] A Figura 4 mostra um quadro 600 transmitido por uma das estações de participantes 10, 20, 30, com mais de 16 bytes de dados no formato básico de CAN FD. O quadro 600 está formado da mesma maneira como o quadro 60 da Figura 3, exceto por um campo de dados 640 mais longo em comparação com o campo de dados 64 e por um campo de soma de avaliação 650 mais longo em comparação com o campo de soma de avaliação 65. O quadro 600 tem uma parte de cabeça 61 a 63, uma parte de dados 64 e uma parte terminal 65.

[0058] A Figura 5 mostra um quadro 70 transmitido por uma das estações de participantes 10, 20, 30, com até 16 bytes de dados no formato estendido de CAN FD (CAN FD extended format). De acordo com a Figura 5, o quadro 70 tem um SOFT-Bit 71, bem como vários campos de quadro, tais como um campo de arbitragem 72 (Arbritation field), um campo de controle 73 (Control field) um campo de dados 74 (Data field) e um campo de soma de avaliação 75 (CRC field). O campo de arbitragem 72 compreende no campo de ID básico um identificador (Identifier) do quadro 70. Entre o campo de ID básico e o campo de ID- ext estão previstos um bit de SRR e um bit de IDE No final do campo de arbitragem 72 está disposto um bit de RRS. O campo de controle 73 começa com um bit de FDF, seguido de um bit de res. Daí, segue-se um bit de BRS e um bit de ESI. O campo de controle 73 termina com o campo de DLC. O campo de dados 74 não está presente, quando o campo de DLC do campo de controle 73 tem o valor 0. De resto, o quadro 70 está formado da mesma maneira como o quadro 60 da Figura 3 e tem uma fase de arbitragem 77 e fase de dados 78 correspondente. O quadro 70 tem uma parte de cabeça 71 a 73, uma parte de dados 74 e uma parte terminal 75.

[0059] Tal como mostrado na Figura 5, o dispositivo de controle de comunicação 11, 21, 31 correspondente do transmissor formou de tal modo o quadro 70, que o bit de SOF, o bit de RRS e o bit de res são dominantes, enquanto o bit de SRR, o bit de IDE e o delimitador de CRC, CRC-Del, são recessivos.

[0060] A Figura 6 mostra um quadro 700 transmitido por uma das estações de participantes 10, 20, 30, com mais de 16 bytes de dados no formato estendido de CAN FD (CAN FD extended format). O quadro 700 está formado da mesma maneira como o quadro 70 da Figura 5, exceto por um campo de dados 740 mais longo em comparação com o campo de dados 74 e por um campo de soma de avaliação 750 mais longo em comparação com o campo de soma de avaliação 75. O quadro 700 tem uma parte de cabeça 71 a 73, uma parte de dados 740 e uma parte terminal 75.

[0061] A soma de avaliação de CRC para o quadro de CAN FD 60, 600 no formato básico, que estão mostradas na Figura 3 e Figura 4, é designado como CRC-17. A soma de avaliação de CRC para o quadro de CAN FD 70, 700 no formato estendido, que estão mostradas na figura 5 e figura 5, é designada como CRC-21.

[0062] A Figura 7 mostra como exemplo, os traçados do sinal de transmissão TX-10 da estação de participantes 10, do sinal de recepção RX-20, da estação de participantes 20 e da visa de amostragem V-20 da estação de participantes 20, em cada caso sobre o tempo. A linha tracejada na Figura 7 indica, em cada caso, o limite de bit 50 entre bits individuais. Por razões de uma representação mais visível, para o sinal de recepção RX-20 e a vista de amostragem V-20 nem todas as linhas tracejadas para o limite de bit estão dotadas de um sinal de referência.

[0063] Na Figura 7 está mostrado o caso de que sobre a linha de barramento 3 primeiramente é transmitido um bit de transição em vazio, antes de o sinal de transmissão TX-10 começar com um bit de início de quadro (SOF-Bit). Daí seguem-se um bit 2 até bit 5, como mesmo nível como o bit de início de quadro. Depois do bit 5, está inserido um bit de preenchimento 52.

[0064] Consequentemente, com um retardamento não representado, que resulta da transferência do sinal de transmissão TX-10 através da linha de barramento 3, o sinal de recepção RX-20 correspondente ao sinal de transmissão TX-10. Esse sinal de recepção RX-20 pode apresentar um nível recessivo por várias razões (erro de hardware, outras interferências, radiação eletromagnética etc.), por um período de tempo T, embora o sinal de transmissão apresente um nível dominante do SOF-Bit. No sinal de recepção RX-20 falsificado desse modo, podem estar presentes, adicionalmente, impulsos de interferência GD curtos, dominantes, que falsificam adicionalmente o sinal de barramento 35, tal como mostrado na Figura 7. Esses impulsos de interferência GD podem formar-se, por exemplo, também por interferências externas, particularmente radiação eletromagnética etc. e, possivelmente, por exemplo, caso sejam mais curtos do que a menor unidade de tempo de barramento de um Time Quantum tq, não são detectadas pela estação de participantes receptora, portanto, aqui a estação de participantes 20. O sinal de recepção RX-20 continua falsificado.

[0065] A estação de participantes 20, devido ao sinal de recepção RX-20 falsificado, vê o sinal V-20. Depois do limite de bit 50 para o SOF- Bit segue-se uma sync_seg-phase dotada do sinal de referência 54. Daí segue-se uma fase de transferência prop_seg, que na Figura 7 está dotada do sinal de referência 55. Daí segue-se uma phase_seg1 dotada do sinal de referência 56 e uma phase_seg2, dotada do sinal de referência 57. A sequência das fases citadas 54 a 57 é igual para cada um dos bits.

[0066] A estação de participantes 20 explora o sinal de recepção RX-20 em pontos de amostragem SP1, SP2, SP3, SP4, SP5.Os pontos de amostragem SP1 a SP5 situam-se entre a phase_seg1, dotada do sinal de referência 56 e a phase_seg2, dotada do sinal de referência 57.

[0067] No caso mostrado na Figura 7 o ciclo de CAB nas estações de participantes 10, 20, 30, que também são designadas como nós, é fRX_nós == fTX_nós, isto é, o ciclo de recepção corresponde ao ciclo de transmissão. Aqui, um encurtamento/falsificação do bit de início de quadro (SOF) de "phase_seg2 + ε" é suficiente para provocar o problema aqui observado. O quinto ponto de amostragem SP5 dá no caso representado, erroneamente, um valor recessivo. Com 1 Mbit/s e um ponto de amostragem SP (SP - Sample Point) para os pontos de amostragem SP1, SP2, SP3, SP4, SP5 de 80%, um encurtamento de 205 ns é suficiente para gerar o problema aqui observado, tal como descrito previamente.

[0068] Na Figura 8 é mostrado o caso de que sobre a linha de barramento 3 primeiramente são enviadas sucessivamente, dois bits de transição em vazio 51, antes de o sinal de transmissão Tx-10 comece com um bit de início de quadro (SOF-Bit) dominante. Daí seguem-se um bit 2 até bit 4 com o mesmo nível como o bit de início de quadro. O bit 52, que se anexa ao bit 4 é transmitido de modo recessivo e, com isso, tem um outro nível do que os bits precedentes.

[0069] Consequentemente, resulta o sinal de recepção RX-20 na Figura 8, correspondente ao sinal de transmissão TX-10. Esse sinal de recepção RX-20 pode apresentar um nível dominante por diversas razões (erro de hardware, outras interferências, radiação eletromagnética etc.), por um período de tempo T (na Figura 8 sombreado em cinza), embora o sinal de transmissão apresente um nível recessivo do bit de transição em vazio. No sinal de recepção RX-20 falsificado desse modo, podem estar presentes, adicionalmente, impulsos de interferência GD curtos, recessivos, que falsificam adicionalmente o sinal de barramento 36, tal como mostrado na Figura 7. Esses impulsos de interferência GD podem formar- se, por exemplo, também por interferências externas, particularmente radiação eletromagnética etc. e, possivelmente, por exemplo, caso sejam mais curtos do que a menor unidade de tempo de barramento de um Time Quantum tq, não são detectadas pela estação de participantes receptora, portanto, aqui a estação de participantes 20. O sinal de recepção RX-20 continua falsificado.

[0070] A estação de participantes 20, devido ao sinal de recepção RX-20 vê o sinal V-20; Depois do limite de bit 50 entre os dois bits de transição em vazio 51, segue-se a sync_seg-phase dotada do sinal de referência 54. Daí segue-se uma fase de transferência prop_seg, que também está dotada na Figura 8 com o sinal de referência 55. Daí segue-se a phase_seg1, dotada do sinal de referência 56 e uma phase_seg2, dotada do sinal de referência 57. A sequência das fases citadas 54 a 57 é igual para cada um dos bits.

[0071] Também aqui a estação de participantes 20 explora o sinal de recepção RX-20 em pontos de amostragem SP1, SP2, SP3, SP4, SP5. Os pontos de amostragem SP1 a SP5 situam-se entre a phase_seg1, dotada do sinal de referência 56 e a phase_seg2, dotada do sinal de referência 57.

[0072] No caso mostrado na Figura 8, o ciclo de CAB nas estações de participantes 10, 20, 30, que também são designadas como nós, é fRX_nós == fTX_nós, isto é, o ciclo de recepção corresponde ao ciclo de transmissão. Aqui, um encurtamento/falsificação do segundo bit de transição em vazio 51, antes do bit de início de quadro (SOF) de "phase_seg2 + ε" é suficiente para provocar o problema aqui observado. O quinto ponto de amostragem SP5 dá no caso representado, erroneamente, um valor dominante. Com 1 Mbit/s e um ponto de amostragem SP (SP - Sample Point) para os pontos de amostragem SP1, SP2, SP3, SP4, SP5 de 80%, um encurtamento de 205 ns é novamente suficiente para gerar o problema aqui observado, tal como descrito previamente.

[0073] A Figura 9 mostra como exemplo de modalidade da presente invenção um quadro de CAN FD 6000 com um valor de contagem de inserção com 3 bits de largura, em um campo de SC, que está disposto no início do campo de soma de avaliação 65. Em relação ao formato de CAN FD usual de acordo com a Figura 3, estão, portanto, inseridos no quadro 6000 três bits de contagem de inserção no campo CRC. Os bits de preenchimento não estão representados.

[0074] Portanto, no presente exemplo de modalidade, para solução do problema descrito previamente para CRC-17 e CRC 21 transmissor e receptor de um quadro de CAN FD, com seu dispositivo de segurança 12, 22, 32, os bits de preenchimento que estão situados antes da região na qual o processo de bit de preenchimento fixado é comutado, portanto, os bits de preenchimento 52, antes do campo de CRC ou campo de soma de avaliação 65. O estado de contagem é transmitido conjuntamente no quadro transmitido 6000 no campo SC, tal como mostrado na Figura 9. O receptor compara o estado de contagem recebido do campo SC com seu próprio número de contagem dos bits de preenchimento 52. Os bits de preenchimento fixados não são incluídos na contagem. Caso os estados de contagem se diferenciem, isso é tratado como um erro de CRC, mesmo quando o cálculo de CRC efetivo não mostra nenhum erro.

[0075] Como só precisa ser garantida uma distância de Hamming de 6, precisam, portanto, ser detectados 5 erros, é suficiente usar no dispositivo de segurança 12, 22, 32 um contador de 3 bits. O estado de contagem transmitido no campo de SC mostra, portanto, o número dos módulos de bits de preenchimento 8. Portanto, seriam necessários pelo menos 8 erros para tornar esse estado de contagem de 3 bits (Stuff Count) inválido. O contador de 3 bits do dispositivo de segurança 22 pode estar abrangido na unidade de avaliação de CRC. Naturalmente, também pode ser usado um contador de 4 bits etc.

[0076] De acordo com a Figura 9, para transmissão do valor de contagem de inserção ou estado de contagem do contador de 3 bits do dispositivo de segurança 12, 22, 32 na no quadro 6000 o campo de soma de avaliação de CRC 65 é prolongado em seu início por três bits. Isso vale igualmente tanto para os quadros 60, 70, com polinômio de 17-CRC, como também para os quadros 600, 700 com polinômio de 21 bits.

[0077] Como pelos três bits adicionais do campo de SC também é gerado um outro bit de preenchimento fixado, prolonga-se o quadro 6000 de CAN FD por esse processo em 4 bits, independentemente do número dos bits de preenchimento 52, do campo de DLC ou do comprimento do identificador.

[0078] A contagem de inserção (Stuff Count) ou valor de contagem de inserção no quadro de CAN FD 6000, é incluída no cálculo de CRC, portanto, é tratado como os bits de dados.

[0079] Quando um erro de bit especial, tal como descrito no estado da técnica, não é descoberto pelo cálculo de CRC, esse erro leva ao fato de que o receptor chega a um outro resultado na contagem dos bits de preenchimento 52, o erro é depois reconhecido por uma comparação dos contadores de inserção, portanto, dos bits de preenchimento 52 contados pelo receptor e o número dos bits de preenchimento 52 indicado no campo de SC, o quadro 6000 é descartado pelo receptor como inválido.

[0080] Alternativamente, em vez de só os bits de preenchimento 52, também podem ser contados os bits no quadro 6000, alternativamente, também podem ser usados estados de contagem que têm mais de três bits de largura. Nesse processo, um erro de contagem de bit de preenchimento é tratado como um erro de CRC, o quadro de erro ou Error-Frame, portanto, é primeiramente transmitido depois de vista de ACK. Alternativamente, o receptor também já depois da recepção do último bit do campo de SC, pode realizar a comparação e transmitir um quadro errado.

[0081] De acordo com um segundo exemplo de modalidade, para solução do problema descrito previamente para CRC-17e CRC-21 como vetor de inicialização do gerador de CRC 13 A, 23 A, 33 A, em vez de "0...0" é usado o valor de inicialização "1...0". A inicialização pode ser realizada com os dispositivos de segurança 12, 22, 32, no dispositivo de segurança 22, especialmente com a unidade de avaliação de CRC 22 A e a unidade de inserção 22B. Desse modo, os problemas com relação aos dois valores críticos do bits identificadores ID28 a ID 25 de "0000" e "0001" não ocorrem mais.

[0082] Para o problema de que uma sequência de bits "00000" falsificada seja detectada erroneamente caso ela comece usando o valor de registro de CRC intermediário é igual a "0...0", problema que pode ocorrer em qualquer posição de bit entre SOF 61 (Start-of-Frame) e a soma de avaliação de CRC transmitida ou soma de teste de CRC, com o vetor de inicialização de "1...0" um valor de registro de CRC intermediário de "0...0" não pode ocorrer para os primeiros 18 bits transmitidos.

[0083] De resto, no segundo exemplo de modalidade, o sistema de barramento 1 é formado da mesma maneira como descrito no primeiro exemplo de modalidade.

[0084] Em um terceiro exemplo de modalidade, o sistema de barramento 1 está formado da mesma maneira como descrito no primeiro exemplo de modalidade. Diferentemente, porém, no terceiro exemplo de modalidade são observados por meio da Figura 10 os seguintes dois problemas.

[0085] Se em um primeiro caso, o valor de registro de CRC intermediário é igual a "0...0", enquanto uma sequência de bits de preenchimento é transmitida de "0", e o primeiro desses bits de "0" está encurtado por sincronização, o que é causado por ruídos sobre o barramento, então a sequência de bits de "00000|" ("|" representa aqui um bit de preenchimento transmitido) é explorada erroneamente como "00001" pelo receptor, tal como mostrado na Figura 10. O encurtamento ou falsificação pode novamente ter as causas citadas (erro de hardware, interferências externas, radiação eletromagnética etc.). Também impulsos de interferência GD adicionalmente dominantes podem influenciar negativamente a sincronização. Também o deslocamento de sinal 58 sempre existente por tempos de operação de barramento deve ser observado aqui. Isto é, que, eventualmente, os quatro "0" bits são explorados, em vez de cinco. Esse erro não é detectado pelo cálculo de CRC. Na Figura 10 adicionalmente aos traçados de sinais TX-10, RX- 20, V-20, analogamente à figura 7 e Figura 8, ainda está mostrado o traçado de sinal T10, que corresponde à vista da estação de participantes 10. De acordo com a Figura. 10, depois de um bit recessivo ou um bit de transição em vazio 52, é transmitida uma sequência de cinco bits dominantes, a saber, um bit1 a bit 5. Depois, é inserido um bit de preenchimento 52.

[0086] O caso da Figura 10 pode ocorrer quando o tempo de bit RX_ no > tempo de bit TX_nó (BitTime RX_node BitTimeTXnode), devido à tolerância de ciclos vale, sendo que nós representam uma das estações de participantes 10, 20, 30 como transmissor ou receptor.

[0087] Em vez de uma correção do erro de fase, o ruído não leva a nenhuma correção do erro de fase ou até mesmo uma correção na direção errada.

[0088] Se em um segundo caso, o valor de registro de CRC intermediário for igual a "0...0", enquanto uma sequência sem bits de preenchimento "00001" é transmitida, e o primeiro desses "0" bits é prolongado por sincronização, o que, por sua vez, é causado por ruído sobre o barramento, e depois a sequência de bits de "00001" como "0000l" ("l" representa aqui um bit de preenchimento transmitido, explorado erroneamente pelo receptor. Isso significa que cinco "0" bits são explorados, em vez de quatro. O "1" nessa sequência é interpretado como uma inserção "1" e é removido. A inserção não é detectada pelo cálculo de CRC.

[0089] Esse caso pode ocorrer caso o Tempo de bit RX_Nó >

[0090] Tempo de Bit TX_Nó (BitTime RX_Nó de < BitTime TX_Node) vale, devido à tolerância de ciclo e apenas caso, a posição de ponto de exploração está situada precocemente. Também isso é visível da Figura 10.

[0091] O caso inverso - recepção da sequência de bits "111111" não é um problema pelas seguintes razões. Um "1" de entrada pode modificar-se no CRC em (0...0). O "1" seguinte leva a um CRC, que é diferente de ("0...0") por mais de 17 bits. Um problema só pode ocorrer, caso o valor de CRC durante essa sequência de "1" não mudar. Mas esse, no entanto, não é o caso.

[0092] Como solução para o problema citado previamente, os dispositivos segurança 12, 22, 21 podem proceder de acordo com as seguintes possibilidades, que podem ser usadas alternativamente ou em qualquer combinação.

[0093] a) Tire bits de preenchimento de um cálculo de CRC, tal como em CAN clássico.

[0094] b) Use bits de preenchimento fixos ou em todo o quadro ou começando com a posição de bit FDF, o que é compatível com quadro de CAN clássico.

[0095] c) Inclua um bit virtual adicional na soma da avaliação de CRC no cálculo.

[0096] Isso, no entanto, não soluciona o problema, uma vez que piora a distância de Hamming em um caso especial para 1. Quando um registo de CRC atinge um valor de "0...0" em um quadro de FD, insira um "1" na lógica de CRC, em uma avaliação adicional do mecanismo de CRC. Realize isso, antes da avaliação do próximo bit recebido/transmitido. O "1" inserido pode ser visto como bit de preenchimento virtual, que só é visível para a lógica de CRC, e modifica o valor crítico de "0...0" no registro de CRC, antes de ser avaliado o próximo bit recebido/transmitido.

[0097] d) Transmita uma segunda sequência de CRC dentro do quadro.

[0098] e) Transmita o número de bits de preenchimento 52 dentro do quadro (menos transições do que nas possibilidades b) ou d)). Um exemplo de modalidade para essa possibilidade foi descrito previamente como primeiro exemplo de modalidade. A seguir, são apresentados outros exemplos de modalidade.

[0099] Em uma proposta mais formal, para um tratamento do problema, é introduzido um modelo errado, tal como se segue:

[00100] • Tipo de erro A: Bit Flip ou inversão de bit. O cálculo de CRC é um processo válido, para detectar um erro desse tipo e põe à disposição a distância de Hamming desejada (HD-Level).

[00101] • Tipo de erro B (problemas citados previamente): encurtamento ou prolongamento da sequência de bits em conexão com bits de preenchimento 52. Isso não leva um erro de comprimento de quadro, tal como descrito previamente. Um encurtamento ou prolongamento pode ocorrer várias vezes por quadro 60, 70, 600, 700, 6000. Dentro de um quadro 60, 70, 600, 700, 6000 é possível tanto um encurtamento como um prolongamento, que é determinado pela relação entre a relação de ciclo de transmissor e receptor. Para detectar esse tipo de erro, o receptor precisa conhecer o comprimento do quadro, inclusive o número de bits de preenchimento 52.

[00102] A esse respeito, deve ser observado que o resultado de CRC é confiável, caso o algoritmo de CRC seja usado exatamente para o mesmo número de bits (comprimento de quadro) no lado do transmissor e no lado do receptor. De resto, portanto, quando menos ou mais bits forem usados no receptor sobre o algoritmo de CRC, isso deve ser visto como danificado.

[00103] Para as seguintes medidas para cobrir os tipos de erros A/B, a atual (11/09/2014) ISO CD 118898-1 dá o ponto de partida. A robustez da integridade de dados de CAN FD deve ser aperfeiçoada em comparação com Classic CAN.

[00104] O uso de bits de preenchimento fixos (comparado a possibilidade b) mais acima) leva a um número conhecido de bits, que são esperados pelo receptor. O comprimento do quadro não é variável. Essa é uma solução simples, mas leva a uma transição mais alta, com o que a taxa de bits líquida cai em comparação com a atual ISO CD 11898- em aproximadamente 10%.

[00105] De acordo com um quarto exemplo de modalidade, em uma outra variante de solução, são descritas, além dos problemas observados previamente, adicionalmente informações sobre o número de bits de preenchimento 52 (contador de bit de preenchimento, StuffBit Count, SC) estão abrangidos pelo quadro 6000, tal como mostrado na Figura 9 e descrito com relação ao primeiro exemplo de modalidade. As informações também podem ser designadas como informações de comprimento.

[00106] Do contador de bit de preenchimento pode ser transmitido, depois de feita a mudança de um processo de inserção de CAN clássico para um processo de bit de preenchimento fixado, com bits de preenchimento regulamente fixados. De outro modo, um bit de preenchimento inserido na sequência de contador de bit de preenchimento não poderia ser contado conjuntamente no contador de bit de preenchimento.

[00107] Ainda adicionalmente a isso, no presente quarto exemplo de modalidade é realizado um monitoramento de segurança da informação de comprimento, portanto, das informações sobre o número de bits de preenchimento no quadro 6000.

[00108] Se ocorrer em um quadro um tipo de erro B, a soma de verificação está danificada. Se no mesmo quadro o tipo de erro falsificar o estado de contagem dos dispositivos de segurança 12, 22, 32, então o receptor não consegue detectar um quadro falsificado.

[00109] Isso torna necessário monitorar adicionalmente segurança da informação de comprimento transmitida (valor de contagem de bit de preenchimento, Módulo 8).

[00110] Portanto, de acordo com a Figura 11 em um quadro 6001 é anexado ao campo de SC um bit de paridade como informação de segurança, de modo que também o bit de paridade é transmitido pelo campo de soma de avaliação 65. O bit de paridade é, efetivamente, o bit de preenchimento fixo sempre inserido. Os dispositivos de segurança 12, 22, 32 modificam o bit de paridade dependendo de se a soma do teste de CRC está ou não danificada. Desse modo, também a uma ocorrência simultânea dos tipos de erros A e B um quadro danificado 6001 pode ser identificado com segurança.

[00111] De acordo com um quinto exemplo de moda, em uma outra variante de solução outras informações, a saber, somas de verificação de CRC separadas são calculadas para o conteúdo do contador de bit de preenchimento e, por exemplo, para um CRC de 9 bits, como bits SCRC8 até SCRC0 abrangidos em um quadro 6002 como informação de segurança, tal como mostrado na Figura 12. Uma soma de teste de CRC possível com 9 bits é o DARC-8 CRC conhecido como polinômio de gerador x8 + x5 + x4 + x3 + 1. Também pode ser usada uma soma de teste de 5-Bits CRC, com uma segurança um pouco menor (distância de Hamming HD). Nos bits SCRC8 a SCRC0 os valores determinados por meio do polinômio de gerador estão contidos acima do valor de contagem dos bits de preenchimento no quadro 6002. Também dessa maneira, pode ser identificado com segurança um quadro 6002 danificado, a uma ocorrência simultânea dos tipos de erros A e B.

[00112] A Tabela 3 abaixo mostra as diversas soluções, descritas previamente, em resumo. O comprimento total do campo de CRC resulta do comprimento do CRC, do comprimento do contador de bits de preenchimento, do comprimento da informação de segurança adicional e do número de bits de preenchimento fixados. "SC" representa Stuff-Bit-Count ou contador de bits de preenchimento e "f.s." representa bits de preenchimento fixados. Tabela 3

[00113] Nesse caso, o número de solução na Tabela 3 corresponde ao primeiro exemplo de modalidade. O número de solução 2 na Tabela 3 corresponde ao quarto exemplo de modalidade. O número de solução 3 na Tabela 3 corresponde a uma variante do quinto exemplo de modalidade com 5-Bit-CRC. O número de solução 4 na Tabela 3 corresponde à outra variante do quinto exemplo de modalidade com 9- Bit-CRC.

[00114] Todas as configurações descritas previamente do sistema de barramento 1 das estações de participantes 10, 20, 30 e do processo podem encontrar aplicação individualmente ou em todas as combinações possíveis. Particularmente, todas características dos exemplos de moralidade descritos previamente podem ser combinadas ou suprimidas livremente. Adicionalmente, são concebíveis, particularmente, as seguintes modificações:

[00115] O sistema de barramento 1 de acordo com os exemplos de modalidade, descrito previamente, está descrito por meio de um sistema de barramento baseado no protocolo de CAN FD. O sistema de barramento 1 de acordo com os exemplos de modalidade, porém, também pode ser um outro tipo de rede de comunicação. É vantajoso, mas não é um pressuposto obrigatório que no sistema de barramento 1 esteja garantido, pelo menos por determinados intervalos de tempo, um acesso exclusivo, livre de colisão, de uma estação de participantes 10, 20, 30 a um canal em comum.

[00116] O número e a disposição das estações de participantes 10 a 30 no sistema de barramento dos exemplos de modalidade e das modificações das mesmas é de livre escolha. Particularmente também podem estar presentes apenas as estações de participantes 10, 20, ou 30 no sistema de barramento 1. São possíveis quaisquer combinações desejadas das estações de participantes 10 a 30 nos sistemas de barramento 1.

[00117] Os dispositivos de segurança 12, 22, 32, em vez da modalidade mostrada para eles na Figura 1, em cada caso, também podem estar previstos no dispositivo de controle de comunicação 11, 21, 31 correspondente. Também uma ou mais dessas estações de participantes pode/podem, alternativamente ou adicionalmente, às estações de participantes 10,20, 30, estar presentes no sistema de barramento 1 em qualquer combinação desejada com as estações de participantes 10, 20, 30.

Claims (10)

1. Processo para a transmissão serial de quadros (6000; 6001; 6002) através de uma linha de barramento (3) de um transmissor para pelo menos um receptor, sendo que pelo transmissor são inseridos nos quadros (6000; 6001; 6002) bits de preenchimento (52) para a geração de flancos de sinais adicionais e na dependência dos valores de vários bits precedentes, caracterizado pelo fato de que o transmissor do quadro (6000; 6001; 6002) conta os bits de preenchimento (52), que são inseridos na dependência dos valores de vários bits precedentes, e sendo que uma informação sobre o número de bits de preenchimento (52) contados no quadro enviado (6000; 6001; 6002) é transmitida conjuntamente.

2. Processo de acordo com a reivindicação 1, caracterizado pelo fato de que adicionalmente à informação sobre o número de bits de preenchimento (52) contados, é transmitida conjuntamente uma outra informação de segurança referente ao número contado de bits de preenchimento (52) no quadro transmitido (6000; 6001; 6002).

3. Processo de acordo com a reivindicação 1 ou 2, caracterizado pelo fato de que o receptor do quadro (6000; 6001; 6002) conta os bits de preenchimento (52) na dependência dos valores de vários bits precedentes e compara com a informação, que é transmitida conjuntamente no quadro transmitido (6000; 6001; 6002) sobre o número de bits de preenchimento (52) contados, e sendo que o receptor descarta o quadro recebido (6000; 6001; 6002), quando os bits de preenchimento (52) contados pelo receptor no quadro recebido (6000; 6001; 6002) são diferentes da informação, que é transmitida conjuntamente no quadro transmitido (6000; 6001; 6002) sobre o número de bits de preenchimento (52) contados.

4. Processo de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que em uma primeira parte do quadro (6000; 6001; 6002) são inseridos bits de preenchimento (52) na dependência dos valores de vários bits precedentes, sendo que em uma segunda parte do quadro (6000; 6001; 6002) são inseridos bits de preenchimento (52) como bits de preenchimento fixados em posições fixas, sendo que o transmissor do quadro (6000; 6001; 6002) conta os bits de preenchimento (52), que se situam antes da região na qual é feita a comutação para o processo de bits de preenchimento fixados, e sendo que uma informação sobre o número de bits de preenchimento (52) contados é transmitida conjuntamente no quadro transmitido (6000; 6001; 6002).

5. Processo de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que o quadro (6000; 6001; 6002) apresenta uma parte de cabeça (61, 62, 63), um parte de dados (64) e uma parte final (65), sendo que a parte de cabeça (61, 62, 63) compreende um identificador (62), sendo que o quadro (6000; 6001; 6002) compreende uma soma de teste de CRC (65), e sendo que a informação sobre o número de bits de preenchimento (52) contados é transmitida conjuntamente na parte final (65) do quadro (6000; 6001; 6002) transmitido antes da soma de teste de CRC.

6. Processo de acordo com a reivindicação 5, caracterizado pelo fato de que a informação sobre o número de bits de preenchimento (52) contados é incluída no cálculo da soma de teste de CRC.

7. Processo de acordo com a reivindicação 5 ou 6, caracterizado pelo fato de que entre a informação sobre o número de bits de preenchimento (52) contados e a soma de teste de CRC é inserido um bit de preenchimento fixado, que, como bit de paridade, contém uma informação de segurança sobre o número de bits de preenchimento (52) contados.

8. Processo de acordo com qualquer uma das reivindicações precedentes, caracterizado pelo fato de que para contagem dos bits de preenchimento é usado um contador de 3 bits.

9. Estação de participante (10; 20; 30) para um sistema de barramento (1), caracterizada pelo fato de que compreende um dispositivo de transmissão/recepção (13; 23; 33) para transmissão de um quadro (6000; 6001; 6002) a e/ou para receber um quadro (6000; 6001;6002) de uma outra estação de participantes do sistema de barramento (1), com a qual o quadro (6000; 6001; 6002) é transmissível por meio de transmissão serial através de uma linha de barramento (3) de um transmissor para pelo menos um receptor, e um dispositivo de segurança (12; 22; 32) para fixação de um número de bits de preenchimento (52) inseridos no quadro (6000; 6001; 6002), sendo que o dispositivo de transmissão/recepção (13; 23; 33) está configurado para, antes da transmissão de um quadro (6000; 6001; 6002), inserir no quadro (6000; 6001; 6002) de acordo com uma regra predeterminada, bits de preenchimento (52) para geração de flancos de sinais adicionais e dependendo dos valores de vários bis precedentes, e/ou na avaliação de um quadro (6000; 6001; 6002) recebido, remover novamente os bits de preenchimento (52), e sendo que o dispositivo de segurança (12; 22; 32) está configurado para contar os bits de preenchimento (52), que são inseridos na dependência dos valores de vários bits precedentes, e para inserir uma informação sobre o número de bits de preenchimento (52) contados no quadro (6000; 6001; 6002) de modo que a informação é transmitida conjuntamente no quadro (6000; 6001; 6002) transmitido.

10. Sistema de barramento (1), caracterizado pelo fato de que compreende uma linha de barramento (3), e pelo menos duas estações de participantes (10, 20, 30), que podem ser conectadas umas às outras através da linha de barramento (3), de tal modo que elas podem comunicar-se entre si, sendo que pelo menos uma das pelo menos duas estações de participantes (10, 20, 30) é uma estação de participantes (10; 20; 30) como definida na reivindicação 9.