BREVET DE PERFECTIONNEMENT
au brevet belge ? 886.630 du 12 décembre 1980
<EMI ID=1.1>
Transistor à film mince.
Inventeurs : Scott H. HOLMBERG et Richard A. FLASCK
Convention Internationale : Priorité d'une demande de brevet déposée aux Etats-Unis d'Amérique le 6 septembre
1983 sous le N[deg.] 529.299 aux noms des inventeurs.
Des demandes correspondantes ont été déposées aux EtatsUnis d'Amérique le 13 décembre 1979 sous le N[deg.] 103.011 et le 19 novembre 1980 sous le N[deg.] 208.278, toutes deux aux noms des inventeurs.
La présente invention concerne un transistor à effet de champ et à film mince, et plus spécifiquement un transistor
à effet de champ et à film mince du type formé à partir d'un alliage amorphe comprenant au moins du silicium et du fluor. A cet égard, référence est faite au brevet US n[deg.] 4.217.374 aux noms de Stanford R. Ovshinski et Masatsugu Izu intitulé
: AMORPHOUS SEMICONDUCTORS EQUIVALENT TO CRYSTALLINE SEMICONDUCTORS (semiconducteurs amorphes équivalant à des semiconducteurs cristallins) et au brevet US n[deg.] 4.226.898 aux noms de Stanford R. Ovshinski et Arun Madan, de même titre.
Le silicium constitue la base de l'immense industrie des semiconducteurs cristallins et il est le matériau qui est utilisé dans pratiquement tous les circuits intégrés du commerce actuellement produits. Dès le moment où la technologie des semiconducteurs cristallins a atteint le niveau commercial, elle est devenue le fondement de l'immense industrie actuelle qui fabrique des dispositifs semiconducteurs. Ceci a été dû à la capacité des scientifiques qui ont obtenu la croissance pratiquement sans défaut de cristaux de germanium, et particulièrement de silicium, pour ensuite les transformer en matériaux extrinsèques contenant des régions à conductivité de type P et de type N.
Ce résultat a été obtenu en diffusant dans ces matériaux cristallins quelques parties par million de matériaux dopants donneurs (N) ou accepteurs (P), ces matériaux étant introduits pour former des impuretés de substitution dans les matériaux cristallins pratiquement purs en vue d'augmenter leur conductibilité électrique et pour déterminer leur conduction soit de type P soit de type N.
Les procédés de fabrication des semiconducteurs utilisés pour obtenir des cristaux de jonction P-N mettent en oeuvre des procédures extrêmement complexes, demandant du temps et coûteuses, de même que des températures de traitement élevées. C'est pourquoi ces matériaux cristallins utilisés dans les transistors et autres dispositifs de commande du courant sont produits dans des conditions très soigneusement contrôlées en faisant croître des cristaux individuels et uniques de silicium et de germanium aux endroits où on désire établir des jonctions P-N en dopant ces cristaux uniques au moyen de quantités extrêmement faibles et extrêmement critiques de dopants. Ces procédés de croissance de cristaux permettent d'obtenir des pastilles ou tranches cristallines relativement petites sur lesquelles sont formés les circuits intégrés.
Dans ce domaine de la technologie d'intégration à l'échelle de la pastille, la faible surface des pastilles cristallines limite les dimensions d'ensemble des circuits intégrés que l'on peut former sur elles. Lorsqu'il s'agit d'applications où il faut des surfaces importantes, ce qui est le cas de la technologie de l'affichage, il n'est pas possible de fabriquer des pastilles de cristal ayant des surfaces de l'importance qui est nécessaire ou que l'on désire obtenir. Les dispositifs sont constitués, du moins en partie, en diffusant des dopants de type P ou de type N dans le substrat. En outre, chaque dispositif est constitué entre des canaux isolants diffusés dans le substrat.
La densité d'enregistrement (nombre de dispositifs par unité de surface de la pastille) est également limitée sur les pastilles de silicium du fait des courant de fuite apparaissant dans chaque dispositif et de la puissance nécessaire pour faire fonctionner ces dispositifs, dont chacun engendre une chaleur indésirable. Les pastilles de silicium ne dissipent pas facilement la chaleur. Par ailleurs, les courants de fuite ont un effet nocif sur la durée de vie de la batterie ou de la cellule de puissance utilisée lorsqu'il s'agit de dispositifs portatifs.
Dans la plupart des circuits de type MOS, la vitesse de commutation est en relation directe avec la longueur de porte, la longueur la plus courte étant liée à la vitesse la plus élevée. Les procédés de fabrication par diffusion ou par photolithographie, et d'autres procédés de fabrication cristallographiques limitent la dimension la plus faible qui peut être réalisée pour la porte.
En outre, la densité d'enregistrement est extrêmement importante du fait que les dimensions de la cellule sont en relation exponentielle avec le coût de chaque dispositif. C'est ainsi qu'une diminution de la dimension de la matrice selon un facteur de deux détermine une diminution du coût selon un facteur dont l'ordre de grandeur est de six.
En résumé, les paramètres des transistors et des circuits intégrés à cristal de silicium qui ne varient pas comme on le désire exigent de grandes quantités de matériaux et des températures de traitement élevées, ne peuvent être obtenus que sur des pastilles de surface relativement faible, et ils sont coûteux et longs à produire. Des dispositifs basés sur le silicium amorphe peuvent éliminer ces inconvénients du silicium cristallin. Le silicium amorphe peut être obtenu plus rapidement, plus facilement, à des températures plus basses, et avec des surfaces plus importantes que lorsqu'il s'agit de silicium cristallin.
En conséquence, des efforts considérables ont été entrepris pour mettre au point des procédés permettant de déposer facilement des alliages ou des films semiconducteurs amorphes, chacun pouvant couvrir des surfaces relativement importantes si on le désire, et qui ne sont limitées que par les dimensions de l'équipement de dépôt, et qui pourraient être dopés pour former des matériaux de type P et de type N et constituer des transistors et des dispositifs à jonction P-N supérieurs du point de vue de leur coût et/ou de leur fonctionnement à ceux produits par leurs contreparties cristallines. Pendant de nombreuses années, ces travaux ont été pratiquement non productifs.
Les films de silicium ou de germanium amorphe (groupe IV) sont normalement coordonnés quatre fois et on a constaté qu'ils comprennent des microvides et des liaisons non saturées, ainsi que d'autres défauts qui provoquent une forte densité d'états localisés dans leur intervalle de bande. La présence d'états localisés à haute densité dans l'intervalle de bande de films semiconducteurs en silicium amorphe avait pour conséquence que ces films ne pouvaient être dopés, ou modifiés de toute autre manière, avec succès en vue de rapprocher le niveau de Fermi des bandes de conduction ou de valence, ce qui les rendait inutilisables pour établir les jonctions P-N nécessaires à des transistors et autres dispositifs de commande du courant.
Dans leurs efforts pour réduire les problèmes qui viennent d'être mentionnés et concernant le silicium et le germanium amorphe, W.E. Spear et P.G. Le Comber du Carnegie Laboratory of Physics de l'Université de Dundee à Dundee, Ecosse, ont effectué certains travaux sur le dopage par substitution du silicium amorphe ("Substitutional Doping of Amorphous Silicon") qui ont fait l'objet d'un rapport publié par "Solid State Communications", volume 17, pages 1193-1196 de 1975, le but étant de réduire les états localisés dans l'intervalle de bande du silicium ou du germanium amorphe et de rendre ces éléments plus ou moins semblables au silicium ou au germanium intrinsèque cristallin, et de doper par substitution les matériaux amorphes au moyen de dopants classiques appropriés, comme dans le cas du dopage de matériaux cristallins,
de manière à les rendre extrinsèques et pourvus d'une conduction de type P ou N.
La réduction des états localisés a été obtenue par dépôt par décharge luminescente de films de silicium amorphe, procédé selon lequel on fait passer du gaz silane (SiH4) dans un tube à réaction où le gaz est décomposé par une décharge luminescente à haute fréquence et déposée sur un substrat dont la température est comprise entre environ 500 et 600[deg.]K (227 à 327[deg.]C). Le matériau déposé sur le substrat est un matériau amorphe extrinsèque consistant en silicium et en hydrogène. Pour produire un matériau amorphe, on commence par mélanger un gaz de phosphine (PH3) pour une conduction de type N ou un gaz de diborane (B2H6) pour une conduction de type P, avec le gaz silane, et on fait passer l'ensemble dans le tube à réaction à décharge fluorescente dans les mêmes conditions de fonctionnement.
La concentration gazeuse des dopants utilisés est comprise entre environ
<EMI ID=2.1>
déposé comprend probablement un dopant de substitution constitué par des phosphores ou du bore et on constate qu'il est extrinsèque et de conduction de type N ou P.
Bien que ces chercheurs ne l'aient pas su, on sait maintenant grâce à des travaux d'autres chercheurs que l'hydrogène contenu dans le silane se combine à une température optimale avec un grand nombre de liaisons non saturées du silicium lors du dépôt par décharge lumines- cente, ce qui réduit sensiblement la densité des états localisés dans l'intervalle de bande et permet de rendre les propriétés électroniques du matériau amorphe beaucoup plus proches de celles du matériau cristallin correspondant.
D.I. Jones, W.E. Spear, P.G. Le Comber, S. Li, et R. Martins ont également effectué des travaux sur la prépara-
<EMI ID=3.1>
techniques de dépôt similaires. Le matériau obtenu s'est révélé comme présentant une densité élevée des états localisés dans son intervalle de bande. Bien qu'il soit possible de doper le matériau, son rendement est sensiblement plus faible que celui que l'on peut obtenir avec le a-Si:H. Dans le rapport concernant ces travaux et qui a paru dans le Philosophical Magazine B. volume 39, page 147 (1979), la conclusion des auteurs est que du fait de la forte densité des états dans l'intervalle de bande, le matériau obtenu constitue: "... un matériau moins intéressant que l'a-Si pour effectuer des expériences de dopage et en vue d'applications possibles".
L'incorporation d'hydrogène dans le procédé au silane mentionné ci.-dessus présente non seulement des limites basées sur le rapport fixe existant entre l'hydrogène et le silicium dans le silane, mais, et ceci est plus important, du fait que les diverses configurations des liaisons du Si:
H introduisent de nouveaux états anti-liaisons pouvant avoir des conséquences nuisibles pour ces matériaux. Il existe donc des limites fondamentales à la réduction de la densité des états localisés dans ces matériaux, et qui sont particulièrement nuisibles du point de vue d'un dopage efficace de type P aussi bien que de type N. La densité des états des matériaux obtenus par dépôt de silane conduit à une largeur étroite de la zone d'épuisement qui, de son côté, limite le rendement du dispositif dont le fonctionnement dépend du glissement des porteurs libres.
Le procédé de fabrication de ces matériaux qui fait appel seulement au silicium et à l'hydrogène a également pour conséquence une densité élevée des états de surface ayant un effet sur tous les paramètres ci-dessus.
Lorsque le procédé de dépôt de silicium à partir de gaz silane et par décharge luminescente a été mis au point, des travaux ont été effectués sur le procédé de dépôt par pulvérisation de films de silicium amorphe dans une atmosphère constituée par un mélange d'argon (nécessaire au procédé de dépôt par pulvérisation) et d'hydrogène moléculaire pour déterminer les effets de cet hydrogène moléculaire sur les caractéristiques du film de silicium amorphe déposé. Ces recherches ont montré que l'hydrogène se comportait comme un agent compensateur déterminant des liaisons de manière à réduire les états localisés dans l'intervalle de bande.
Cependant, le degré de réduction des états localisés dans l'intervalle de bande obtenu par le procédé de dépôt par pulvérisation est très inférieur à celui obtenu par le procédé de dépôt par silane décrit ci-dessus. Les matériaux dopants de type P et N décrits ci-dessus ont également été utilisés avec le procédé de pulvérisation pour produire des matériaux dopés de types P et N. Ces matériaux se sont révélés comme ayant une capacité de dopage plus faible que celle des matériaux produits par le procédé de décharge luminescente. Aucun de ces procédés ne permet de produire des matériaux dopés efficacement selon le type P et comprenant une concentration suffisamment élevée d'accepteurs pour produire des dispositifs commerciaux à jonctions P-N.
Le rendement du dopage de type N est inférieur aux niveaux commerciaux acceptables et souhaitables, et le dopage de type P est particulièrement indésirable du fait qu'il augmente le nombre d'états localisés dans l'intervalle de bande.
On a proposé divers procédés de fabrication et de construction de transistors et de dispositifs à film mince où on réalise les divers films du transistor en des matériaux différents présentant des caractéristiques électriques diverses. Par exemple, on a proposé des transistors à film mince où l'on utilise des films d'oxyde de nickel, des films de silicium, des films de silicium amorphe et des films de silicium et d'hydrogène amorphes formés à partir de silane, comme mentionné ci-dessus. On a également proposé des configurations géométriques variées telles qu'une construc- tion MOS-plane.
Le dépôt préalable de silicium amorphe, modifié par l'hydrogène provenant du gaz silane dans le but de le faire ressembler plus étroitement à du silicium cristallin, et qui a été dopé d'une manière similaire à celle du dopage de silicium cristallin, présente des caractéristiques qui, sous certains aspects importants, sont inférieures à celles de silicium cristallin dopé. Comme le font remarquer Le Comber et Spear, et d'autres chercheurs mentionnés ci-dessus, le courant de fuite des dispositifs à transistor à base de
<EMI ID=4.1>
<EMI ID=5.1>
ampères, la fréquence de commutation du dispositif étant d'environ 104 Hz et la stabilité étant faible du fait que le matériau se dégrade avec le temps.
On a proposé de réaliser une pile solaire, qui est essentiellement un redresseur photosensible, en utilisant un alliage amorphe comprenant du silicium et du fluor, et ceci dans le brevet US n[deg.] 4.217.374 sus-mentionné au nom de Stanford R. Ovshinski et Masatsugu Izu et intitulé "Amorphous Semiconductor Equivalent to Crystalline Semiconductors" (Semiconducteur amorphe équivalant aux semiconducteurs cristallins) ainsi que dans le brevet US n[deg.] 4.276.898 aux noms de Stanford R. Ovshinsky et Arun Madan, et de même titre.
Selon l'invention, il est créé un transistor à effet de champ et à film mince comprenant une région de source, une région de drain, un isolateur de porte, un alliage amorphe déposé sous forme d'un film mince et comprenant au moins du silicium et du fluor couplé à la région de source, à la région de drain et à l'isolateur de porte, et une électrode de porte en contact avec l'isolateur de porte.
De préférence, l'alliage amorphe comprend également de l'hydrogène tel qu'un alliage amorphe répondant à la formule a-Sia:FbHc où "a" représente un pourcentage atomique compris entre 80 et 98, "b" un pourcentage atomique compris entre 1 et 10, et "c" un pourcentage atomique compris entre 1 et 10.
Le transistor à,effet de champ peut se présenter selon des géométries variées y compris des constitutions sembla- bles au type V-MOS selon l'invention, et il peut être déposé sur des substrats divers avec un isolateur entre les régions actives du transistor à effet de champ et à film mince et un substrat conducteur tel qu'un métal. Les transistors peuvent être déposés sur un isolateur, un semiconducteur, un métal isolé ou un substrat semiconducteur isolé. Du fait de la capacité qu'ils présentent d'être formés sur des substrats divers et du faible niveau de fuite et du faible courant de fonctionnement, les transistors peuvent également être formés les uns au-dessus des autres, c'est-à-dire empilés.
Le transistor à effet de champ et à film mince peut présenter diverses caractéristiques souhaitables selon la géométrie particulière qui a été choisie et l'épaisseur du film constitué en un matériau à base de silicium amorphe et de fluor, ces caractéristiques pouvant être par exemple un courant de saturation, en courant continu, très faible et de seulement 10 -6 ampères et pouvant atteindre et dépasser 10 -4 ampères, une fréquence de coupure supérieure dépassant au moins 10 MHz, un rapport élevé entre la résistance de
<EMI ID=6.1>
et un très faible courant de fuite d'environ 10 ampères ou moins. En outre l'alliage ne se dégrade pas avec le temps.
En conséquence, un premier but de l'invention est de créer un dispositif à transistors à effet de champ et à film mince comprenant une région de source, une région de drain, un isolateur de porte, et une électrode de porte en contact avec ledit isolateur de porte, caractérisé par un alliage amorphe déposé sous forme d'un film mince et comprenant au moins du silicium et du fluor couplé à ladite région de source, à ladite région de drain et audit isolateur de porte.
Un second but de l'invention est de créer un dispositif à transistors à effet de champ et à film mince comprenant une région de source, une région de drain, un isolateur de porte, un alliage semiconducteur déposé sous forme d'un film mince et couplé à ladite région de source, à ladite région de drain et audit isolateur de porte, caractérisé en ce que sa constitution est de type V-MOS.
On décrira maintenant à titre d'exemple le mode de réalisation préféré de l'invention, avec référence aux dessins annexés à la présente description et dans lesquels:
la figure 1 est une vue en coupe verticale d'un mode de réalisation d'un transistor à effet de champ et à film mince obtenu par dépôt, réalisé selon les enseignements de la présente invention et comprenant des régions métalliques de source et de drain semblables à celles d'un transistor de type MOS-plan, la figure 2 est un diagramme qui représente un circuit schématique du transistor illustré à la figure 1, la figure 3 est une vue en coupe verticale d'un second mode de réalisation d'un transistor à effet de champ et à film mince semblable au transistor représenté à la figure 1, comprenant des régions de source et de drain semiconductrices,
la figure 4 est un diagramme représentant un circuit schématique du transistor illustré à la figure 3, la figure 5 est une vue en coupe verticale d'un autre mode de réalisation d'un transistor à effet de champ et à film mince appliqué par dépôt, semblable au transistor représenté à la figure 1, comprenant des régions métalliques de source et de drain semblables à celles d'un transistor de type V-MOS, la figure 6 est un diagramme représentant un circuit schématique du transistor illustré à la figure 5, la figure 7 est une vue en coupe verticale d'un second mode de réalisation d'un transistor à effet de champ et à film mince appliqué par dépôt et semblable au transistor représenté à la figure 5, comprenant des régions de source et de drain semiconductrices,
la figure 8 est un diagramme représentant un circuit schématique du transistor illustré à la figure 7, la figure 9 est une vue en coupe verticale d'un transistor à effet de champ et à film mince appliqué par dépôt, semblable par son fonctionnement aux transistors représentés aux figures 1 à 8, mais dont la géométrie est différente.
Référence étant maintenant faite plus en détail aux figures, la figure 1 représente un transistor à effet de champ et à film mince 10 réalisé selon les enseignements de la présente invention. Comme représenté, le transistor 10 est formé sur un substrat 12 en matériau isolant qui peut être un matériau à base de silicium, une couche d'un matériau polymérique ou un isolateur placé par dessus le métal. Selon les enseignements de la présente invention, une fine couche d'alliage 14 comprenant du silicium et du fluor, et pouvant également contenir de l'hydrogène, et qui peut être dopée pour former un alliage de type N ou de type P, est déposée sur le substrat 12.
Par dessus cette couche d'alliage
14 est prévue une couche ou bande 16 d'un matériau isolant tel qu'un oxyde de champ, et à une certaine distance de celui-ci, une autre couche ou bande 18 en un matériau isolant tel qu'un oxyde de champ.
Un canal ou ouverture 20 est formé par exemple par des techniques classiques de photolithographie entre les deux bandes 16 et 18. Un conducteur métallique de source 22 est déposé par dessus la bande 16, et une partie de celui-ci est en contact avec la couche d'alliage 14 de manière à former un contact de barrière de Schottky à l'interface entre le métal de source 22 et la couche d'alliage amorphe 14.
De la même manière, un conducteur ou couche 24 d'un métal de drain est déposé par dessus la bande isolante 18, avec une partie de ce métal en contact avec la couche d'alliage 14 espacée du métal de source 22. L'interface entre le métal de drain 24 et la couche amorphe 14 crée un autre contact de barrière de Schottky. Une couche d'isolateur de porte 26 en un matériau isolant tel que de l'oxyde de porte ou du nitrure de porte 26 est déposée par dessus le métal de source 22 et le métal de drain 24 et en contact avec la couche d'alliage amorphe 14 entre le métal de source et de drain. Sur cette couche 26 du matériau isolant de porte est déposé un conducteur de porte 28 pouvant être réalisé en tout métal approprié tel que de l'aluminium ou du molybdène.
Sur le,conducteur de porte est déposée une autre couche 30 d'un matériau isolant pour passiver le dispositif, qui est représenté sur la figure comme étant un oxyde de champ.
Les couches isolantes 16 et 30 sont reliées avant le transistor adjacent suivant à la source 22 reliée à un conducteur externe. La couche isolante 16 forme l'isolateur pour le dispositif suivant semblable à l'isolateur 18 du transistor 10 qui est représenté.
La couche isolatrice de porte 26 et les bandes 16 et 18 du matériau isolant auquel il est fait référence comme étant un oxyde de champ peuvent être réalisées en un oxyde métallique, du dioxyde de silicium ou autre isolateur tel que du nitrure de silicium. Le métal de source 22 et le métal de drain 24 peuvent être constitués en tout métal conducteur approprié tel que de l'aluminium, du molybdène ou un métal à forte résistance au travail tel que de l'or-palladium, du platine ou du chrome. L'isolateur de porte peut être un nitrure, du dioxyde de silicium ou du nitrure de silicium.
Selon les enseignements de la présente invention, on utilise pour former la couche d'alliage amorphe 14 un alliage contenant du silicium et du fluor, pouvant également contenir de l'hydrogène. Cet alliage permet d'obtenir les caractéristiques désirées énumérées ci-dessus et que l'on peut utiliser pour de nombreux circuits différents. La couche d'alliage 14 est de préférence constituée en aSia:Fb:Hc où "a" représente un pourcentage atomique compris entre'80 et 98, "b" un pourcentage atomique compris entre 1 et 10 et "c" un pourcentage atomique compris entre 1 et 10.
L'alliage peut être dopé avec un dopant du groupe V ou du groupe III des éléments de la Table Périodique, leur quantité représentant entre 10 et 1000 parties par million
(ppm). Les matériaux dopants et la quantité de dopage peuvent varier.
L'épaisseur de la couche d'alliage 14 du matériau amorphe peut être comprise entre 100 et 5000 Angstrôms, une
<EMI ID=7.1>
Le métal de source 22 et le métal de drain 24 peuvent également présenter des épaisseurs comprises entre 500 et .
<EMI ID=8.1> d'approximativement 2.000 Angstrôms. Le conducteur de porte
28, bien qu'ayant été décrit comme constitué en métal, peut être réalisé, si on le désire, en un matériau semiconducteur dopé.
Selon la géométrie et les épaisseurs des différentes couches, on peut constituer un transistor à effet de champ comme décrit ci-dessus où le courant de fuite est d'approximativement 10-il ampères, ce qui permet d'obtenir une résistance de coupure élevée et un courant de saturation, en courant continu, d'environ 10 -4 ampères.
Quand on constitue le transistor à effet de champ et à
film mince 10 représenté à la figure 1, les couches de matériau, et particulièrement la couche d'alliage 14, sont déposées en faisant appel à diverses techniques de dépôt, et
de préférence celle par décharge luminescente.
Un diagramme représentant le circuit schématique de
porte (G), de source (S) et de drain (D) du transistor à
effet de champ 10 est illustré à la figure 2.
Si on se réfère maintenant à la figure 3, celle-ci représente un transistor à effet de champ et à film mince 40
du type plan qui est formé comme le transistor 10 sur une couche de substrat isolée 42. Par dessus le matériau 42 du substrat est déposée, par exemple par décharge luminescente, une couche d'alliage 44 comprenant du silicium et du fluor
et qui comprend également de préférence de l'hydrogène, et
qui peut être du type N ou P. Sur cette couche d'alliage 44 sont déposées deux couches de matériau isolant 46 et 48 qui,
à la figure 3, sont représentées comme étant constituées par
un oxyde de champ, avec une ouverture 50 formée entre elles. Au-dessus des couches isolantes 46 et 48 sont déposées respectivement une couche d'alliage de source 52 et une
couche d'alliage de drain 54 comprenant également du silicium et du fluor, et comprenant de préférence de l'hydrogène. Les alliages de la source 52 et du drain 54 sont des alliages amorphes du type N ou P. Une jonction N-P ou P-N est alors formée à l'interface à l'endroit où les couches 52 et 54 établissent le contact avec la couche d'alliage 44.
Après avoir déposé les couches 52 et 54, on dépose une couche d'isolateur de porte 56, représentée sur le dessin sous forme d'un oxyde de porte 56, par dessus la région de '-' source 52, la partie exposée de la couche amorphe 44 et la région de drain 54. On dépose ensuite un conducteur de porte 58 par dessus l'isolateur de porte 46 et une couche isolante de passivation 60 est déposée par dessus le conducteur de porte 58, et elle est indiquée sur la figure comme étant de l'oxyde de champ.
Un diagramme représentant un circuit schématique clas-
<EMI ID=9.1>
sistor à effet de champ 40 est illustré à la figure 4.
La différence entre le transistor 40 et le transistor 10 est constituée par le fait que les régions de drain et de source ou conductrices 54 et 52 du transistor 40 sont réalisées en un matériau semiconducteur, et de préférence en un alliage a-Si:F:H.
A la figure 5 est illustrée une nouvelle construction de type V-MOS d'un transistor à effet de champ et à film mince
70 réalisé selon les enseignements de la présente invention. Sur une couche de substrat 72 est d'abord déposée une couche ou bande de métal de drain 74 comprenant une partie centrale découpée ou décapée. Par dessus le métal de drain 74 est déposée une mince couche ou bande d'alliage amorphe 76 dont une partie centrale est découpée ou décapée et en alignement avec la partie découpée de la couche 74. De même, une couche de métal de source 78 est déposée sur la couche 76 et une partie centrale correspondante en est découpée. En variante, toutes les couches peuvent être décapées par une opération suivant le dépôt de toutes les couches.
On dépose ensuite un isolateur de porte 80, indiqué sur la figure comme étant un oxyde de porte, par dessus le métal de source 78 et à l'intérieur de l'espace central 82 découpé en V et en résultant, et sur les rebords inclinés des parties 74, 76 et
78 de la couche, et par dessus le substrat exposé 72. On dépose ensuite un conducteur de porte 84 sur l'isolateur de porte 82 et on dépose une couche 86 d'un matériau isolant, représenté sur la figure comme étant de l'oxyde de champ,
par dessus le conducteur métallique de porte 84 pour constituer une couche de passivation.
Ce type particulier de construction de type V-MOS, comprenant un espace ouvert 80 présente cet avantage que la distance L entre le métal de source 74 et le métal de drain
78 et passant par la couche d'alliage 76 est très courte.
L'épaisseur de la couche ou distance L a pour conséquence une fréquence de fonctionnement plus élevée et un courant de saturation plus élevé que pour la configuration du transistor des figures 1 et 3. Le courant de fuite peut être plus important que celui de la configuration des figures 1 et 3.
Un diagramme représentant le circuit schématique classique de porte (G), de source (S) et de drain (D) du transistor 70 est illustré à la figure 6.
La figure 7 représente un autre transistor à effet de champ et à film mince 90 semblable au type V-MOS, formé sur un substrat 92 avec des couches d'alliages 94, 96 et 98 comprenant du silicium et du fluor (de type N ou P) déposé sur le substrat 92. Les couches respectives 94, 96 et 98 ont une partie centrale 100 qui est découpée ou décapée. On dépose ensuite un isolateur de porte 102, indiqué sur la figure comme étant un oxyde de porte, au-dessus des rebords de la couche 98 et il établit un contact avec les rebords exposés des couches 94, 96 et 98 et également avec la partie exposée du substrat 92, comme le montre la figure. Un conducteur de porte 104 est déposé par dessus la couche isolante 102 et finalement une couche 106 de matériau isolant tel que de l'oxyde de champ est déposée par dessus le conducteur de porte 104.
Le transistor 90 fonctionne en utilisant les jonctions à polarisation opposée P-N formées entre les couches 94 et 96 et entre les couches 96 et 98.
Le transistor 90 est semblable au transistor 70 représenté à la figure 5, avec cette exception que la région de source 98 et la région de drain 94 sont constituées en un alliage semiconducteur tel que du a-Si:F:H. La construction de type V-MOS de l'invention et illustrée par les transistors 70 et 90 est utilisée avec avantage avec tous matériaux semiconducteurs déposés tels, entre autres, qu'un alliage de silicium contenant au moins de l'hydrogène et déposé à partir de silane.
Un diagramme représentant un circuit schématique classique du transistor 90 est illustré à la figure 8.
Si on se réfère maintenant à la figure 9, celle-ci
<EMI ID=10.1> selon les enseignements de la présente invention. Le tran- sistor 110 est formé sur un substrat métallique 111 sur lequel a été déposée une fine couche de matériau isolant 112 qui sépare les composants actifs du transistor 110 du substrat métallique 111 et qui est pourtant suffisamment mince pour que la chaleur engendrée dans le transistor 110 puisse parvenir au substrat métallique formant un radiateur à cet effet.
Le transistor à effet de champ et à film mince 110 est formé par dépôt d'une couche conductrice de source 114 réalisée en métal ou en un alliage semiconducteur de type N ou P. Un conducteur de drain 116 est déposé sur la couche isolante 112 et également réalisé en un métal ou en un alliage semiconducteur de type P ou N. Par dessus les conducteurs 114 et 116 est déposée une couche d'alliage intrinsèque ou légèrement dopée 118, telle que l'alliage aSi:F:H précédemment décrit.
Par dessus la couche d'alliage 118 est déposé un isolateur de porte 120 qui peut être un oxyde de silicium ou un nitrure de silicium. Par dessus l'isolateur de porte 120 est déposée une couche de conducteur de porte 122 qui peut être un métal ou un matériau semiconducteur. Une couche de passivation 124 est déposée par dessus le conducteur de porte 122.
Les divers transistors 10, 40, 70, 90 et 110 peuvent être rassemblés dans une matrice de manière que la région de source ou la région de drain soit disposée sous forme d'un conducteur d'axe Y en travers du substrat déposé 112. La région de drain ou de source est alors déposée pour former une région de drain ou de source séparée et qui est alors connectée à un conducteur d'axe X. Ensuite, l'électrode de porte est déposée de manière à être parallèle à l'axe Y et former un conducteur de porte d'axe Y. Ainsi, les transistors à effet de champ 10, 50, 70, 90 et 110 peuvent être utilisés en conjonction avec des dispositifs PROM pour former le dispositif isolant d'un circuit de mémoire comprenant une région de mémoire et le dispositif isolant.
Le transistor à effet de champ et à film mince de la présente invention et les divers modes de réalisation spécifiques qui en ont été décrits ici permettent d'obtenir un transistor très petit et présentant pourtant les très bonnes caractéristiques de fonctionnement énumérées cidessus. La couche isolante supérieure des transistors, telle que la couche 124 de la figure 9, peut être utilisée pour former la couche isolante d'un autre transistor à former par dessus et obtenir une configuration de transistors empilés, ce qui augmente encore plus la densité d'enregistrement des dispositfs. Ceci est possible du fait que les couches sont obtenues par dépôt et du fait du faible courant de fonctionnement et du faible courant de fuite des dispositifs.
De la description qui précède, il est clair qu'un transistor à effet de champ et à film mince comprenant une couche d'alliage en a-Si:F:H selon les enseignements de la présente invention présente un certain nombre d'avantages.
Les structures planes des figures 1, 3 et 9 peuvent également être formées dans l'ordre inverse à celui qui est représenté, la porte étant à la partie inférieure.. Les barrières de Schottky peuvent également être constituées par un contact MIS (semiconducteur-isolant-métal). Egalement, le conducteur de porte d'un dispositif peut être réalisé en métal, en poly-silicium ou en un matériau semiconducteur dopé, avec un matériau de drain différent constitué par un métal ou un semiconducteur, au lieu d'être tous les deux constitués par le même métal ou le même matériau semiconducteur.
REVENDICATIONS
1. Dispositif à transistor à effet de champ et à film mince comprenant une région de source, une région de drain,
un isolateur de porte et une électrode de porte en contact
avec ledit isolateur de porte, caractérisé en ce qu'il comprend un alliage amorphe (14; 44; 76; 96; 118) déposé sous forme d'un film mince, comprenant au moins du silicium et du
<EMI ID=11.1>
à ladite région de drain (24; 54; 74; 94; 116) et audit isolateur de porte (26; 56; 80; 102; 120).
2. Transistor à effet de champ et film mince selon
DEVELOPMENT PATENT
to the Belgian patent? 886.630 of December 12, 1980
<EMI ID = 1.1>
Thin film transistor.
Inventors: Scott H. HOLMBERG and Richard A. FLASCK
International Convention: Priority of a Patent Application Filed in the United States of America on September 6
1983 under N [deg.] 529.299 in the names of the inventors.
Corresponding applications were filed in the United States of America on December 13, 1979 under No. [deg.] 103.011 and on November 19, 1980 under No. [deg.] 208.278, both on behalf of the inventors.
The present invention relates to a field effect and thin film transistor, and more specifically to a transistor.
field effect and thin film of the type formed from an amorphous alloy comprising at least silicon and fluorine. In this regard, reference is made to US Patent No. [deg.] 4,217,374 to the names of Stanford R. Ovshinski and Masatsugu Izu entitled
: AMORPHOUS SEMICONDUCTORS EQUIVALENT TO CRYSTALLINE SEMICONDUCTORS (amorphous semiconductors equivalent to crystalline semiconductors) and to US Patent No. [deg.] 4,226,898 to the names of Stanford R. Ovshinski and Arun Madan, of the same title.
Silicon forms the basis of the huge crystal semiconductor industry and is the material that is used in virtually all of the commercial integrated circuits currently produced. From the moment that crystalline semiconductor technology reached the commercial level, it has become the foundation of today's huge industry that manufactures semiconductor devices. This was due to the capacity of the scientists who obtained the practically flawless growth of germanium crystals, and particularly of silicon, to then transform them into extrinsic materials containing regions with P and N type conductivity.
This result was obtained by diffusing into these crystalline materials a few parts per million of donor (N) or acceptor (P) doping materials, these materials being introduced to form substitution impurities in practically pure crystalline materials in order to increase their electrical conductivity and to determine their conduction either type P or type N.
The semiconductor manufacturing processes used to obtain P-N junction crystals involve extremely complex, time-consuming and costly procedures, as well as high processing temperatures. This is why these crystalline materials used in transistors and other current control devices are produced under very carefully controlled conditions by growing individual and unique crystals of silicon and germanium at the places where it is desired to establish PN junctions by doping these unique crystals using extremely small and extremely critical amounts of dopants. These crystal growth methods make it possible to obtain relatively small crystalline pellets or slices on which the integrated circuits are formed.
In this field of integration technology on the scale of the wafer, the small surface area of the crystalline wafers limits the overall dimensions of the integrated circuits that can be formed on them. When it comes to applications where large areas are required, as is the case with display technology, it is not possible to manufacture crystal pellets having areas of significant size. necessary or desired. The devices are formed, at least in part, by diffusing P or N type dopants in the substrate. In addition, each device is formed between insulating channels diffused in the substrate.
The recording density (number of devices per unit area of the wafer) is also limited on the silicon wafers due to the leakage currents appearing in each device and the power required to operate these devices, each of which generates a unwanted heat. Silicon pellets do not easily dissipate heat. In addition, leakage currents have a harmful effect on the life of the battery or the power cell used in the case of portable devices.
In most MOS-type circuits, the switching speed is directly related to the gate length, the shortest length being related to the highest speed. Diffusion or photolithography manufacturing processes and other crystallographic manufacturing processes limit the smallest size that can be achieved for the door.
In addition, the recording density is extremely important because the dimensions of the cell are exponentially related to the cost of each device. Thus, a reduction in the dimension of the matrix by a factor of two determines a reduction in the cost according to a factor whose order of magnitude is six.
In summary, the parameters of the silicon crystal transistors and integrated circuits which do not vary as desired require large quantities of materials and high processing temperatures, can only be obtained on pellets of relatively small surface, and they are expensive and time consuming to produce. Devices based on amorphous silicon can eliminate these disadvantages of crystalline silicon. Amorphous silicon can be obtained more quickly, more easily, at lower temperatures, and with larger surfaces than when it is crystalline silicon.
As a result, considerable efforts have been made to develop methods for easily depositing amorphous semiconductor alloys or films, each of which can cover relatively large areas if desired, and which are limited only by the dimensions of the material. deposition equipment, which could be doped to form P-type and N-type materials and constitute transistors and PN junction devices superior from the point of view of their cost and / or their operation to those produced by their crystal counterparts. For many years, this work has been virtually unproductive.
Films of amorphous silicon or germanium (group IV) are normally coordinated four times and have been found to include microvides and unsaturated bonds, as well as other defects which cause a high density of states localized in their band interval. The presence of localized high density states in the band gap of amorphous silicon semiconductor films had the consequence that these films could not be doped, or in any other way modified, successfully in order to bring the Fermi level closer to conduction or valence bands, which made them unusable for establishing the PN junctions necessary for transistors and other current control devices.
In their efforts to reduce the above-mentioned problems concerning silicon and amorphous germanium, WE Spear and PG Le Comber of the Carnegie Laboratory of Physics at the University of Dundee in Dundee, Scotland, have carried out some work on the doping by substitution of amorphous silicon ("Substitutional Doping of Amorphous Silicon") which were the subject of a report published by "Solid State Communications", volume 17, pages 1193-1196 of 1975, the aim being to reduce the states located in the band gap of the amorphous silicon or germanium and to make these elements more or less similar to the crystalline intrinsic silicon or germanium, and to dop by substitution the amorphous materials by means of suitable conventional dopants, as in the case of doping of crystalline materials,
so as to make them extrinsic and provided with a P or N type conduction.
The reduction of localized states was obtained by glow discharge deposition of amorphous silicon films, a process by which silane gas (SiH4) is passed through a reaction tube where the gas is decomposed by a high frequency glow discharge and deposited on a substrate whose temperature is between approximately 500 and 600 [deg.] K (227 to 327 [deg.] C). The material deposited on the substrate is an extrinsic amorphous material consisting of silicon and hydrogen. To produce an amorphous material, we start by mixing a phosphine gas (PH3) for an N type conduction or a diborane gas (B2H6) for a P type conduction, with the silane gas, and we pass the whole in the fluorescent discharge reaction tube under the same operating conditions.
The gas concentration of the dopants used is between approximately
<EMI ID = 2.1>
deposited probably includes a substitution dopant consisting of phosphors or boron and we see that it is extrinsic and N or P type conduction.
Although these researchers did not know it, we now know thanks to the work of other researchers that the hydrogen contained in silane combines at an optimal temperature with a large number of unsaturated bonds of silicon during deposition by luminescent discharge, which significantly reduces the density of the states located in the band gap and makes the electronic properties of the amorphous material much closer to those of the corresponding crystalline material.
D.I. Jones, W.E. Spear, P.G. Le Comber, S. Li, and R. Martins have also done work on the preparation
<EMI ID = 3.1>
similar filing techniques. The material obtained was found to have a high density of localized states within its band gap. Although it is possible to dope the material, its yield is significantly lower than that which can be obtained with a-Si: H. In the report concerning these works which appeared in Philosophical Magazine B. volume 39, page 147 (1979), the authors' conclusion is that due to the high density of states in the band interval, the material obtained constitutes : "... a material less interesting than a-Si for carrying out doping experiments and for possible applications".
The incorporation of hydrogen into the above-mentioned silane process not only presents limitations based on the fixed ratio between hydrogen and silicon in the silane, but, and this is more important, because the various configurations of Si bonds:
They introduce new anti-bonding states which can have harmful consequences for these materials. There are therefore fundamental limits to the reduction of the density of the states localized in these materials, and which are particularly harmful from the point of view of an effective doping of type P as well as of type N. The density of the states of the materials obtained by silane deposition leads to a narrow width of the depletion zone which, for its part, limits the efficiency of the device, the operation of which depends on the sliding of the free carriers.
The manufacturing process of these materials which uses only silicon and hydrogen also results in a high density of the surface states having an effect on all the above parameters.
When the method of deposition of silicon from silane gas and by glow discharge was developed, work was carried out on the method of deposition by spraying of films of amorphous silicon in an atmosphere constituted by a mixture of argon ( necessary for the spray deposition process) and molecular hydrogen to determine the effects of this molecular hydrogen on the characteristics of the deposited amorphous silicon film. This research has shown that hydrogen behaves as a compensating agent determining bonds in order to reduce the localized states in the band gap.
However, the degree of reduction of the localized states in the band gap obtained by the spray deposition method is much lower than that obtained by the silane deposition method described above. The P and N type doping materials described above have also been used with the sputtering process to produce P and N type doped materials. These materials have been found to have a lower doping capacity than that of the materials produced. by the luminescent discharge process. None of these methods makes it possible to produce materials doped efficiently according to the P type and comprising a sufficiently high concentration of acceptors to produce commercial devices with P-N junctions.
The yield of N-type doping is below acceptable and desirable commercial levels, and P-type doping is particularly undesirable because it increases the number of states located in the band gap.
Various methods of manufacturing and constructing transistors and thin film devices have been proposed in which the various films of the transistor are produced from different materials having various electrical characteristics. For example, thin film transistors have been proposed using nickel oxide films, silicon films, amorphous silicon films and amorphous silicon and hydrogen films formed from silane, as mentioned above. Various geometrical configurations have also been proposed, such as an MOS-plane construction.
The prior deposition of amorphous silicon, modified by hydrogen from silane gas in order to make it more closely resemble crystalline silicon, and which has been doped in a similar manner to that of crystalline silicon doping, presents characteristics which, in certain important aspects, are lower than those of doped crystalline silicon. As noted by Le Comber and Spear, and other researchers mentioned above, the leakage current of transistor-based devices
<EMI ID = 4.1>
<EMI ID = 5.1>
amperes, the switching frequency of the device being approximately 104 Hz and the stability being low due to the fact that the material degrades over time.
It has been proposed to produce a solar cell, which is essentially a photosensitive rectifier, by using an amorphous alloy comprising silicon and fluorine, and this in US patent n [deg.] 4,217,374 mentioned above in the name of Stanford R Ovshinski and Masatsugu Izu and entitled "Amorphous Semiconductor Equivalent to Crystalline Semiconductors" as well as in US Patent No. [deg.] 4,276,898 to the names of Stanford R. Ovshinsky and Arun Madan, and same title.
According to the invention, a thin film field effect transistor is created comprising a source region, a drain region, a door insulator, an amorphous alloy deposited in the form of a thin film and comprising at least silicon and fluorine coupled to the source region, the drain region and the door insulator, and a door electrode in contact with the door insulator.
Preferably, the amorphous alloy also comprises hydrogen such as an amorphous alloy corresponding to the formula a-Sia: FbHc where "a" represents an atomic percentage between 80 and 98, "b" an atomic percentage between 1 and 10, and "c" an atomic percentage between 1 and 10.
The field effect transistor can be present in various geometries including constitutions similar to the V-MOS type according to the invention, and it can be deposited on various substrates with an insulator between the active regions of the transistor field effect and thin film and a conductive substrate such as a metal. The transistors can be deposited on an insulator, a semiconductor, an isolated metal or an isolated semiconductor substrate. Because of the capacity they exhibit to be formed on various substrates and the low level of leakage and the low operating current, the transistors can also be formed one on top of the other, that is to say say stacked.
The field effect and thin film transistor may have various desirable characteristics depending on the particular geometry which has been chosen and the thickness of the film made of a material based on amorphous silicon and fluorine, these characteristics being for example a current saturation, in direct current, very low and of only 10 -6 amperes and being able to reach and exceed 10 -4 amperes, a higher cut-off frequency exceeding at least 10 MHz, a high ratio between the resistance of
<EMI ID = 6.1>
and a very low leakage current of about 10 amps or less. In addition, the alloy does not degrade over time.
Consequently, a first object of the invention is to create a device with field effect and thin film transistors comprising a source region, a drain region, a door insulator, and a door electrode in contact with said device. door insulator, characterized by an amorphous alloy deposited in the form of a thin film and comprising at least silicon and fluorine coupled to said source region, to said drain region and to said door insulator.
A second object of the invention is to create a device with field effect and thin film transistors comprising a source region, a drain region, a door insulator, a semiconductor alloy deposited in the form of a thin film and coupled to said source region, said drain region and said door insulator, characterized in that its constitution is of the V-MOS type.
The preferred embodiment of the invention will now be described by way of example, with reference to the drawings appended to this description and in which:
Figure 1 is a vertical sectional view of an embodiment of a field effect transistor and thin film obtained by deposition, produced according to the teachings of the present invention and comprising similar source and drain metal regions to those of a MOS-plane type transistor, FIG. 2 is a diagram which represents a schematic circuit of the transistor illustrated in FIG. 1, FIG. 3 is a view in vertical section of a second embodiment of a thin-film field effect transistor similar to the transistor shown in FIG. 1, comprising semiconductor source and drain regions,
FIG. 4 is a diagram representing a schematic circuit of the transistor illustrated in FIG. 3, FIG. 5 is a view in vertical section of another embodiment of a field effect and thin film transistor applied by deposition, similar to the transistor represented in FIG. 1, comprising metal source and drain regions similar to those of a V-MOS type transistor, FIG. 6 is a diagram representing a schematic circuit of the transistor illustrated in FIG. 5, the FIG. 7 is a view in vertical section of a second embodiment of a field-effect, thin-film transistor applied by deposition and similar to the transistor shown in FIG. 5, comprising semiconductor source and drain regions,
FIG. 8 is a diagram representing a schematic circuit of the transistor illustrated in FIG. 7, FIG. 9 is a view in vertical section of a field effect and thin film transistor applied by deposition, similar in operation to the transistors shown in Figures 1 to 8, but the geometry of which is different.
Reference being now made in more detail to the figures, FIG. 1 represents a field effect and thin film transistor 10 produced according to the teachings of the present invention. As shown, the transistor 10 is formed on a substrate 12 of insulating material which can be a silicon-based material, a layer of polymeric material or an insulator placed on top of the metal. According to the teachings of the present invention, a thin layer of alloy 14 comprising silicon and fluorine, and which may also contain hydrogen, and which can be doped to form an alloy of type N or of type P, is deposited on the substrate 12.
Over this layer of alloy
14 is provided a layer or strip 16 of an insulating material such as a field oxide, and at a certain distance therefrom, another layer or strip 18 of an insulating material such as a field oxide.
A channel or opening 20 is formed for example by conventional photolithography techniques between the two strips 16 and 18. A metal source conductor 22 is deposited over the strip 16, and part of it is in contact with the layer of alloy 14 so as to form a Schottky barrier contact at the interface between the source metal 22 and the layer of amorphous alloy 14.
Likewise, a conductor or layer 24 of a drain metal is deposited over the insulating strip 18, with a part of this metal in contact with the alloy layer 14 spaced from the source metal 22. The interface between the drain metal 24 and the amorphous layer 14 creates another Schottky barrier contact. A door insulator layer 26 made of an insulating material such as door oxide or door nitride 26 is deposited over the source metal 22 and the drain metal 24 and in contact with the alloy layer amorphous 14 between the source and drain metal. On this layer 26 of the door insulating material is deposited a door conductor 28 which can be made of any suitable metal such as aluminum or molybdenum.
On the door conductor is deposited another layer 30 of an insulating material for passivating the device, which is shown in the figure as being a field oxide.
The insulating layers 16 and 30 are connected before the next adjacent transistor to the source 22 connected to an external conductor. The insulating layer 16 forms the insulator for the following device similar to the insulator 18 of the transistor 10 which is shown.
The door insulating layer 26 and the strips 16 and 18 of the insulating material which is referred to as being a field oxide can be made of a metal oxide, silicon dioxide or other insulator such as silicon nitride. The source metal 22 and the drain metal 24 can be made of any suitable conductive metal such as aluminum, molybdenum or a metal with high work resistance such as gold-palladium, platinum or chromium. . The door insulator can be a nitride, silicon dioxide or silicon nitride.
According to the teachings of the present invention, an alloy containing silicon and fluorine, which may also contain hydrogen, is used to form the layer of amorphous alloy 14. This alloy provides the desired characteristics listed above which can be used for many different circuits. The alloy layer 14 is preferably made of aSia: Fb: Hc where "a" represents an atomic percentage between 80 and 98, "b" an atomic percentage between 1 and 10 and "c" an atomic percentage between 1 and 10.
The alloy can be doped with a doping agent of group V or group III of the elements of the Periodic Table, their quantity representing between 10 and 1000 parts per million
(ppm). The doping materials and the amount of doping may vary.
The thickness of the alloy layer 14 of the amorphous material can be between 100 and 5000 Angstroms, a
<EMI ID = 7.1>
The source metal 22 and the drain metal 24 can also have thicknesses between 500 and.
<EMI ID = 8.1> of approximately 2,000 Angstroms. The door operator
28, although having been described as made of metal, can be made, if desired, of a doped semiconductor material.
Depending on the geometry and the thicknesses of the different layers, a field effect transistor can be constituted as described above where the leakage current is approximately 10-il amperes, which makes it possible to obtain a high breaking resistance and a saturation current, in direct current, of approximately 10 -4 amps.
When we constitute the field effect transistor and
thin film 10 shown in FIG. 1, the layers of material, and in particular the layer of alloy 14, are deposited using various deposition techniques, and
preferably that by luminescent discharge.
A diagram representing the schematic circuit of
gate (G), source (S) and drain (D) of the transistor
Field effect 10 is illustrated in Figure 2.
Referring now to FIG. 3, this represents a field effect and thin film transistor 40
of the planar type which is formed like the transistor 10 on an insulated substrate layer 42. On top of the material 42 of the substrate is deposited, for example by luminescent discharge, an alloy layer 44 comprising silicon and fluorine
and which also preferably comprises hydrogen, and
which can be of the N or P type. On this layer of alloy 44 are deposited two layers of insulating material 46 and 48 which,
in FIG. 3, are represented as being constituted by
a field oxide, with an opening 50 formed therebetween. Above the insulating layers 46 and 48 are respectively deposited a layer of source alloy 52 and a
drain alloy layer 54 also comprising silicon and fluorine, and preferably comprising hydrogen. The alloys of the source 52 and of the drain 54 are amorphous alloys of the N or P type. An NP or PN junction is then formed at the interface where the layers 52 and 54 establish contact with the layer of alloy 44.
After having deposited the layers 52 and 54, a layer of door insulator 56, shown in the drawing in the form of a door oxide 56, is deposited, over the region of '-' source 52, the exposed part of the amorphous layer 44 and the drain region 54. A door conductor 58 is then deposited over the door insulator 46 and an insulating passivation layer 60 is deposited over the door conductor 58, and it is shown in the figure as being field oxide.
A diagram representing a classic schematic circuit
<EMI ID = 9.1>
field effect sistor 40 is illustrated in FIG. 4.
The difference between the transistor 40 and the transistor 10 is constituted by the fact that the drain and source or conductive regions 54 and 52 of the transistor 40 are made of a semiconductor material, and preferably of an a-Si alloy: F: H.
In FIG. 5 is illustrated a new construction of the V-MOS type of a field effect and thin film transistor.
70 produced according to the teachings of the present invention. On a layer of substrate 72 is first deposited a layer or strip of drain metal 74 comprising a cut or etched central part. On top of the drain metal 74 is deposited a thin layer or strip of amorphous alloy 76 of which a central part is cut or etched and in alignment with the cut part of the layer 74. Likewise, a layer of source metal 78 is deposited on layer 76 and a corresponding central part is cut from it. As a variant, all the layers can be pickled by an operation following the deposition of all the layers.
Next, a door insulator 80, indicated in the figure as a door oxide, is deposited, over the source metal 78 and inside the central space 82 cut into a V and resulting therefrom, and on the inclined edges. parts 74, 76 and
78 of the layer, and over the exposed substrate 72. Next, a door conductor 84 is deposited on the door insulator 82 and a layer 86 of an insulating material, shown in the figure as oxide, is deposited. of field,
over the metal door conductor 84 to form a passivation layer.
This particular type of V-MOS type construction, comprising an open space 80 has the advantage that the distance L between the source metal 74 and the drain metal
78 and passing through the alloy layer 76 is very short.
The thickness of the layer or distance L results in a higher operating frequency and a higher saturation current than for the configuration of the transistor of FIGS. 1 and 3. The leakage current can be greater than that of the configuration Figures 1 and 3.
A diagram representing the conventional schematic circuit of gate (G), source (S) and drain (D) of transistor 70 is illustrated in FIG. 6.
FIG. 7 represents another field effect and thin film transistor 90 similar to the V-MOS type, formed on a substrate 92 with layers of alloys 94, 96 and 98 comprising silicon and fluorine (of type N or P) deposited on the substrate 92. The respective layers 94, 96 and 98 have a central part 100 which is cut or pickled. Next, a door insulator 102, indicated in the figure as a door oxide, is deposited above the edges of layer 98 and it makes contact with the exposed edges of layers 94, 96 and 98 and also with the part exposed from substrate 92, as shown in the figure. A door conductor 104 is deposited over the insulating layer 102 and finally a layer 106 of insulating material such as field oxide is deposited over the door conductor 104.
The transistor 90 operates using the opposite polarization junctions P-N formed between the layers 94 and 96 and between the layers 96 and 98.
Transistor 90 is similar to transistor 70 shown in Figure 5, with the exception that the source region 98 and the drain region 94 are made of a semiconductor alloy such as a-Si: F: H. The construction of the V-MOS type of the invention and illustrated by the transistors 70 and 90 is used with advantage with all deposited semiconductor materials such as, inter alia, that a silicon alloy containing at least hydrogen and deposited from silane.
A diagram representing a conventional schematic circuit of transistor 90 is illustrated in FIG. 8.
If we now refer to Figure 9, this one
<EMI ID = 10.1> according to the teachings of the present invention. The transistor 110 is formed on a metal substrate 111 on which a thin layer of insulating material 112 has been deposited which separates the active components of the transistor 110 from the metal substrate 111 and which is however sufficiently thin for the heat generated in the transistor 110 can reach the metal substrate forming a radiator for this purpose.
The thin-film field effect transistor 110 is formed by depositing a source conductive layer 114 made of metal or of an N or P type semiconductor alloy. A drain conductor 116 is deposited on the insulating layer 112 and also made of a metal or a P or N type semiconductor alloy. Above the conductors 114 and 116 is deposited a layer of intrinsic or lightly doped alloy 118, such as the aSi: F: H alloy described above.
Above the alloy layer 118 is deposited a door insulator 120 which can be a silicon oxide or a silicon nitride. Above the door insulator 120 is deposited a layer of door conductor 122 which may be a metal or a semiconductor material. A passivation layer 124 is deposited over the door conductor 122.
The various transistors 10, 40, 70, 90 and 110 can be combined in a matrix so that the source region or the drain region is arranged in the form of a Y-axis conductor across the deposited substrate 112. The drain or source region is then deposited to form a separate drain or source region which is then connected to an X-axis conductor. Next, the door electrode is deposited so as to be parallel to the axis Y and form a Y axis gate conductor. Thus, the field effect transistors 10, 50, 70, 90 and 110 can be used in conjunction with PROM devices to form the isolating device of a memory circuit comprising a memory region and the isolating device.
The field effect and thin film transistor of the present invention and the various specific embodiments which have been described herein make it possible to obtain a very small transistor and yet exhibiting the very good operating characteristics listed above. The upper insulating layer of the transistors, such as the layer 124 in FIG. 9, can be used to form the insulating layer of another transistor to be formed on top and obtain a configuration of stacked transistors, which further increases the density of registration of devices. This is possible because the layers are obtained by deposition and because of the low operating current and the low leakage current of the devices.
From the foregoing description, it is clear that a field-effect, thin-film transistor comprising an a-Si: F: H alloy layer according to the teachings of the present invention has a number of advantages.
The flat structures of Figures 1, 3 and 9 can also be formed in the reverse order to that shown, the door being at the bottom. The Schottky barriers can also be formed by an MIS (semiconductor-insulator) contact -metal). Also, the door conductor of a device can be made of metal, of poly-silicon or of a doped semiconductor material, with a different drain material constituted by a metal or a semiconductor, instead of being both constituted by the same metal or the same semiconductor material.
CLAIMS
1. Thin film field effect transistor device comprising a source region, a drain region,
a door insulator and a door electrode in contact
with said door insulator, characterized in that it comprises an amorphous alloy (14; 44; 76; 96; 118) deposited in the form of a thin film, comprising at least silicon and
<EMI ID = 11.1>
to said drain region (24; 54; 74; 94; 116) and to said door insulator (26; 56; 80; 102; 120).
2. Field effect transistor and thin film according to