<Desc/Clms Page number 1>
BREVET D'INVENTION
INTERNATIONAL STANDARD ELECTRIC CORPORATION 320 Park Avenue NEW YORK 22, N. Y.
Etats-Unis d'Amérique DISPOSITIF D'ASSERVISSEMENT, EN FREQUENCE, D'UNE HORLOGE SUR UN SIGNAL EXTERIEUR DE FREQUENCE MOYENNE TRES PRECISE MAIS COMPORTANT UNE GIGUE IMPORTANTE Inventeur : J-L CALVEZ
<Desc/Clms Page number 2>
La présente invention se rapporte à un dispositif d'asservissement, en fréquence, d'une horloge sur un signal extérieur de fréquence moyenne très précise mais comportant une gigue importante. Ce type de dispositif est particulièrement utile dans les centraux téléphoniques numériques du type à Modulation par Impulsions Codées (MIC) plus communément connus sous la dénomination plus générale de centraux temporels.
Dans les centraux téléphoniques de ce type, on utilise une horloge centrale qui peut être synchronisée par un signal d'horloge issu d'un autre central et qui permet de connaître la provenance des différents échantillons reçus de cet autre central. Pour se prémunir contre les pannes, cette horloge centrale est dupliquée. Cette horloge centrale se compose principalement d'un oscillateur commandé OCT, piloté par un quartz, que l'on peut asservir sur l'horloge extérieure extraite d'un canal MIC ou un oscillateur de référence choisi parmi trois. Le signal d'horloge extérieure issu d'un autre central comporte généralement une gigue importante résultant de toutes les interactions électromagnétiques de la ligne avec le milieu traversé.
Dans certains matériels, l'asservissement de l'oscillateur se fait en fréquence de la façon suivante. Le signal d'entrée sur lequel doit s'asservir l'horloge est décompté, ainsi que le signal de l'oscillateur commandé OCT. Le résultat des compteurs, qui tournent de façon permanente, est lu régulièrement par un calculateur de ce central, par l'intermédiaire d'un interface. La différence des résultats est comparée par le calculateur à la différence au moment de la lecture précédente.
Si la différence a augmenté, c'est que l'oscillateur commandé OCT est trop lent et si la différence a diminué, c'est que l'oscillateur commandé est trop rapide. Le calculateur corrige alors la fréquence de
<Desc/Clms Page number 3>
cet oscillateur en changeant le contenu d'un registre qui est" connecté à l'entrée de contrôle de l'oscillateur commandé par l'intermédiaire d'un convertisseur numérique/analogique N/A. La boucle à asservissement de fréquence étant une boucle très lente, la stabilité à court terme des signaux d'horloge sera celle de l'oscillateur de l'horloge centrale et non de l'oscillateur de référence. Il sera commode d'utiliser un oscillateur commandé de très grande stabilité. Lorsque l'horloge centrale ne doit pas être asservie sur un signal extérieur, la boucle pourra alors être simplement ouverte.
Les principaux inconvénients d'une telle horloge centrale sont les suivants. La boucle à asservissement en fréquence commandée par un calculateur est trop lente pour compenser les propres variations de l'oscillateur, dues à des fluctuations de température par exemple.
L'horloge centrale est commandée par un calculateur qui lui-même nécessite une horloge pour fonctionner et, comme dans le système de distribution, une seule horloge distribue son signal aux deux branches, il peut y avoir des problèmes difficiles à résoudre en cas de panne. Si le calculateur utilisé pour le contrôle de l'horloge est un microprocesseur utilisé à toutes les tâches générales des équipements centralisés, la commande de l'horloge pourrait être perturbée par le traitement d'une autre tâche (fautes de logiciel). De plus, la conception d'une telle horloge centrale, aussi bien sur le plan matériel (grand nombre de capots) que sur le plan logicieL est trop compliquée et donc trop coûteuse, particulièrement dans le cas de petits centraux, et de plus peu fiable dans le cas de grands centraux.
Il serait donc intéressant d'avoir un module d'horloge centrale autonome ne dépendant pas d'un microprocesseur et d'un logiciel extérieur. Un fonctionnement purement automatique ne communiquant avec le processeur que pour des tâches lentes, comme le traitement des alarmes, serait donc souhaitable. Cependant, s'il est matériellement facile de réaliser une boucle à verrouillage de phase, il est beaucoup plus difficile de faire une boucle en fréquence. Or, celle-ci est absolument nécessaire pour rendre le signal d'horloge indépendant des variations de phase du signal extérieur.
<Desc/Clms Page number 4>
Une conception matérielle d'une boucle à verrouillage en fréquence a déjà été décrite dans le brevet belge No 888.265 mais il s'agissait en fait d'une-------------------------- boucle à verrouillage de phase capable de compenser les sauts de phase dus au fonctionnement des sélecteurs et qui ne saurait fonctionner correctement en présence de bruit de phase trop important.
Une véritable boucle de fréquence ne peut être réalisée qu'à l'aide de compteurs qui mesurent la fréquence ; c'est nécessairement une boucle lente nécessitant un oscillateur très stable. Cependant, on ne peut se contenter de réaliser le circuit simplement à l'aide d'un comparateur numérique qui compare le contenu des compteurs à des instants réguliers et qui agit directement sur la commande de l'oscillateur OCT.
En effet, dans ce cas, on peut vérifier que l'accrochage de la boucle pourrait demander plusieurs dizaines d'heures.
Ainsi, l'objet de la présente invention est donc un dispositif d'accrochage rapide d'une horloge, constituée par exemple par un oscillateur commandé en tension, sur un signal de référence extérieur ayant une fréquence moyenne très précise mais pouvant comporter une gigue importante et de phase quelconque par rapport à celle de cette horloge.
Selon l'invention, l'accrochage de cette horloge commence par se faire grâce à une boucle de phase comportant un comparateur de phase recevant sur sa première entrée le signal de référence suivi par un filtre passe-bas, puis par un circuit d'aiguillage qui commande l'oscillateur commandé en tension, et se refermant sur la deuxième entrée du détecteur de phase. Après la détection du verrouillage de cette boucle de phase par un circuit détecteur de verrouillage, la boucle de phase est déconnectée au niveau du circuit d'aiguillage et une boucle de fréquence est connectée à sa place.
L'invention sera mieux comprise et d'autres caractéristiques apparaîtront à l'aide de la description ci-après et des dessins joints où : - la figure 1 est un schéma de principe selon la présente invention ; - la figure 2 représente la boucle de phase et le système permettant de détecter son accrochage ;
<Desc/Clms Page number 5>
- la figure 3 représente le comparateur de fréquence, de la boucle de fréquence, selon une des caractéristiques de la présente invention ; - les figures 4. a et 4. b représentent un diagramme de temps décrivant le fonctionnement du comparateur de phase ; - la figure 5 représente un diagramme de temps décrivant le fonction- nement du comparateur de fréquence ;
et - la figure 6 représente un diagramme de temps décrivant le fonction- nement de la boucle de fréquence.
La figure 1 représente un schéma de principe selon la présente invention. Il comporte une boucle de phase à accrochage relativement rapide, qui permet de réaliser une première approche rapide de la fréquence FS du signal de sortie S, fourni par l'oscillateur de sortie OCT, sur la fréquence F du signal de référence E et réalise une première mise en phase de ces deux signaux, et une boucle de fréquence à accrochage lent et à constante de temps variable avec l'écart de fréquence FE -FS, qui agit après la boucle de phase et qui permet d'affranchir le signal d'horloge obtenu des fluctuations de phase ou gigue du signal d'horloge de référence.
La boucle de phase comporte un comparateur de phase Cd) recevant sur son entrée notée E le signal extérieur ou signal d'entrée E servant de référence, et sur son entrée notée d) le signal de sortie S de la boucle de phase fourni par un oscillateur commandé en tension et piloté par un quartz OCT. Ce comparateur fournit à un filtre passe-bas F une mesure de la différence de phase E - < )) entre le signal de référence E et le signal de sortie S de la boucle. Après intégration par le filtre F, cette information analogique fournie pourrait être utilisée pour piloter l'oscillateur commandé en tension OCT.
De façon à pouvoir introduire une boucle numérique de fréquence qui puisse piloter aussi cet oscillateur commandé, on intercale dans cette boucle de phase, après le filtre passe-bas F, un circuit d'aiguillage ANA attaquant l'entrée de commande de l'oscillateur de sortie. Ce circuit d'aiguillage comporte un échantillonneur-codeur EC recevant, du filtre F, un signal analogique et fournissant, à un compteur-décompteur CD à comptage synchrone et à affichage asynchrone, un signal numérisé. Quand le système est en configuration
<Desc/Clms Page number 6>
boucle de phase, la fonction compteur-décompteur est inhibée et le circuit fonctionne en registre. Il transmet à sa sortie les éléments binaires présents sur son entrée après chaque réception d'une impulsion sur son entrée d'affichage"load".
EMI6.1
Ces éléments binaires sont transmis à un registre tampon RE puis à un convertisseur numérique/analogique CNA qui fournit une information analogique à l'entrée de commande de l'oscillateur de sortie.
C'est le circuit pilote CP qui fournit à l'échantillonneur-codeur EC sa fréquence d'échantillonnage sous la forme d'un signal, de période T,, noté T.. Ce signal n'est transmis qu'en configuration boucle de phase.
Pendant cette phase de fonctionnement, ce signal d'horloge de période T, est aussi transmis vers l'entrée d'affichage"load"du compteurdécompteur. Ce circuit pilote CP fournit aussi au registre RE un signal d'horloge de période Tl quand le système est en configuration boucle de phase, mais, en configuration boucle de fréquence, c'est un signal d'horloge de plus grande période To qui est transmis vers l'entrée d'horloge de ce registre et qui commande la charge de ce registre. Ces deux types de signaux d'horloge sent obtenus à partir d'un premier signal d'horloge de période Tl et d'un second signal d'horloge de période To tous deux fournis par une horloge auxiliaire H et générés à partir du signal de sortie S de l'oscillateur commandé OCT.
Tous ces signaux d'horloge de même période porteront la même référence, Tl ou To' sans distinction de leurs phases relatives. La première période T, fournie est relativement faible, de l'ordre de dix fois celle du signal fourni par l'oscillateur commandé, alors que la deuxième période T0 fournie est beaucoup plus grande, de l'ordre de 10 fois celle de cet oscillateur commandé. Ce circuit pilote CP est lui-même commandé par un détecteur de verrouillage DV de cette boucle de phase qui reçoit du comparateur de phase C ( () une information sur l'état de cette boucle de phase. Après détection de ce verrouillage, c'est ce circuit qui prend la décision"configuration boucle de phase"ou"configuration boucle de fréquence".
Son signal de sortie est non seulement fourni au circuit pilote, qui fournit alors les signaux d'horloge voulus aux différents circuits composant le circuit d'aiguillage, mais est aussi transmis à la porte P commandant le transfert des signaux de comptage et de décomptage fournis
<Desc/Clms Page number 7>
par le comparateur de fréquence et destinés à être reçus, en configuration boucle de fréquence, par les entrées correspondantes du compteurdécompter.
La boucle de fréquence comporte un comparateur numérique de fréquence Cf recevant sur son entrée notée FE le signal extérieur ou signal d'entrée E pris comme référence de fréquence et, sur son entrée notée Fus, le signal de sortie S fourni par l'oscillateur commandé en tension OCT. Ce comparateur reçoit d'autre part de l'horloge auxiliaire H le deuxième signal d'horloge de période T-. C'est pendant un certain nombre, variable au cours du temps, de ces périodes d'horloge T- que sera effectué le comptage respectif des nombres de périodes des deux signaux d'entrée, puis la comparaison de ces nombres.
Ce comparateur de fréquence fournit à une porte P, commandée par le détecteur de verrouillage DV, une paire de signaux destinés chacun, après qu'ils ont franchi cette porte, respectivement aux entrées de comptage et de décomptage du compteur-décompteur CD. Comme ce compteur-décompteur, la suite de cette boucle de fréquence est commune avec la boucle de phase :
EMI7.1
on trouve le registre RE suivi du convertisseur numérique/analogique CNA fournissant son signal de commande à l'oscillateur de sortie OCT.
La commande de l'oscillateur de sortie est donc réalisée par le circuit d'aiguillage ANA. Ce dernier comporte deu : entrées, une entrée ana- logique constituée par l'entrée de l'échantillonneur-codeur et associée à la boucle de phase, et une entrée numérique, constituée par les entrées de comptage et de décomptage du compteur-décompteur et associée à la boucle de fréquence. Ce circuit d'aiguillage est commandé d'abord à partir de la boucle de phase puis par la boucle numérique de fréquence.
La figure 2 représente le détail de la boucle de phase ainsi qu'une réalisation possible d'un détecteur de verrouillage DV. Le comparateur de phase représenté est celui décrit dans le brevet belge No 879¯-=-649. Il fournit. sur la sortie complémentée de la bascule Bl, une impulsion up de durée proportionnelle à la différence de phase des deux signaux d'entrée si le signal d'entrée issu de l'oscillateur de sortie est en retard par rapport au signal de référence et, sur la sortie de la bascule B2, une impulsion dw de durée
<Desc/Clms Page number 8>
proportionnelle à cette différence de phase dans le cas contraire. Les signaux up et dw fournis sont représentés sur les figures 4. a et 4. b, le signal d'entrée E étant pris comme référence de phase. Sur la figure 4. a, le signal de sortie S est en retard sur ce signal d'entrée.
Sur la figure 4. b, le signal de sortie S est en avance sur ce signal d'entrée. Ce comparateur de phase est suivi par un filtre F comportant un circuit connu sous le nom de"charge pump"dont les entrées sont reliées aux sorties du comparateur de phase C. Ce circuit à diodes est suivi par un intégrateur à seuil utilisant un amplificateur opérationnel.
Si ce sont les impulsions up qui sont présentes à la sortie du comparateur de phase C, il apparaîtra à la sortie de cet intégrateur une tension de sortie qui croîtra, à chaque apparition de ces impulsions, d'une grandeur approximativement proportionnelle à la durée de ces impulsions. Si ce sont des impulsions dw qui sont présentes à la sortie de ce comparateur de phase C, on aura en sortie de cet intégrateur une décroissance à chaque apparition de ces impulsions. Dans le cadre d'une boucle de phase de type connu, cet intégrateur commanderait directement l'oscillateur de sortie.
De par l'introduction du circuit d'aiguillage ANA, le signal analogique fourni par cet intégrateur est tout d'abord numérisé puis retransformé en un signal analogique de sorte qu'au pas de numérisation près, il se retrouve identiquement en sortie pour commander l'oscillateur de sortie. Ce pas de numérisation est défini par le choix du nombre N d'éléments binaires fournis par l'échantillonneur-codeur.
Celui-ci est suivi par un compteur-décompteur CD comportant aussi N entrées de données et N sorties qui, en configuration boucle de phase, fonctionne comme un registre et retransmet à sa sortie les informations binaires présentes sur son entrée. Il est suivi par le registre de mémorisation RE à N entrées de données et N sorties puis par le convertisseur numérique/analogique CNA.
Au cours du verrouillage de la boucle de phase, il s'effectue un prépositionnement de la fréquence de l'oscillateur de sortie par rapport à la fréquence FE du signal de référence E reçu à l'entrée de la boucle. Il est évident que ceci correspond aussi à un préchargement du registre RE et surtout du compteur-décompteur CD à une valeur s'approchant de celle nécessaire pour obtenir l'identité des fréquences
<Desc/Clms Page number 9>
d'entrée et de sortie de la boucle. Ce verrouillage ou ce préchargement étant effectue, il est nécessaire de le détecter pour savoir si on peut faire basculer le système en configuration boucle de fréquence.
Un exemple simple de réalisation d'un système détecteur de verrouillage DV est fourni sur la figure 2. Il comporte, à l'entrée, une porte ET recevant du détecteur de phase le signal up et le complément dw du signal dw représentés sur les figures 4. a et 4. b. Cette porte ET est suivie par un intégrateur RC et par un comparateur de tension CO, recevant une tension de référence sur son autre entrée, puis par un inverseur dont la sortie est connectée à l'entrée de mémorisation S d'une bascule B3 de type RS, l'entrée R de cette bascule B3 étant attaquée par la sortie d'une porte ET P5 à deux entrées, une entrée de contrôle et une entrée d'initialisation comportant une temporisation.
Dès que la durée du créneau, up ou dw, est inférieure à une certaine valeur, c'est-à-dire dès que le comparateur détecte que le signal fourni par l'intégrateur RC a dépassé une certaine valeur, on décide que la boucle de phase est verrouillée. Le détecteur fournit alors un niveau logique 1 sur sa sortie et la bascule RS recevra un niveau logique 0 sur son entrée S.
En configuration boucle de phase, l'échantillonneur-codeur EC, le compteur-décompteur CD et le registre R sont pilotés par un signal d'horloge à fréquence élevée de l'ordre du mégahertz (T.). En configuration boucle de fréquence, l'échantillonneur-codeur EC est inutile et ne recevra plus de signaux d'horloge ; par contre, le registre devra être piloté par des signaux d'horloge à fréquence beaucoup plus basse, de l'ordre du hertz ou du dixième de hertz (T, J. C'est le circuit pilote CP qui effectuera cette gestion des signaux d'horloge, qu'il reçoit de l'horloge auxiliaire H, à partir du signal binaire reçu de la sortie Q de la bascule B3 du détecteur de verrouillage. Une réalisation possible de ce circuit pilote CP est représentée à la figure 2.
Il comporte une entrée de commande qui commande la porte ET P5, par l'intermédiaire de l'inverseur 16, la porte ET P6, par l'intermédiaire
<Desc/Clms Page number 10>
de l'inverseur 18, et la porte ET P7 de façon directe. La porte ET P5
EMI10.1
reçoit le signal T. et le retransmet, par l'intermédiaire de 0 1 l'inverseur 17, à l'échantillonneur-codeur EC, et directement au compteur-décompteur CD ainsi qu'à l'entrée de la porte ET P6. La
EMI10.2
porte ET P7 reçoit le signal Ta et le transmet à l'entrée de la 0 0 porte OU P8. Cette porte OU P8 reçoit les sorties des portes ET P6 et P7. Sa sortie est transmise directement à l'entrée d'horloge C du registre R.
Après détection du verrouillage de la boucle de phase, il est nécessaire de passer en configuration boucle de fréquence. L'apparition du 1 logique à la sortie du détecteur de verrouillage DV commande le déblocage des deux portes ET P3 et P4 de la porte P. Celles-ci deviennent alors transparentes et transmettent respectivement sur les entrées de comptage et de décomptage"Comp"et"Dec"du compteurdécompter CD les impulsions fournies par les générateurs Gl et G2 respectivement, comme on le verra en se référant à la figure 3.
Le comparateur de fréquence CF représenté à la figure 3 reçoit le signal de référence E à la fréquence FE et le signal de sortie de boucle, fourni par l'horloge interne OCT, à la fréquence FS. Il comporte un premier compteur CFE à m éléments binaires recevant sur son entrée
EMI10.3
d'horloge le signal de référence à la fréquence FE un second b compteur CFS à m éléments binaires recevant sur son entrée d'horloge le signal de sortie de boucle à la fréquence FS. A la fin de chaque période de référence T0 du signal fourni par l'horloge auxiliaire, les contenus de ces compteurs sont transférés respectivement dans les registres RFE et RFS commandés chacun par la sortie d'une bascule de type D, D3 et D4 respectivement.
Ces bascules reçoivent sur leur entrée D le signal à la
EMI10.4
, période de référence T.-, associée à cette boucle de fréquence, et sur leur autre entrée la sortie d'un inverseur, 13 et 14 respectivement, recevant le premier le signal à la fréquence FE et le second le signal à la fréquence FS. Les m éléments binaires fournis par chacun de ces registres sont transmis à un soustracteur ST. Ce soustracteur fournit les m éléments binaires du résultat à un premier comparateur C- recevant d'autre part sur sa première entrée A, en complément à deux, la valeur-4, et à un deuxième comparateur C, recevant d'autre part sur
<Desc/Clms Page number 11>
sa deuxième entree, en complément à deux, la valeur +4.
Le miéme element binaire ou élément binaire de signe s est aussi transmis, par l'intermédiaire d'un inverseur 15, à une porte NON-ET P2 et, directement, à une porte NON-ET Pl de façon que, si s = 0, cette porte P2 soit transparente et la porte Pl bloquée ; et inversement si s = 1. Un générateur d'impulsions G 1 associé à la porte Pl et un générateur d'impulsions G2 associé à la porte P2 transmettent, toutes les T-secondes, une impulsion vers les entrées de comptage ou de décomptage du compteurdécompter si leur entrée de commande, recevant les sorties des portes ET PI et P2, est au niveau logique 1.
Une porte ET P5 détecte si l'une ou l'autre des sorties des portes NON-ET PI ouP2 est au niveau logique 0. Sa sortie est appliquée aux entrées D des bascules DI et D2 qui reçoivent sur leur entrée d'horloge C, par l'intermédiaire d'un inverseur Il, 12, respectivement un signal à la
EMI11.1
fréquence FE et un signal à la fréquence FS et qui fournissent les b impulsions de réinitialisation R des compteurs CFE et CFS. Donc, à la fin de chaque période de référence Ta, si l'une des portes Pl ou P2 comporte en sortie un niveau logique 0, le générateur G ! ou le générateur G2 émettra vers l'entrée de comptage ou de décomptage du compteurdécompter une impulsion qui incrémentera on décrémentera le compteurdécompter d'une unité binaire.
Le fonctionnement de cette boucle de fréquence peut être schématisé par les diagrammes temporels représentés sur les figures 5 et 6. Le diagramme de la figure 5 représente la variation dans le temps de la différence nE - nS des contenus des compteurs CFE et CFS, et le diagramme de la figure 6 représente la fréquence du signal fourni par l'oscillateur de sortie OCT, la fréquence de référence FE étant prise comme origine et l'unité choisie étant cette même fréquence de référence FE.
EMI11.2
A l'instant t = 0 où l'on passe en configuration boucle de fréquence, on peut ppser que la fréquence de sortie de l'oscillateur commandé s'écrit Fso = FE (l+k) (1). A un instant t compris entre 0 et Ta, le contenu du compteur CFE s'écrit n = FEt et le contenu du compteur CFS s'écrit n = Fsot. En tenant compte de l'équation (1), la
<Desc/Clms Page number 12>
différence -nS du contenu de ces deux compteurs s'écrit -nS = -nnEk. A l'instant t = Ta, le registre RFE se chargera avec le contenu, à cet instant, du compteur CFE et contiendra donc la
EMI12.1
valeur = (2) et le registre RFS se chargera avec le contenu, cet instant, du compteur CFS et contiendra donc la valeur n'=F,.T (3).
Des trois relations (1), (2), (3), on peut extraire l'expression de la différence contenue dans le soustracteur ST à l'instant t = T0'
Sur la figure 5, est représentée la variation dans le temps de la différence nE - nS de contenu des compteurs pour le cas où la fréquence F so est supérieure à la fréquence FE, soit pour k > 0. Pour l'instant t = T0, cette valeur est ici inférieure -4 et le comparateur C- fournira à sa sortie un 1 logique. L'élément binaire de signe s étant égal à !, la porte Pl transmettra au générateur Gl un 1 logique et celui-ci fournira alors, au temps t = Thune impulsion à l'entrée de décomptage Dec du compteur-décompteur CD.
Le contenu du compteur-décompteur sera alors décrémenté d'une unité binaire, ce qui se répercutera sur le contenu du registre RE et sur la sortie du convertisseur numérique/analogique CNA. La fréquence fournie par l'oscillateur de sortie décroîtra donc d'une unité que l'on notera αFE. A partir de
EMI12.2
l'instant t = Tos la fréquence de sortie sera donc égale à FE nE La pente du graphe nE va donc croître d'une unité E et sera égale à-TE (k-a).
Si à l'instant t = 2TO'la valeur 0 Fn'E2 - n'S2 = -n'E2(k-α) est encore inférieure à quatre, la fréquence FS de l'oscillateur de sortie sera encore décrémentée d'une unité et on aura FS2 = FE (I+k-2a). A chaque fois qu'une ou l'autre des sorties des portes Pl ou P2 passe au niveau logique t et que la sortie du compteur est décrémentée ou incrémentée d'une unité, la porte OU P5 fournit sur les entrées D des bascules D ! et D2 un I logique et il en résulte la remise à zéro des compteurs CFE et CFS dès la réception par ces bascules d'un signal d'horloge à travers respectivement les inverseurs Il et 12.
Si au bout d'un temps T0 après cette réinitialisation, le contenu nE - nS du soustracteur ST est inférieur en valeur absolue à la valeur choisie comme seuil, 4 dans le cas de la figure 3, aucune impulsion ni de
<Desc/Clms Page number 13>
EMI13.1
réinitialisation, ni d'incrémentation ou de décrémentation n'est fournie par les générateurs d'impulsions Gl et G2 et le comptage continue de s'effectuer. Il peut ainsi continuer pendant plusieurs périodes To sans qu'il y ait de réinitialisation. Ce nombre de périodes T0 sans réinitialisation va d'ailleurs s'accroître au fur et à mesure que la fréquence F fournie par l'oscillateur de sortie OCT se rapproche de la fréquence de référence FE.
Sur la figure 6 ont été reportées les différentes valeurs
EMI13.2
que prend la fréquence de sortie Fgp, .... Les sauts de fréquence sont toujours de valeur aFE mais ils se font toutes les une puis deux puis trois... périodes En fait, cette description est très schématique et ne tient pas compte des ordres de grandeur des variables d'entrée. Après l'accrochage de la boucle de phase, la fréquence de référence FE et la fréquence de sortie de la boucle FS sont déjà très proches et il sera nécessaire d'attendre un grand nombre de périodes pour que la différence du nombre de passages à zéro soit significative. Ce nombre étant de
EMI13.3
7 l'ordre de on ne peut utiliser des compteurs qui puissent compter un aussi grand nombre d'impulsions.
On choisira donc des compteurs à m = 4 éléments binaires, par exemple, que l'on laissera tourner et qui, à chaque tour intégreront le nouvel écart de phase. Au bout d'un temps T0 suffisamment grand mais inférieur à la plus petite demi-période
EMI13.4
de battement T du phénomène, on échantillonnera la différence des m1n contenus de ces deux compteurs. Cet échantillonnage sera réalisé en envoyant sur les entrées D des bascules D3 et D4 une impulsion ayant une période de T0, ces deux bascules recevant d'autre part, sur leur entrée d'horloge C et à travers respectivement les inverseurs I3 et I4, les signaux de référence FE et de sortie de la boucle F. Les registres RFE et RFS seront alors chargés à la valeur n'E et n'S respectivement.
Si la différence n'p-n'S n'est pas significative au bout de ce temps TOY on laissera tourner les compteurs CFE et CFS pendant ZTO'3T0'" pTa jusqu'à ce que cette différence n'E -n'S soit significative, c'est-àdire en l'occurence supérieure à 4. Ce seuil de 4 résulte de l'erreur faite sur le comptage des valeurs nE et nS connues à 1 près.
L'erreur faite sur la différence nE-nS est donc de 12 et il sera donc
<Desc/Clms Page number 14>
nécessaire de choisir un seuil au moins égal à 3.4 paraît un bon choix. Pour un nombre m d'éléments binaires, un élément binaire de signe et m-1 éléments binaires de valeur, à la sortie du soustracteur,
EMI14.1
la différence s donc être comprise entre 4 et ou E nIEentre-4 et-2 M-1 pour que puisse être décidé un changement de fréquence. on choisira une valeur de m au moins égale à 4.
Pour situer les ordres de grandeur, avec une commande élec- tronique de fréquence donnant une plage de variation relative de
EMI14.2
Ar fréquence-= un échantillonneur-codeur EC à n = 10 éléments F-10 binaires, on obtient une incrémentation unitaire relative a = 10, de l'ordre de grandeur du bruit de phase de l'oscillateur commandé OCT utilisé. La fréquence fournie par cet oscillateur est de l'ordre de huit mégahertz. Pour cette plage de variation relative de la fréquence de sortie, la plus grande valeur kmax de la grandeur k est de l'ordre de kmax = 1000 a et se code sur N = 10 éléments binaires. Pour un tel écart, le temps d'accrochage maximal est de l'ordre de dix heures (trois heures environ pour k = 10 a).
Bien que la présente invention ait été décrite dans le cadre d'un exemple particulier de réalisation, il est clair qu'elle n'est pas limitée audit exemple et qu'elle est susceptible de modifications ou de variantes sans sortir de son domaine.