<Desc/Clms Page number 1>
"Systeme d'affichage ä balayage de trame avec générateur de caractères à mémoire ä acces aléatoire 11
Domaine technique La présente invention concerne les systemes d'affichage ä balayage de trame et plus particulièrement de tels systemes commandés par des générateurs de caracteres numériques.
Art antérieur Les systemes d'affichage numérique à generation de caracteres sont bien connus. Ils sont normalement utilisés pour générer des caracteres alphanumeriques sur des écrans d'affichage ä balayage de trame mais ils ont été aussi utilisés pour générer des affichages graphiques en générant des caracteres dits "graphiques" qui définissent des segments de ligne de la dimension d'un caractbre suivant des angles différents et dans des positions différentes à l'intérieur de la surface de construction des caracteres.
Beaucoup de systèmes d'affichage ä générateur de caractères utilisent une mémoire permanente pour développer les données relatives au type de caractere ä afficher depuis des donnees de caractbre d'entrée. Ces données de type de caractere representent les signaux vidéo d'accroissement de brillance qui définissent les caractères affichés. Ainsi, dans un caractere qui s'etend sur huit lignes de balayage, les données de type de caractère comprennent huit ensembles de donnees numériques, chaque ensemble representent la configuration du caractère sur une ligne associée des huit lignes de balayage.
Pour chaque caractère ä l'affichage, la mémoire permanente est adressée par le code de caractère (par exemple, sous forme ASCII) et une valeur de balayage de rangée pour accéder à chaque multiplet de données (en
<Desc/Clms Page number 2>
supposant huit bits par ligne de balayage). Cette opération est répétée pour chaque ligne de caractères, huit lignes, avec une valeur de balayage de raagde différente pour chaque ligne de la rangde. Un tel agencement est utilisé dans l'adapteur d'affichage monochrome et d'imprimante IBM dont la description détaillée pourra être trouvée dans le manuel de reference technique IBM, options ordinateur personnel et adapteurs, ne6322509.
Dans un adapteur d'affichage ulterieur pour l'ordinateur personnel IBM, l'adapteur graphique améliore dont la description détaillée pourra être trouvee dans une mise ä jour du manuel de référence cite ci-dessus datée du 2 aoüt 1984, des données d'affichage alphanumeriques sont emmagasinées dans un plan de mémoire de lecture/écriture.
Dans cet adapteur, on a prevu des plans de type de caractère de cette memoire. En modes graphiques, ces plans contiennent respectivement des bits de rouge, de vert, de bleu et d'intensite pour les éléments images d'affichage. En modes alphanumeriques, des donnees de caractère (par exemple en code ASCII) sont emmagasinees dans un plan de mémoire, des données de type de caractere dans un second plan et des données d'attribut dans un troisiame plan. Les données depuis le premier de ces plans sont utilisées pour adresser le second plan afin d'obtenir les données de type de caractère pour l'affichage.
Comme avec le schéma de memoire permanente, les adresses comprennent toutes des donnees de rangee issues du système de commande d'adapteur pour sélectionner les donnees de type de caractères pour des lignes de balayage successives sur une ligne de caractères.
Dans le"IBM Technical Disclosure bulletin", Vol. 27, nOIB, juillet 1984, aux pages 868 ä 870 " on décrit une autre forme de logique d'affichage alphanumérique. Dans ce système, des caracteres alphanumeriques pour affichage, sont emmagasines dans une mémoire ä acces aléatoire dynamique qui est connectee ä un registre ä décalage de 256 multiplets. Des
<Desc/Clms Page number 3>
données relatives ä une rangee complète de caractères à afficher, sont transferees dans le registre ä décalage'qui est synchronise pour délivrer des sorties successives afin d'adresser un generateur de caractères.
La raison de l'utilisation de ce registre ä decalage est que les memoires video doivent avoir des ports doubles, c'est ä dire qu'elles sont accédées ä la fois par une unite CPU pour la mise ä jour des donnees et par un système de commande, par exemple une unité de commande CTR ou un dispositif similaire, pour obtenir les donnees necessaires ä la révision de l'affichage.
Dans cet article, la duree du cycle de la memoire video n'etait pas suffisamment court pour permettre le multiplexage en temps normal des ports doubles et ce problème a ete resolu par l'utilisation de l'agencement ä registre à décalage, ce qui signifie que lorsque les donnees de revision d'affichage ont ete transferees au registre ä decalage, ce multiplexage n'a pas ete requis.
EMI3.1
Präsentation de l'invention La presente invention concerne un système d'affichage ä balayage de trame dans lequel une mémoire intermediaire video retient des donnees pour accéder ä une memoire de générateur de caractères ä accès aléatoire à la fois pour la lecture de données de type de caractere provenant de cette mémoire et pour mettre ä jour ou corriger les donnees de type de caractère.
La memoire intermediaire est une mémoire ä acces aleatoire de caracteres double comprenant un registre ä décalage dans lequel une rangee de donnees peut être transferee. Les données dans le registre ä decalage comprennent soit le code de caractere et le code d'attribut dans des etages consecutifs, soit le code de caractere et des données de type de caractere dans ces etages consécutifs. Les données sont lues en sortie en séries par multiplet. Dans le premier cas, les données de caracteres adressent la mémoire de generateur de caracteres pour récupérer des données de type de caractère qui sont
<Desc/Clms Page number 4>
EMI4.1
combinees avec les donnees d'attribut pour générer des données vidéo.
Dans le second cas, le code de caractère adresse la mémoire de generateur de caractères pour emmagasiner dans celle-ci les données de type de caractère associées. Le transfert au registre ä décalage se déroule pendant les periodes de retracage de balayage de trame. Dans le cas de la révision d'affichage avec opérations de donnees vidéo où le registre ä décalage contient au moins une rangée d'écran de donnees de caractere, ce transfert se déroule pendant le retracage horizontal. Dans le cas de la mise ä jour de la mémoire de generateur de caractères, le transfert au registre ä decalage se deroule pendant l'intervalle d'effacement vertical de l'affichage ä balayage de trame.
Brève description des dessins La figure 1 est une representation schématique d'un adapteur d'affichage alphanumerique de l'art anterieur.
La figure 2 est une representation schématique d'un adapteur d'affichage connecté ä une unite CPU et un dispositif
EMI4.2
d'affichage ä trame mettant en oeuvre la présente invention. La figure 3 represente la disposition de la memoire intermediaire video de la figure 2.
La figure 4 est un schema chronologique montrant la synchronisation des operations de lecture du generateur de caracteres, utilisée pendant la révision d'affichage.
La figure 5 est un schéma chronologique montrant des operations d'écriture du générateur de caractères utilisées pendant la mise ä jour du generateur de caractères.
Description détaillée de l'invention La figure 1 est une représentation schematique d'un adapteur d'affichage de générateur de caractères de l'art antérieur.
<Desc/Clms Page number 5>
11 comprend une mémoire de generateur de caractères 10 pour emmagasiner des donnees de type de caractère. Cette mémoire est adressée par des signaux issus d'un premier multiplexeur 11 et d'un second multiplexeur 12 qui délivrent respectivement les bits d'adresse AO ä A3 et A4 ä All ä la mémoire 10. Le multiplexeur 11 reçoit quatre bits du compteur de balayages de rangees 16 ä son entrée A et quatre bits d'une adresse depuis une unité CPU ä son entree B. Le multiplexeur 12 reçoit huit bits d'une bascule de caractere 13 ä son entree A et huit bits de données d'unité CPU à son entree B. Les multiplexeurs 11 et 12 délivrent les bits d'adresse AO-A3 et A4 ä All de la memoire de générateur de caracteres 10, respectivement. Cette memoire est du type à acces aléatoire dynamique (DRAM).
Les donnees passent entre la mémoire 10 et 1'unité CPU au travers d'un emetteur-recepteur 15 et aussi de la mémoire ä un processeur vidéo 19. Une memoire video 18 est connectée aux bus d'adresses et de données de l'unité CPU pour recevoir des données depuis l'unite CPU aux adresses définies ainsi afin de déterminer une disposition des caracteres ä afficher dans des emplacements de la mémoire vidéo correspondant ä leurs positions sur l'écran. Chaque multiplet de caractere (en code ASSCII) est accompagne par un multiplet d'attribut. La logique de commande 17 peut être par exemple une unite de commande CRT du type MC6845 fabriquee par Motorola Corp.
Cette logique de commande (qui maintenant, incorpore physiquement le compteur de balayages de rangees 16) commande le fonctionnement des multiplexeurs 11 et 12, de l'émetteur-récepteur 15, des memoires 18 et 10, des bascules 13 et 14 et du processeur video 19. Elle reçoit les signaux d'ecriture de memoire (MEMW), de lecture de mémoire (MEMR) et d'horloge d'element image d'affichage (PIXEL CLOCK) depuis l'unite CPU pour assurer cette commande.
Pour simplifier cette partie de la description et la suivante, on supposera que les caracteres d'affichage sont definis sur l'écran d'affichage par des surfaces de
<Desc/Clms Page number 6>
construction de caractère de 8 x 8 ou, autrement dit, chaque caractère est defini par huit elements images sur chacune des huit lignes de balayage de l'affichage. Initialement, les donnees de caractère sont chargees dans la memoire de générateur de caractères. Ces données sont générées depuis l'unité CPU soit depuis sa mémoire permanente, soit depuis des ensembles de caractères combines sur un fichier ä disquette.
Ces donnees sont entrees multiplet par multiplet au travers de l'émetteur-récepteur 15 avec, pour la surface de construction de caractère de 8 x 8, les trois bits d'adresse les plus bas définissant les donnees de ligne de balayage respectives et les bits d'adresse plus eleves définissant des caractères individuels. Pour cette opération, la logique de commande 17 délivre un signal de conditionnement d'écriture (WE) pour la memoire 10 et délivre des signaux de commande aux multiplexeurs 11 et 12 de façon qu'ils passent leurs entrées B aux entrees d'adressage de la mémoire 10.
Des donnees de caractere étant dans la mémoire 10, le Systeme peut maintenant réviser l'affichage de trame. La mémoire Video'18 est chargee avec des donnees de caractère
EMI6.1
et d'attribut depuis l'unité CPU. Ces donnees sont positionnées dans la mémoire de façon qu'à la réception d'adresses successives, des données de caractère et d'attribut relatives ä des caractères successifs d'une ligne de caractères à afficher, soient lues en sortie. D'une manière bien connue de l'homme de l'art, ces adresses successives sont générées par la logique de commande 17. Les données de caractère sont alimentees ä une bascule de caractère 13 et immédiatement après, les donnees d'attribut associees sont alimentées ä une bascule d'attribut 14.
A cet instant, les donnees de caractère depuis la bascule 13 adressent la mémoire 10 au travers du multiplexeur 12 en association avec la sortie du compteur de balayages de rangees au travers du multiplexeur 11. En consequence, les données de type de caractère obtenues depuis la memoire 10
<Desc/Clms Page number 7>
et les données d'attribut depuis la bascule 14 sont appliquées ä un circuit de traitement video 19 d'oü sont dérivés les signaux vidéo.
La figure 2 est une représentation schématique d'un Systeme d'affichage ä balayage de trame mettant en oeuvre la présente invention. On verra immédiatement que cette invention utilise considérablement moins d'éléments composants que le Systeme de la figure 1. Dans le système de la figure 2, le compteur de balayage de rangée, la logique de commande, les bascules d'attribut et de caractere, la mémoire de générateur de caractère et le circuite de traitement video sont les mêmes que ceux utilisés dans le Systeme de la figure 1. Comme on peut le voir d'après les dessins, les multiplexeurs et les émetteurs récepteurs ne sont pas utilises.
A la place de la mémoire vidéo de la figure 1, on utilise dans le système de la figure 2 un type différent de mémoire et pour faire la distinction entre les deux, cette dernière est appelée "mémoire intermédiaire vidéo". En outre, la bascule d'attribut 14 et la bascule de caractere 13 sont maintenant connectées en série plutôt qu'en parallele comme dans le Systeme de la figure 1.
La memoire intermediaire video 20 est un Systeme ä mémoire ä accès aléatoire dynamique de types de caractère double. On peut citer ä titre d'exemple d'une telle mémoire la mémoire "Micro PD 41264" commercialisée par NEC Electronics Inc.
Cette mémoire est une memoire RAM dynamique de 64K x 4 bits avec une sortie de registre ä décalage en série de 256 x 4 bits. Ainsi, un port est un port ä accès aléatoire et l'autre est le port de lecture en serie. En utilisant une paire de ces memoires, on obtient une mémoire RAM dynamique de 64KB avec un système de sortie en série de 256 multiplets. Cette mémoire est bien connue mais en termes généraux elle comprend une mémoire RAM dynamique normale avec des moyens d'adressage et des moyens d'entrée/sortie de données ensemble avec des moyens de lecture de données de la
<Desc/Clms Page number 8>
mémoire RAM au registre a décalage ä 256 positions.
Afin d'assurer le transfert des données au registre ä décalage, les moyens d'adressage utilisent tout d'abord huit bits d'adressage de rangée pour sélectionner une rangée dans la mémoire RAM dynamique et ensuite huit bits d'adressage de colonne sont utilisés pour sélectionner l'un de 256 décodeurs en série, ce qui correspond ä l'emplacement de début des données ä lire dans le registre ä décalage. Ces données sont alors lus au registre ä décalage en un cycle. Puis, elles sont lues quatre bits par quatre bits (ou dans le cas présent avec deux mémoires, multiplet par multiplet) depuis le registre ä decalage sous la commande d'un signal d'horloge de décalage. D'après cela, il est clair qu'un tel système de mémoire presente une grande utilité dans un Systeme d'affichage de trame.
Pour chaque ligne de la trame, les données peuvent être tout d t abord appliquées au registre ä décalage et ensuite transférées aux circuits vidéo tandis que la partie RAM dynamique est mise ä jour. Pour la mise en mémoire intermediaire, tout ce qui doit etre fait est d'assurer le transfert au registre ä décalage pendant les periodes de retracage de la trame d'affichage. On notera que la plupart des systèmes d'affichage n'affichent pas plus de quatre vingt caractères par rangee si bien qu'avec chaque donnée de caractère sur une ligne qui comprend un multiplet de données de caractère (pour adresser la mémoire de générateur de caractères) et un multiplet de données d'attribut (définissant la couleur ou autre attribut du caractère), 160 multiplets seulement sont requis du registre ä décalage.
Cependant, ceci ne crée pas de problème ä condition que l'adressage pour le transfert au registre ä décalage soit agence correctement.
Comme cela est normal, l'unite CPU adresse la mémoire intermediaire vidéo 20 pour la mise ä jour des données et la logique de commande 17 adresse la mémoire intermédiaire pour des fonctions de révision d'affichage de trame. La seule difference significative ici entre le présent systeme et
<Desc/Clms Page number 9>
ceux de l'art antérieur est que la logique de commande est agencée par exemple par programmation, pour ne sélectionner que la premiere adresse de mémoire intermediaire vidéo pour les données de chaque rangée plutöt que toutes les adresses correspondant aux caractères respectifs de cette rangée.
Nous passerons maintenant ä la figure 3 qui représente la disposition des données dans la memoire intermédiaire vidéo 20 (Figure 2). On rappellera que la partie RAM dynamique de la memoire intermediaire video comprend 64KB. Ils sont disposés comme le montre la figure 3 en une image d'écran CRT de 32KB. Cette disposition est utilisée pour définir l'image ä afficher sur l'ecran. Elle définit 16K caractères, chaque multiplet pair comprenant le code de caractere (utilisé pour adresser le générateur de caractères) et le multiplet impair adjacent comprenant le code d'attribut.
L'importance de ces données de caractere est suffisante pour approximativement huit ecrans de caractères de 80 x 25 rangées. Ceci permet de paginer vers le haut et vers le bas ou le déroulement sans mise ä jour de la mémoire intermédiaire.
La seconde partie de la memoire intermediaire video contient aussi un code de caracteres pour l'adressage du generateur de caractères en multiplets pairs. Dans cette partie, cependant, chaque multiplet impair correspondant comprend des donnees de type de caractère pour l'écriture dans le générateur de caractères. Comme indiqué ci-dessus, dans un but de simplification, nous avons indiqué que nous considerons ici des surfaces de construction de caractère de 8 x 8 elements images. Chaque caractère affiché est donc défini par huit multiplets de données de type de caractère, un pour chaque ligne de trame. Avec ce format de caractère, chaque ensemble de caractères de 256 caractères requiert 2K multiplets de donnees de type de caractère.
En conséquence, chaque ensemble de caracteres requiert un total de 4K multiplets dans la seconde partie, ainsi quatre pages,
<Desc/Clms Page number 10>
chacune comprenant un ensemble de caractères complet, requièrent 16K multiplets. Afin de permettre une extension de la surface de construction des caractères ä 8 x 16 elements images, ce qui demande ainsi 16 multiplets de donn6es de type de caractère pour chaque caractère, quatre pages seulement de donnees de caractères/type de caractère sont definies dans la seconde partie.
Enfin, on a représenté au bas de la figure 3 le Schema du registre ä decalage de 256 multiplets. Bien que celui ci ne puisse pas être strictement considere comme une partie de memoire, ce Schema illustre le fait que 256 multiplets de données de l'une quelconque des parties supérieures peuvent y être transférés.
En revenant ä la figure 2, on va maintenant décrire le fonctionnement du système dans ses divers modes. Tout d'abord, chaque fois que des données sont décalées en sortie du registre ä decalage dans la mémoire intermédiaire vidéo 20, la partie RAM dynamique de cette mémoire intermédiaire peut être modifiée par des données CPU aux adresses definies par des données d'adressage d'unité CPU. Pendant chaque periode de retracage horizontal (sauf pendant l'effacement vertical) du balayage de trame dans le dispositif d'affichage, des donnees sont transferees d'un bloc dans la partie image de l'écran CRT correspondant aux donnees pour la ligne de balayage immédiatement suivante. Comme indiqué ci dessus, bien que 256 multiplets soient transferees, 160 multiplets seulement sont requis.
En conséquence, les adresses définissant les données pour des lignes respectives sont, pour des rangees de caractères differentes, eloignees de 160 emplacements. On notera cependant que les mimes donnees sont extraites (pour une surface de construction de caractère de 8 x 8) huit fois pour chaque rangée de caractères. Ce qui donne un total de huit multiplets de type de caractère pour chaque caractère ä lire depuis la memoire de caractères en utilisant des combinaisons AO-A3
<Desc/Clms Page number 11>
différentes ä partir du compteur de balayages de rangées 16 pour supplementer les adresses de memoire de générateur de caractères pour chaque ligne de balayage respective.
La logique de commande 17 délivre les adresses de début de rangée de mémoire intermédiaire video, les signaux de commande de transfert de la mémoire RAM dynamique au registre ä décalage T et les signaux d'horloge de décalage S CLK pour décaler le registre ä decalage. Chaque multiplet de sortie du registre ä décalage est appliqué ä la bascule d'attribut 14. Chaque multiplet pair (code de caractere, voir la figure 3) est alors synchronisé dans la bascule de caractère 13 tandis que le multiplet impair suivant (code d'attribut, voir la figure 3) est appliqué ä la bascule 14.
Pour le cycle d'horloge suivant, la sortie de la bascule 14 est déconditionne (par un niveau de conditionnement de sortie irregulier appliqué ä l'entree OE de cette bascule), et le multiplet dans la bascule 13 est appliqué ä l'entree d'adressage A4-A11 de la memoire 10pour adresser cette memoire en conjonction avec les entrées AO-A3 de-balayage de rangées. A cet instant, la logique de commande 17 applique un signal de conditionnement de sortie à l'entrée OE de la mémoire 10 si bien qu'un multiplet de données de type de caractère est lu depuis l'emplacement défini par l'adresse d'entrée.
Le multiplet dans cet emplacement est dirige depuis les terminaux E/S de donnees de la mémoire 10 ensemble avec le multiplet d'attribut retenu dans la bascule 14 qui est maintenant conditionnée et synchronisée pour deliverer ce multiplet aux circuits de traitement video. Les circuits 19 combinent les donnees d'attribut et de type de caractère pour produire des donnees pour huit elements images du balayage de trame.
La figure 4 montre la chronologie de cette Operation au cours de laquelle le générateur de caractères est lu pour developper les données de révision d'affichage. Ce Schema montre ä la ligne superieure, l'horloge pixel appliquée ä la logique de commande et ensuite la chronologie d'horloge de
<Desc/Clms Page number 12>
la bascule d'attribut 14 et de la bascule de caractere 13 sur les deux lignes suivantes. Ces horloges sont générées en réponse ä l'horloge pixel. Le signal de conditionnement de sortie ä l'entrée OE de la mémoire 10 (qui est active au niveau bas), ne provoque une opération de sortie de la mémoire 10 que lorsque les bascules d'attribut et de caractère ne sont pas synchronisées.
L'entrée de conditionnement d'ecriture (WE) ä la mémoire 10 reste inactive (niveau haut) pendant toute cette opération et l'entrée de conditionnement de sortie de bascule d'attribut est active (niveau bas) sur une période pendant laquelle les signaux d'horloge de bascules de caractère et d'attribut sont générées. 11 en résulte que pendant un cycle de caractère, les données de caractere sont appliquees à la bascule de caractère, puis les donnees d'attribut lui sont appliquées et ensuite il n'y a pas de synchronisation de ces bascules lorsque les données de type de caractère sont lues depuis la mémoire de caractères comme le montre la période de donnée.
En mode final de fonctionnement, les donnees de type de caractère sont écrites dans la mémoire de générateur de caractères depuis la mémoire intermédiaire vidéo. Cette opération se dgroule pendant l'intervalle d'effacement vertical de trame d'affichage pour eviter une interference avec un affichage sur l'ecran. Les donnees ä transférer sont retenues dans la partie inférieure de la memoire 20 (voir la figure 3) et comprennent des données de caractere suivies par des donnees de type de caractère dans des emplacements respectifs pairs et impairs. La disposition de ces donnees définit la définition ultérieure des donnees dans la mémoire de générateur de caracteres 10.
Les donnees de type de caractère relatives à la première ligne de balayage des 128 premiers caractères d'un ensemble de caracteres sont placees dans des emplacements successifs impairs dans la mémoire pour le premier ensemble de caractères emmagasiné, cette séquence commence au premier emplacement de la partie de
<Desc/Clms Page number 13>
mémoire des données de type de caractere. Chaque emplacement pair correspondant contient le code de caractère concerné.
Les 128 emplacements suivants contiennent les données de type de caractère pour la ligne de balayage suivante de ces caractères et ainsi de suite jusqu'à ce que toutes les lignes de balayage des 128 caractères de type de caractère soient définies. Puis les donnees pour les 128 caractères suivants sont placées dans la zone suivante de la memoire intermediaire 20 de la meme maniere. Pour cette opération, on peut utiliser tous les 256 etages du registre à décalage dans la memoire intermédiaire 20.
Pour les données de type de caractère relatives ä la premiere ligne de balayage des 128 premiers caractères, les 128 emplacements pairs correspondants contenant des données de caractère et les 128 emplacements impairs correspondants contenant des donnees de type de caractère sont transferes au registre ä décalage. Ces donnees sont alors synchronisees multiplet par multiplet dans la bascule d'attribut 14. Le premier multiplet, un multiplet de caractere est alimente ä cette bascule et ensuite dans la bascule de caractere 13 au transfert du premier multiplet de type de caractère dans la bascule 14.
La logique de commande 17 excite l'entree de conditionnement d'ecriture (WE) de la memoire 10 de générateur de caractères et la sortie de caractères de la bascule 13 en conjonction avec une sortie de balayage de rangée, adresse la mémoire 10 pour ecrire les données de la bascule d'attribut ä l'emplacement adresse. Cette Operation se poursuit pour le reste des données dans le registre ä décalage et le cycle se poursuit pour les données de rangée de balayage restantes pour les 128 premiers caracteres. L'operation est alors répétée pour les 128 caracteres suivants de l'ensemble de 256 caractères. Toute cette opération se déroule dans une seule période d'effacement vertical du balayage de trame d'affichage.
La figure 5 montre la chronologie de cette Operation d'écriture des données de type de caractère dans la mémoire
<Desc/Clms Page number 14>
de générateur de caractères depuis la mémoire intermediaire video. Ici, les signaux d'horloge pixel, d'horloge de bascule d'attribut et d'horloge de bascule de caractère sont tous les mêmes que ceux de la figure 4. Le signal de conditionnement de sortie depuis la logique de commande 17 ä l'entrée OE de la memoire 10 reste au niveau haut (inactif), ce qui évite la lecture en sortie de la mémoire 10. Le signal de conditionnement d'écriture appliqué ä l'entrée WE de la memoire 10 démarre au niveau haut, puis passe au niveau bas (actif) pendant un cycle de caractere.
L'entree de conditionnement de sortie (OE) de bascule d'attribut 14 reste au niveau bas (actif) pour maintenir cette bascule dans un etat conditionne. Comme on peut le voir sur la ligne de données, pendant chaque cycle de caractère (on se rappellera que ceci se déroule entièrement pendant les intervalles d'effacement vertical de l'affichage de trame), le code de caractère est enregistré suivi par les données de type de caractère correspondantes. Ces données de type de caractere reste dans la bascule d'attribut tandis que le signal de conditionnement d'écriture passe ä l'état actif dans la derniere position du cycle de caractère si bien que ces données sont écrites dans l'emplacement défini par les données de caractere.
Comme on l'a indiqué ci-dessus, tandis qu'un Systeme utilisant une surface de construction de caractère de 8 x 8 a été décrit jusqu'à maintenant, on constate que la partie de mémoire des données de type de caractère de la mémoire intermédiaire video est suffisamment importante pour emmagasiner quatre pages de donnees de type de caractère dans une surface de construction de caractere de 8 x 16. Ceci signifie que chaque caractère est représenté par seize multiplets de données de type de caractère. A la suite de cela, le Systeme compteur de balayages de rangée doit maintenant être adapté pour modifie les entrees d'adressage AO-A3 ä la mémoire 10 de façon ä ce qu'elles puissent être incrémentées jusqu'à seize.
La figure 6 montre un circuit de
<Desc/Clms Page number 15>
compteur de balayages de rangee commutable entre huit et seize étapes d'incrémentation.
La figure 6 represent un registre de balayages de rangée maximal ayant quatre étages connectés aux entrees d'un multiplexeur 31. Les quatre étages vont de l'ordre le plus bas en haut ä l'ordre le plus haut en bas. Le multiplexeur en reponse ä des signaux de l'unite CPU sur une ligne de selection commute son entrée A ou son entrée B ä quatre lignes de sortie qui sont appliquees comme une entree ä un circuit de comparaison 32. La sortie du circuit de comparaison est appliquée à l'entree de données d'une bascule 33 qui reçoit aussi les signaux de synchronisation horizontale de balayage de trame ä son entrée d'horloge. La sortie de bascule est appliquée ä une entree d'effacement d'un compteur 34 qui est aussi synchronisé par les signaux de synchronisation horizontale.
La sortie du compteur 34 genere les signaux d'adressage AO-A3 pour la mémoire 10 de generateur de caractères (Figures 1 et 2). En. outre, les sorties du compteur 34 sont renvoyees au circuit de comparaison 32 et sont utilisees pour définir des lignes de balayage spécifiques dans une rangée de caractères pour l'adressage de la mémoire intermédiaire vidéo.
; Lorsque les adresses AO-A3 demarrent ä zéro, la huitième adresse dans cet ensemble est sept, ainsi ce nombre est emmagasine dans le registre 30. L'entree de sélection etant conditionnee pour sélectionner les entrées A, ce nombre est appliqué sans changement aux entrées du circuit de ) comparaison 32. L'entrée de selection étant conditionnée pour selectionner les entrees B, le digit d'ordre le plus bas est établi à "1" par l'entrée positive à BI et les trois digits suivants correspondent aux trois digits binaires inférieurs du nombre sept dans le registre. En conséquence, ) chaque sortie du multiplexeur est un "1" binaire correspondant au chiffre 15 decimal. Lorsque l'on compte
<Desc/Clms Page number 16>
zero comme la première adresse AO-A3, ceci donne un compte de seize aux entrées d'adressage.
En supposant que le compteur 34 est effacé, il est incrémenté de un à chaque entree de synchronisation horizontale pour donner de s comptes d'incrémentation successifs depuis zero en augmentant aux entrées de memoire de générateur de caractères AO-A3. Chacun de ces comptes est comparé ä la sortie du multiplexeur 31 par le comparateur 32. A la detection d'egalite, le comparateur 32 applique un "1" à l'entrée de donnees de la bascule 33 qui, au signal de synchronisation horizontal suivant, synchronise cette entree au compteur 34 pour restaurer le compteur.
En consequence, le compteur 34 est incrémenté par des entrees de synchronisation horizontale jusqu'à ce qu'il atteigne le nombre (soit 8, soit 16) donne par le multiplexeur 31 et est alors restauré ä zero à l'entree de synchronisation horizontale suivante.
Bien que la presente invention ait été plus particulièrement decrite et représentée en se referant ä une realisation particuliere de celle-ci, il est é vident que l'homme de l'art pourra y apporter toutes modifications de formes et de details sans pour autant sortir du cadre de la presente 'invention.