AT407681B - Verfahren zur abschaltung eines spannungsgesteuerten halbleiters - Google Patents

Description

   <Desc/Clms Page number 1> 
 



   Die Erfindung betrifft ein Verfahren zur Abschaltung eines spannungsgesteuerten Halbleiterschalters, vorzugsweise eines   GBTs   (insulated gate bipolar transistor). 



   Die heute hauptsächlich in der Leistungselektronik für Pulsstromrichter verwendeten IGBTs sind bipolare Transistoren mit integrierter FET-Eingangsstufe, weiche nur eine geringe Ansteuerleistung benötigen. Durch ihre Anwendung bei Stromrichtern sind Schaltfrequenzen ausserhalb des Hörbereiches möglich. Die technologischen Grenzen für hohe Sperrspannungen liegen bei den   IGBTs   ebenfalls sehr günstig. Die IGBTs gehören somit zu jener Gruppe schneller neuer Halbleiterschalter, die über den Steueranschluss (Gate) spannungsgesteuert, in Stromrichterschaltungen eingesetzt werden. 



   Es ist bekannt, die Bremsung der   Stromübemahme   während des Kommutierungsvorganges   (IGBT - Freilaufdiode)   bei Stromrichterschaltungen mit IGBTs über den Gateanschluss durch einen vergrösserten Gatewiderstand zu realisieren. Insbesondere erfordert das Abschalten von hohen   IGBT-Strömen relativ   hohe Gate-Abschaltwiderstände um die unvermeidlichen   Induktionsspan-   nungsspitzen begrenzt zu halten. Die aus obigen Gründen erwünschte Erhöhung der Gatewiderstände führt zu einem unerwünschten Anstieg der Schaltzeiten inklusive Schaltverzögerungen und zu einer Zunahme der Schaltverluste. Es muss daher immer in bezug auf den Gatewiderstand ein unbefriedigender Kompromiss eingegangen werden. 



   Die Aufgabe der Erfindung besteht nun darin, ein Verfahren zu schaffen, mit dem die obigen Nachteile vermieden werden. 



   Die Aufgabe wird durch die Erfindung gelöst, welche dadurch gekennzeichnet ist, dass beim Erreichen bzw. Überschreiten eines einstellbaren Schwellwertes der Halbleiterdurchlassspannung, der im allgemeinen einem Laststromgrenzwert entspncht, der Abschaltwiderstand im Steuerkreis während der Abschaltphase erhöht wird und dass die bezogen auf den Laststrom des Halbleiters temperaturunabhängige Steuerung der Durchlassspannung kompensiert wird. Dadurch ist erstmals ein selektives Abschalten der Halbleiterschalter bei Stromrichterschaltungen möglich, bei welchem überdies der bei IGBT's übliche positive Temperaturkoeffizient der Durchlassspannung berücksichtigt ist, der sich in einem meist unzulässig hohen Streubereich des zugehörigen Stromes auswirkt. 



   Bei einer erfindungsgemässen Anordnung zur Durchführung des Verfahrens dass eine Schaltung zur Erfassung der   Durchlassspannung   für den Halbleiterschalter am Kollektor bzw. Drain des Halbleiterschalters angeschlossen ist, an die ein aus zwei Widerständen bestehender Spannungsteiler gegen den Emitter bzw.

   Source angeschlossen ist, und dass an den Verbindungspunkt der beiden Widerstände ein Komparator mit einstellbarem Schwellwert angeschlossen ist, dem ein UND-Glied nachgeschaltet ist, dessen zweiter Eingang mit einer monostabilen Kippstufe verbunden ist, der ein Inverter vorgeschaltet ist, dem die Ausschattflanke des Ansteuersignales für den Halbleiterschalter zuführbar ist, und dass dem UND-Glied eine weitere monostabile Kippstufe nachgeschaltet ist, die einen Transistor ansteuert, der einen Kollektor- und einen Kollektor-Emitterwiderstand aufweist, und dass die Serienschaltung dieser beiden Widerstände mit dem Basis- bzw. 



  Gateanschluss des Halbleiterschalters verbunden und über einen weiteren Halbleiterschalter an einer negativen Spannung angeschlossen ist, und dass während der Abschaltphase des Halbleiterschalters, soferne die Halbleiterdurchlassspannung den Schwellwert des Komparators überschreitet, der Transistor sperrt. Dies ist eine mögliche Realisierung des   erfindungsgemässen   Verfahrens. 



   Nach einer Ausgestaltung besteht der Komparator aus einem Operationsverstärker mit Eingangs- und Gegenkopplungswiderstand, wobei an den invertierenden Eingang des Operationsverstärkers der Schwellwert für das Überschreiten der Durchlassspannung des Halbleiterschalters gelangt. Dadurch kann auf einfachste Weise,   u. zw.   durch Vorgeben der Spannung am invertierenden Eingang des Operationsverstärkers, der Schwellwert eingestellt werden. 



   Eine weitere Ausgestaltung besteht darin, dass der mit dem Emitter bzw. Source des Halbleiterschalters verbundene Widerstand des Spannungsteilers einen negativen Temperaturkoeffizienten aufweist. Dadurch kann die Temperaturabhängigkeit des Halbleiterschalters ausreichend gemindert werden. 



   Von Vorteil ist, dass anstelle des Spannungsteilers der Eingangswiderstand des Komparators mit dem Ausgang der Schaltung zur Erfassung der Durchlassspannung verbunden ist, und dass anstelle des Schwellwertes an den invertierenden Eingang des Operationsverstärkers einerseits über einen Widerstand eine positive Versorgungsspannung gelangt, und andererseits dieser Eingang über einen Widerstand mit positivem Temperaturkoeffizienten mit Nullpotential verbunden ist. 

 <Desc/Clms Page number 2> 

 



   Nachfolgend wird die Erfindung noch anhand der Zeichnungen näher erläutert. 



   Die Fig. 1 zeigt eine mögliche Anordnung zur Durchführung des Verfahrens und in Fig. 2 sind Spannung und Strom am Halbleiterschalter, sowie Signale in der Anordnung während der Abschaltphase des Halbleiterschalters dargestellt
Bei Fig. 1 ist der Drain-Anschluss D des Halbleiterschalters 1, der ein   IGBT   ist, welcher   z. B.   ein Halbleiterschalter eines Zweipunkt-Wechselrichterschaltpoles sein kann, mit der Katode einer Diode 2 verbunden. Der Halbleiterschalter 1, bei dem hier der Source-Anschluss S an Nullpotential 19 liegt, wird über den Gate-Anschluss G angesteuert. Die Anode der Diode 2 ist mit einem Widerstand 3, der von einer positiven Spannung, angelegt bei   18,   gespeist wird, mit einem Spannungsteiler 4,5 und einer bei 10 angeschlossenen Schaltung, welche die Höhe der Durchlassspannung erfasst, verbunden.

   Der aus den beiden Widerständen 4,5 bestehende Spannungsteiler liegt zwischen der Anode der Diode 2 und   Nullpotential   19, wobei der mit Nullpotential 19 verbundene Widerstand 5 temperaturabhängig Ist und einen negativen Temperaturkoeffizenten aufweist. 



  Zwischen den beiden Widerständen 4,5 des Spannungsteilers ist ein Komparator angeschlossen, der aus einem Operationsverstärker 8 mit Eingangs- 6 und Gegenkopplungswiderstand 7 besteht. 



  Am invertierenden Eingang 9 des Operationsverstärkers 8 liegt ein   Schwellwert URef   an. Dem Komparator 6,7, 8 ist ein UND-Glied 13 nachgeschaltet, bei dem der zweite Eingang mit einer monostabilen Kippstufe 12 verbunden ist, die eingangsseitig einen Inverter 11 aufweist, dem die Ausschaltflanke 20 des Ansteuersignales 21 für den Halbleiterschalter 1 zugeführt wird. Dem UNDGlied 13 ist eine weitere monostabile Kippstufe 14 nachgeschaltet, die einen Transistor 15 ansteuert, der einen   Kollektor- 16   und einen Kollektor-Emitterwiderstand 17 aufweist. Die beiden Widerstände 16,17 sind zwischen dem Gate- G des Halbleiterschalters 1 und über einen Halbleiterschalter an eine negative Spannung geschaltet, deren Bezug der Source Anschluss S des Halbleiterschalters 1 ist.

   Im Normalfall ist der Transistor 15 immer leitend, wodurch für den Gatewiderstand des IGBTs 1 nur der Widerstand 16 massgebend ist. Der Transistor 15 sperrt nur während der Abschaltphase des IGBTs 1, soferne die Halbleiterdurchlassspannung UDs den Schwellwert   URef   des Komparators 6,7, 8 überschreitet. 



   Bei der monostabilen Kippstufe 12 ist eine metastabile Zeit von   0,     5 Ils   und bei der Kippstufe 14 eine Zeit von 4   IlS   eingestellt. 



   Im regulären Fall bei durchgeschaltetem IGBT 1 ist die Spannung   Uns.   an der Anode der Diode 2 die Durchlassspannung UDs des IGBTs 1 zusätzlich des Spannungsabfalles an der Diode 2. 



  Soferne im durchgeschalteten Zustand des IGBTs 1 die Durchlassspannung UDs durch einen zu grossen Laststrom die positive Spannung an 18 erreicht, nimmt die Spannung   UDs*   diese positive Spannung an. Dadurch kippt abhängig vom eingestellten Schwellwert   URef   der Komparator 6,7, 8 am Ausgang. Soferne die bei 10 angeschlossene Durchlassspannungsüberwachung für den   IGBT   1 nicht sofort angesprochen hat, wird bei der nächsten Ausschaltflanke 20 für den IGBT 1 die monostabile Kippstufe 12 aktiviert und das UND-Glied 13 ändert am Ausgang den Zustand.

   Dadurch wird über die monostabile Kippstufe 14 der Transistor 15 während der Abschaltphase des IGBTs 1 für eine Zeit von 4   Ils   gesperrt, wodurch für den Gatewiderstand des IGBTs 1 die Widerstände 16, 17 wirksam sind,   d. h.   er ist in dieser Zeit sehr hoch. 



   In Fig. 2 ist der Verlauf der Durchlassspannung   Dos,   des Drainstromes Id und des Schwellwertes   URef   des Komparators 6,7, 8 beim Ein- (links) und Ausschalten (rechts) des Halbleiterschalters 1 dargestellt. Die   Durchlassspannung UDs liegt   hier zwar über dem Schwellwert   URef,   aber noch unter der Ansprechschwelle einer Durchlassspannungsüberwachung, wodurch der IGBT 1 nur mit erhöhtem Gatewiderstand abgeschaltet wird. 

**WARNUNG** Ende DESC Feld kannt Anfang CLMS uberlappen**.

Claims (4)

1. PATENTANSPRÜCHE : 1. Verfahren zur Abschaltung eines spannungsgesteuerten Halbleiterschalters, vorzugsweise eines IGBTs (insulated gate bipolar transistor), dadurch gekennzeichnet, dass beim Erreichen bzw. Überschreiten eines einstellbaren Schwellwertes (urne) der Halbleiterdurch- lassspannung (UDS), der im allgemeinen einem Laststromgrenzwert entspricht, der Abschaltwiderstand (16, 17) im Steuerkreis während der Abschaltphase erhöht wird, und dass die bezogen auf den Laststrom (ID) des Halbleiterschalters (1) temperaturabhangige <Desc/Clms Page number 3> Streuung der Durchlassspannung (UDs) kompensiert wird.
2. 2. Anordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeich- net, dass eine Schaltung zur Erfassung der Durchlassspannung (UDs) für den Halbleiter- schalter (1) am Kollektor- bzw. Drainanschluss (D) des Halbleiterschalters (1) angeschlos- sen ist, an die ein aus zwei Widerständen (4,5) bestehender Spannungsteiler gegen den Emitter- bzw.

   Sourceanschluss (S) angeschlossen ist, und dass an den Verbindungspunkt der beiden Widerstände (4,5) ein Komparator (6,7, 8) mit einstellbarem Schwellwert (URef) angeschlossen ist, dem ein UND-Glied (13) nachgeschaltet ist, dessen zweiter Eingang mit dem Ausgang einer monostabilen Kippstufe (12) verbunden ist, der ein Inverter (11) vorgeschaltet ist, dem die Ausschaltflanke (20) des Ansteuersignales (21) für den Halblei- terschalter (1) zugeführt wird, und dass dem UND-Glied (13) eine weitere monostabile Kippstufe (14) nachgeschaltet ist, die einen Transistor (15) ansteuert, der einen Kollektor- (16) und einen Kollektor-Emitterwiderstand (17) aufweist, und dass die Serienschaltung dieser beiden Widerstände (16,17) mit dem Basis- bzw.

   Gateanschluss (G) des Halbleiter- schalters (1) verbunden und über einen weiteren Halbleiterschalter an einer negativen Spannung angeschlossen ist, wobei während der durch die Ausschaltflanke (20) des Ansteuersignales (21) eingeleiteten Abschaltphase des Halbleiterschalters (1), soferne die Halbleiterdurchlassspannung (UDS) den Schwellwert (URef) des Komparators (6,7, 8) über- schreitet, der Transistor (15) für eine durch die monostabile Kippstufe (14) bestimmte Zeit sperrt.
3. 3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass der mit dem Emitter- bzw.

   Sourceanschluss (S) des Halbleiterschalters (1) verbundene Widerstand (5) des Span- nungsteilers (4,5) einen negativen Temperaturkoeffizienten aufweist.
4. 4. Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass anstelle des Spannungs- teilers (4,5) der Eingangswiderstand (6) des Komparators (6,7, 8) mit dem Ausgang der Schaltung zur Erfassung der Durchlassspannung (Dos) verbunden ist, und dass anstelle des Schwe) twertes (Upef) an den invertierenden Eingang des Operationsverstärkers (8) einer- seits über einen Widerstand eine positive Versorgungsspannung gelangt, und andererseits dieser Eingang über einen Widerstand mit positivem Temperaturkoeffizienten mit Nullpo- tential (19) verbunden ist.