<Desc/Clms Page number 1>
Programmgesteuerte Angaben-Auswertungsmaschine
Es sind bereits Maschinen bekannt, deren Arbeitsablauf nach einem Programm erfolgt, dessen ein- zelne Arbeitsschritte unter der Steuerung von in verschiedenen Arten von Speichervorrichtungen ent- haltenen Instruktionen oder Befehlen erfolgen. Solche Maschinen haben eine hohe Programm-Kapazität, eine grosse Speicherungsfähigkeit und eine sehr grosse Beweglichkeit. Die Aufgabe der vorliegenden Er- findung besteht darin, die automatischen Programmsteuerungen zu verbessern. Diese bekannten Maschinen sind in der Regel mit einer Magnettrommel fürdie Speicherung einer grossen Anzahl von Angaben in der Form von magnetisierten Punkten an ihrer Oberfläche ausgestattet. Eine Programmspeichereinrichtung ist zur Speicherung eines einzelnen Programmschrittes oder-wertes vorgesehen.
Das Programmwort ist in drei Abschnitte unterteilt, nämlich in den Adressenteil, welcher der Maschine die Stelle Im Speicher anzeigt, an der die zu behandelnde Angabe gespeichert ist, in den Arbeitsteil zur Anweisung der Maschine, welcher Arbeitsvorgang in Verbindung mit der an der durch den Adressenteil bestimmten Speicherstelle gefundenen Angabe auszuführen ist, und schliesslich in einen Instruktionsteil zur Unterrichtung der Maschine, wo der nächste Programmschritt im Speicher eingestellt ist. Zum Empfang des Adressenteiles und des Arbeitsteiles des Programmwortes aus dem Programmspeicher sind ein Adressenregister bzw. ein Arbeitsregister vorgesehen.
Eine unter der Steuerung des Adressenregisters stehende Schaltungsanordnung dient zur Auswahl irgendeiner Speicherstelle der Magnettrommel oder einer andern Speichereinrichtung in Übereinstimmung mit dem im Adressenregister gespeicherten Wert. Eine andere Schaltungsanordnung bestimmt unter der Steuerung der Arbeitsregister die Art des Arbeitsvorganges, der in Verbindung mit der an der ausgewählten Adressenstelle gefundenen Angabe auszuführen ist. Nachdem eine Adresse ausgewählt ist und die gefundene Angabe durch die Maschine bearbeitet wird, wird der Instruktionsteil des Programmwortes aus dem Programmspeicher in das Adressenregister eingeführt, um den vorher in diesem Register eingestellten Wert zu ersetzen.
Ein neuer Programmschritt, eingestellt an der Adresse im Speicher, die mit dem Instruktionsteil des Programmschrittes im Adressenregister übereinstimmt, wird ausgewählt und In den Programmspeicher eingeführt, um den vorher gespeicherten Wert zu ersetzen. Abwechselnd führt die Maschine eine Prüfung durch, und wenn ein vorher bestimmter Zustand gefunden wird, kann veranlasst werden, dass der Adressenteil eines Programmschrittes im Adressenregister verbleibt und der in Verbindung damit ausgewählte nächste Programmschritt in den Programmspeicher eingeführt wird. Auf der Magnettrommel kann eine grosse Anzahl von Programmwerten und eine grosse Anzahl von andern Angaben gespeichert werden. Die Reihenfolge der vorstehend umrissenen Vorgänge kann daher für eine grosse Anzahl von Programmschritten fortgesetzt werden.
Rechenwerke, Addierer und Verteilungsstromkreise sind in der Maschine vorgesehen zur Durchführung verschiedener Rechnungsvorgänge, die durch den Arbeitsteil der Programmworte aufgerufen werden. Eine gespeicherte Reihenfolge solcher Programm- oder Instruktionsworte bildet ein Programm oder einen "Programmablauf".
Die Maschine ist zur Ausführung mehrerer Hauptprogramme programmiert oder voreingestellt. Die Voreinstellung wird im allgemeinen durch die Einstellung weniger Instruktionen in die Speicher-Eingangsschalter über die Steuerkonsole erreicht. Diese wenigen Instruktionen werden zum Einleiten mehrerer vollständiger Einstellungsabläufe benutzt. Die ursprünglichen Angaben und Instruktionen werden während des Einstellvorganges normalerweise aus Lochkarten oder Magnetbändern entnommen und in den Stellen
<Desc/Clms Page number 2>
des Trommelspeichers gespeichert. Während der Arbeit der Maschine kann ein abnormaler Zustand oder ein Fehler auftreten, wodurch bestimmte Fehlerstromkreise ansprechen, um die Maschine anzuhalten.
Durch Drücken einer Fehlerlöschtaste an der Konsole können die Fehlerstromkreise zurückgestellt werden, so dass die Maschine das Programm fortsetzt, wenn die Programmstarttaste gedrückt wird. Durch eine ; weitere Schaltungsanordnung an der Konsole kann der durch einen, abnormalen oder Fehlerzustand an- gehaltene Rechner gelöscht und die Maschine wieder gestartet und unter die Steuerung sogenannter
Wiederholungslaufinstruktionen gestellt werden, die in der Maschine voreingestellt wurden und bewirken, dass die Maschine einen Teil oder den ganzen Hauptablauf wiederholt, der beim Eintreten des Fehler- zustandes im Gange war.
Es ist ersichtlich, dass das Eintreten von abnormalen oder Fehlerzuständen das manuelle Eingreifen des Bedieners der Maschine herbeiführt, und dass es zur Ausführung von Wiederholungsabläufen erforderlich ist, bereits beim Einstellen der Maschine mehrere Wiederholungsinstruktionen zu speichern. Diese Wieder- holungsinstruktionen müssten in beliebigen Intervallen, verteilt über die Reihenfolge der Programmabläufe, eingesetzt werden, zumindest aber am Anfang eines jeden Programmablaufes, da nicht bekannt ist, an i welcher Stelle der Arbeitsreihenfolge ein abnormaler Zustand auftreten wird. Das manuelle Eingreifen des Bedieners der Maschine verbraucht aber Arbeitszeit und belastet auch den Maschinenbediener, und es ist daher die Aufgabe der Erfindung, diese Mängel zu beseitigen.
Dies wird gemäss der Erfindung durch eine Maschinenkombination erreicht, die aus Einrichtungen für den Antrieb der Maschine durch eine Hauptreihenfolge von Arbeitsvorgängen, aus Programm-UnterI brechungseinrichtungen für die automatische Unterbrechung der Hauptreihe der Arbeitsvorgänge, aus von den Unterbrechungseinrichtungen gesteuerten Einheiten für den Antrieb der Maschine durch eine unab- hängige Arbeitsreihenfolge und aus Einrichtungen zur automatischen Rückführung der Maschine bei der
Beendigung der unabhängigen Arbeitsreihenfolge zu dem Punkt der Hauptarbeitsreihenfolge, an dem die
Unterbrechung eingetreten war, besteht.
Die auftretenden Signale für die automatische Unterbrechung der I Hauptreihenfolge der Arbeitsvorgänge werden aufeinanderfolgend in einer Einrichtung gespeichert und auf einer Prioritätsbasis wirksam gemacht, um den Antrieb der Maschine durch eine Folge von vom Haupt- programm unabhängigen Arbeitsvorgängen zu steuern. Die Arbeit der Einrichtung zur automatischenRück- führung der Maschine zu dem Punkt der Hauptarbeitsfolge, an dem das erste Unterbrechungssignal auf-
EMI2.1
Weitere Merkmale der Erfindung ergeben sich aus dem Ausführungsbeispiel der Maschine, das an Hand der beigefügten Zeichnungen anschliessend beschrieben wird. Es zeigen : Fig. 1 ein allgemeines Diagramm der wesentlichen Komponenten einer programmgesteuerten Angaben-Auswertungsmaschine gemäss der Erfindung ; Fig. 2 die Einteilung der Speichertrommel nach Sektoren, Worten, Ziffern und Impulsreihen ; Fig. 3 die Darstellung der dezimalen Ziffern 0-9 nach der"Zwei-aus-fünf"-VerschlüsseIung ; Fig. 4 die Komponenten eines Wortes der Programminstruktionsangabe ; Fig. 5a und 5b ein Schema der logischen Stromkreise für die Ausführung der Unterbrechungsarbeitsvorgänge ;
Fig. 6 ein Diagramm der logischen Stromkreise für die Entwicklung der Unterbrechungs-Prüfsignale, des Unterbrechungs-Verzögerungssignals und des Fehlerzeitsteuerungssignals ; Fig. 7 ein Diagramm der logischen Stromkreise für die Entwicklung des Fehlerzeitsteuerungs-Verzögerungssignals und verschiedener Unterbrechungssignale ; Fig. 8 ein Dia-
EMI2.2
;Fig. 9 ein Diagramm der logischen Stromkreise für die Entwicklung des Unterbrechungs-Sperrsignals, des Unterbrechungsartsignals und des Signals"Keine Unterbrechungswirkung" ; Fig. 10 ein Diagramm der logischen Stromkreise für die Wiedereinstellung des Adressenregisters ; Fig. 11 ein Diagramm der logischen Stromkreise für die Entwicklung des Spsicher-Einfuhrungs-und-Entnahmesignals ;
Fig. 12 sin Diagramm der logischen Stromkreise für die Entwicklung des Signals für die Wiedereinstellung des Unterbrechungsregisters und des Entnahm. esignals ; Fig. 13 - 19b typische elektronische Schaltungselemente der Maschine ; Fig. 20 und 21 Zeitdiagramme.
Die Fig. 1 zeigt ein vereinfachtes Blockdiagramm nur jener Komponenten einer Angaben-Behandlungsmaschine mit einem gespeicherten Programm, welche bei den Arbeitsvorgängen gemäss der Erfindung beeinflusst werden.
Die Maschine hat eine grosse Speicherkapazität in Form einer magnetischen Hauptspeichertrommel GS, auf welcher bis zu 3500 "Worte" gespeichert werden können. Ein Wort besteht aus bis zu zehn Ziffern und einem algebraischen Zeichen. Zwischen dem Hauptspeicher GS und den Eingangs- und Ausgangseinheiten ist ein Magnettrommel-Pufferspeicher A und B angeordnet. Wie in der Fig. 1 gezeigt, können beispiels-
<Desc/Clms Page number 3>
weise Angaben aus Aufzeichnungsträgern, z. B. Lochkarten 10, mittels der Bürsten 11 in einer Kartenauswertungsmaschine abgefühlt und über einen Schreibkopf 12 auf dem Pufferspeicher A der Trommel aufgezeichnet werden. Dem Pufferspeicher A können die Angaben durch einen Ablesekopf 13 entnommen und in eine Kernspeichereinheit CS übertragen werden.
Es ist ersichtlich, dass auch Magnetband-Steuer-
EMI3.1
und TR2 in den Kernspeicher leiten können. Die im Kernspeicher verzeichneten Angaben können ent- weder über einen Schalter 12a und einen Schreibkopf 14 auf den Hauptspeicher der Trommel GS oder zur
Steuerkonsole 15 der Maschine übertragen werden. Die Angaben im Hauptspeicher der Trommel können auch durch einen Ablesekopf 16a entnommen und zu andern Stellen der Maschine geleitet werden. Es können natürlich auch andere zahlen-und artmässig verschiedene Eingangs- und Ausgangseinrichtungen für die Übertragung von Angaben in den Trommelspeicher und deren Entnahme aus dem Speicher ver- wendet werden.
Die Worte werden reihenweise auf der Trommel gespeichert. Die Ziffern eines Wortes werden eben- falls reihenweise innerhalb jedes Wortintervalles gespeichert. Die Ziffern werden durch parallele Kom- binationen magnetisch gespeicherter Bits dargestellt. Eine Angabe wird somit reihenweise nach Worten und Ziffern und parallel nach Bits gespeichert. Die Maschine verwendet ein"Zwei-aus-fünf-Bit"-System, bei welchem zwei von fünf möglichen parallel gespeicherten Bits den dezimalen Wert der Ziffer be- stimmen. Die Fig. 3 (Blatt 11) zeigt den Aufzeichnungsschlüssel zur Darstellung der zehn Dezimalziffern nach dem "Zwei-aus-fünf-Bit"-System.
Jede der Wortspeicherstellen ist durch eine vierziffrige Verschlüsselung oder Aufrufadresse festgelegt.
Bei dem durch die Maschine verwendeten gespeicherten Programmsystem ist jede Anweisung (Programmschritt) als ein Zehn-Ziffern-Wort in einer Wortspeicherstelle gespeichert. Die verschlüsselten Ziffern eines Anweisungswortes ergeben bei ihrer Auswertung durch die Programmsteuerstromkreise die Anzeige, welcher Arbeitsvorgang auszuführen ist, in welcher Speicherstelle die zur Ausführung des Arbeitsvorganges benötigte Angabe zu finden ist und in welcher Speicherstelle das nächste Zehn- Ziffern- Anweisungswort gefunden wird. Eine gespeicherte Reihenfolge solcher Anweisungsworte bildet das Programm.
Die von der Maschine auszuführenden Rechnungsvorgänge erfolgen durch elektronische Einrichtungen, die nicht dargestellt oder im einzelnen beschrieben sind, da sie für das Verständnis der vorliegenden Erfindung nicht erforderlich erscheinen. Die Rechnungseinrichtung kann addieren, subtrahieren, multiplizieren und dividieren und ausserdem logische Prüfungen ausführen, um einen Plus-, Minus- oder NullSaldo im Rechenwerk festzustellen. Der Programmablauf kann durch jede dieser logischen Prüfungen oder durch das Abfühlen eines Kartenloches geändert werden.
Die arithmetischen Vorgänge Addieren, Subtrahieren, Multiplizieren, Dividieren, Arbeitsplan- und Tabellenübersichten werden im allgemeinen in einem Hauptaddierer durch Verschmelzung von Verteiler-und Rechenwerksausgängen oder Hauptspeicherund Verteilerausgängen erreicht. Diese Ausgänge werden in durch den Arbeitsvorgang vorgeschriebenen Reihenfolgen verschmolzen und das Ergebnis in das Rechenwerk zurückgespeichert. Alle arithmetischen und logischen Arbeitsvorgänge werden in der Maschine aufgebaut und durch den Arbeitsverschlüsselungsteil des Anweisungswortes bewirkt.
Die arithmetischen Einheiten der Maschine sind so eingerichtet, dass sie die Zahlen reihenweise behandeln. Während der Rechnungsvorgänge werden daher die Zehn-Ziffern-Worte durch die arithmetischen Einheiten auf einer Ziffer-nach-Ziffer-Basis in Übereinstimmung mit der Maschinenzeit und von der Einer-Ziffer zur hochstelligen Ziffer des Wortes fortschreitend behandelt.
Die grundsätzlichen zyklischen Zeitsteuerungen der Maschine beziehen sich daher auf die Ziffernstellen statt auf den Ziffernwert. Im arithmetischen Teil der Maschine wird der Wert einer Ziffer durch gleichzeitige Kombinationen von Bit-Impulsen in zwei von fünf parallelen Angabenleitungen bestimmt.
Der Hauptspeicherteil der Magnettrommel hat 3500 aufrufbare Stellen zur Speicherung von ZehnZiffern-Worten. Jede dieser Wortstellen wird durch eine erste statische Bestimmung einer von mehreren sich quer über die Trommel erstreckenden Bahnspuren und durch eine dynamische Bestimmung einer von mehreren Winkelstellungen der Trommel festgelegt. Zum Erreichen einer Hauptauswahl wird der VierZiffern-Aufrufteil des Anweisungswortes in das Aufrufregister AR eingestellt, um die in der Fig. 1 mit AS bezeichneten Hauptauswahlstromkreise zu betätigen. Die statische und die dynamische Auswahl wird durch den Zahlenwert des Vier-Ziffern-Aufrufes im Aufrufregister AR bestimmt.
Alle Zeitsteuerungen der Maschine sind auf die Winkelstellung der Trommel bezogen. Die Fig. 2 zeigt die verschiedenen wichtigen Zeitsteuerungsintervalle und ihre Beziehung zur Trommel. Die Trommel ist in fünf Sektoren unterteilt und jeder Sektor ist weiter in zehn Wortintervalle eingeteilt. Jedes Wort ist in zwölf gleiche Ziffernintervalle, nämlich in zehn Ziffernstelle, eine Zeichenstelle und in eine
<Desc/Clms Page number 4>
EMI4.1
<Desc/Clms Page number 5>
EMI5.1
<Desc/Clms Page number 6>
EMI6.1
<Desc/Clms Page number 7>
Ein Diodenmischer ist ein Stromkreis, bei welchem ein an einem oder mehreren Eingängen aufretendes Signal einen Ausgang erzeugt. Die Fig. 19 zeigt einen aus zwei Dioden gebildeten Mischstromkreis, der auf positive Signale anspricht. Seine im Schaltbild verwendeten Blocksymbole sind in den Fig. 19a und 19b dargestellt.
Da das allgemeine Maschinensystem und die Art der Rechnungsvorgänge bekannt sind, wurden zur Vereinfachung der Beschreibung nur jene funktionellen Einheiten und Arbeitsprinzipien einer Angaben behandelnden Maschine mit einem gespeicherten Programm erläutert, die für das Verständnis der Erfindung erforderlich sind. Die weitere Beschreibung bezieht sich daher nur auf die Logik und Arbeitsweise der neuen Programm-Unterbrechungssteuerung, die bei einer Maschine der beschriebenen Art angewendet ) werden kann.
Diese neue Steuerungseinrichtung bewirkt die automatische Unterbrechung des Hauptprogrammes und die darauf folgende Durchführung eines unabhängigen Programmes, wonach die Maschine zu dem Punkt des Hauptprogrammablaufes zurückgeführt wird, bei dem die Unterbrechung eingetreten war.
Die Unterbrechungsvorgänge erfolgen unter Programmsteuerung, und es sind hier zwei Trommelpuffer-Unterbrechungen A und B mit Bezug auf die Pufferspeicher A und B der Trommel und zwei BandSteuerunterbrechungen 1 und 2 mit Bezug auf die Band-Einheiten TU1 und TU2 vorgesehen. Die Trommelpuffer-Unterbrechungen stehen unter der Steuerung von Schaltern an der Steuerkonsole, und nach der Einstellung eines Schalters kann der Programmer einen Trommelpuffer-Unterbrechungs-EingangsAusgangs-Befehl herbeirufen, d. h. dass die die Karten behandelnde Maschine nach der Beendigung eines bestimmten Kartenarbeitsvorganges automatisch das Eintreten einer Unterbrechung signalisiert. Die erste Instruktion des Trommelpufferablaufes wird einer im Schalter der Konsole eingestellten Adresse entnommen.
Die Vollendung eines Unterbrechungsablaufes wird durch einen Unterbrechungs-Freigabebefehl signalisiert, und auf diesen Befehl kehrt die Maschine zu dem Punkt der Instruktion des Hauptprogrammes zurück, an dem die Unterbrechung eingetreten war. In diesem Zusammenhang ist zu bemerken, dass der Rückführungspunkt im Hauptablauf, an dem das unterbrochene Programm anläuft, immer zu der Adresse im Unterbrechungsregister zurückkehrt, wenn dieses Register aufgerufen wird. Am Ende des Ablaufes,
EMI7.1
dem Punkt des Hauptprogrammablaufes zurück, an welchem die Unterbrechung eingetreten ist. Anderseits führt eine andere I-Adresse die Maschine zu einem andern Punkt zurück, und der Anschluss an das Hauptprogramm geht verloren.
Die bandgesteuerte Unterbrechung unterscheidet sich von der Trommelpuffer-Unterbrechung insofern, als die erste Instruktion von einer speziellen Stelle der Kernspeichereinheit entnommen wird. Es wird beispielsweise eine Adresse 4000 für die Bandsteuerung 1 und eine Adresse 4010 für die Bandsteuerung 2 benutzt. Diese Instruktionen werden durch die Maschine automatisch in ihren Stellen eingesetzt und als bandgesteuerte Zustandsworte bezeichnet. Diese Zustandsworte werden nach der Vollendung der letzten Bandinstruktion in diesen Stellen gespeichert. Wenn diese Worte als eine Instruktion verwendet werden, dann bestimmen sie Unterabläufe in Abhängigkeit der Einer-Ziffer in der I-Adresse des Zustandswortes.
Die Maschine wird derart blockiert, dass jeweils nur eine Unterbrechung behandelt werden kann. Alle andern auftretenden Unterbrechungssignale werden in einem Stapel-Verriegelungsstromkreis gespeichert und entsprechend einer Prioritätsschaltung behandelt. Mit Bezug auf das angewandte Prioritätssystem haben die Trommelpuffer A und B die Aufrufadresse 3609 bzw. 3610 und der Trommelpuffer A die höchste Priorität aller Unterbrechungen. Der Trommelpuffer B, die Bandsteuerung 1 und die Bandsteuerung 2 folgen dann in dieser Reihenfolge der Priorität.
In Verbindung mit der Trommelpuffer-Speicherung kann die Lochkarten-Ablesemaschine, welche die Angaben aus den bekannten Lochkarten mit zwölf Reihen von Indexpunkten mit den Angabenstellen 9,8, 7... 11 und 12 auf den Pufferspeicher überträgt, einfach eingestellt werden, da beim Transport der Karte mit der "9"-Kante als Leitkante das Abfühlen der "12"-Indexstelle der Karte die vollendete Übertragung der Angabe der Karte in den Speicher anzeigt und die Maschine veranlasst, ein Signal auszusenden, das als Unterbrechungssignal verwendet werden kann.
Für einen Band-Schreibvorgang wird das Bandsteuerungs-Unterbrechungssignal durch die Koinzidenz der Start- und Stopp-Adresse in den mit der Kernspeichereinheit verbundenen Zeitsteuerungsringen 1 und 2 eingeleitet. Im Falle eines Bandabfühlvorganges erkennt die Bandsteuerungseinheit das Ende einer Aufzeichnung durch das Fehlen von Angaben, um ein Unterbrechungssignal einzuleiten. Diese Unterbrechungsignale werden jedoch nicht gesandt, bevor das Band-Zustandswort in der Kernspeichereinheit gespeichert wurde.
<Desc/Clms Page number 8>
EMI8.1
EMI8.2
<tb>
<tb>
UnterablaufD-Adresse <SEP> : <SEP> Zustands-Wiederherstellung <SEP> : <SEP>
<tb> 0 <SEP> X <SEP> 0 <SEP> X <SEP> Karten-Unterbrechungsschalter <SEP> (3609)
<tb> 0X1X <SEP> " <SEP> " <SEP> (3610)
<tb> 0 <SEP> X <SEP> 2 <SEP> X <SEP> Band-Kanal <SEP> 1
<tb> 0 <SEP> X <SEP> 3 <SEP> X <SEP> Band-Kanal <SEP> 2
<tb>
Wenn die Band-Einheiten TU1 und TU2 von der Maschine verwendet werden, werden alle BandArbeitsvorgänge durch eine einzige Arbeitsverschlüsselung und die mit ihr verbundene D-Adresse eingeleitet.
Die Band-Instruktion ist eine +80 Arbeitsverschlüsselung mit einer Angabenadresse nachstehender Auslegung :
EMI8.3
<tb>
<tb> Tausender <SEP> Hunderter <SEP> Zehner <SEP> Einer
<tb> 0-keine <SEP> Unterbrechung <SEP> 0 <SEP> - <SEP> Ablesen <SEP> 1 <SEP> - <SEP> Bandsteuerung <SEP> 1 <SEP> 0
<tb> 1 <SEP> - <SEP> Unterbrechung <SEP> 1 <SEP> - <SEP> Schreiben <SEP> 2 <SEP> - <SEP> Bandsteuerung <SEP> 2 <SEP> 1
<tb> 2 <SEP> - <SEP> Alpha-Unterbrechung <SEP> 2.
<SEP> - <SEP> Rückschaltung <SEP> 2
<tb> 3 <SEP> - <SEP> Schreiben <SEP> - <SEP> 3 <SEP>
<tb> Ende <SEP> der <SEP> Liste
<tb> 4 <SEP> - <SEP> Rückwicklung <SEP> 4
<tb> 5-Ausschalten-5
<tb> Ende <SEP> der <SEP> Liste
<tb> 6 <SEP> - <SEP> Vorwärts <SEP> - <SEP> Listen- <SEP>
<tb> zwischenraum
<tb> 7"- <SEP> Rückwicklung <SEP> - <SEP>
<tb> Entladung
<tb> 8 <SEP> - <SEP> Schreibverzögerung <SEP>
<tb> 9 <SEP> - <SEP> Rückschaltung <SEP>
<tb> der <SEP> Liste
<tb>
<Desc/Clms Page number 9>
Die Einer-Ziffern zeigen den zu benutzenden Bandantrieb, die Zehner-Ziffern den Band-Kanal an.
Die Hunderter-Ziffern bestimmen den auszuführenden Arbeitsvorgang, und die Tausender-Ziffern zeigen die Wirkungsweise an. Arbeitsvorgänge, die eine Bandsteuerungs-Unterbrechung verursachen können, sind 1. eine Listenvorwärtsschaltung und 2. eine Listenrückschaltung, und, vorausgesetzt, dass die TausenderStelle der D-Adresse des +80 Befehles eine"l"oder eine"2"enthält, verursacht das Ablesen, das Schreiben und die Schreibverzögerung eine Unterbrechung. Als Ergebnis einer Bandbewegung erzeugte Zustände, die eine Unterbrechung der Bandsteuerung bewirken können, sind 1. kurze Aufzeichnungslängen SLR, 2. grosse Aufzeichnungslängen LLR, 3. das Listenende EOF und 4. ein Fehler.
Ein Unterbrechungsvorgang soll nun an Hand der Fig. 5a und 5b entwickelt werden, die eine schematische Darstellung der logischen Stromkreise für die Ausführung der Unterbrechungsvorgänge zeigen.
Diese beiden Figuren sollen nur den allgemeinen logischen Ablauf und die Aufstellung der Reihenfolge der Fälle zeigen, die einen Unterbrechungsvorgang ausmachen. Im einzelnen sind die logischen Stromkreise im Schaltbild gemäss den Fig. 6-12 dargestellt und werden später beschrieben.
Zur Erläuterung wird angenommen, dass die Maschine mit einem Kartenpuffer im Unterbrechungszustand arbeitet und dass der Kartenpuffer A verwendet wird, so dass die dem Trommelpuffer A zugeordneten Schalter auf der Konsole die Schalter sind, welche beim Unterbrechungsablauf aufgerufen werden.
Ein Unterbrechungssignal von der Lochkartenmaschine wird aus der Kartenmaschine-Steuerschaltung empfangen, und dieses Signal wird über die Leitung 30 (Fig. 5a) und einen Diodenmischer 31 übertragen, um eine dem Trommelpuffer A zugeordnete Stapel-Verriegelung einzustellen. Durch dieses Signal ist die Stapel-Verriegelung bei der Vervollständigung der in Behandlung stehenden Arbeitsverschlüsselung eingestellt, und bei der Annahme, dass kein Fehler in der Maschine aufgetreten ist, entwickelt die Maschine automatisch ein Unterbrechungs-Prüfsignal durch den Diodenschalter 33. Dieser Schalter oder UNDStromkreis 33 erzeugt ein Ausgangssignal beim gleichzeitigen Empfang eines "Keine Spur"-Signals in der Leitung 34, eines Signals"Wiederstart zu I" in der Leitung 35 und eines "Kein Unterbrechungsart"- Signals in der Leitung 36.
Dieses Unterbrechungs-Prüfsignal ist für alle Unterbrechungsarten gemeinsam und tritt immer am
EMI9.1
"I"-WortesDiodenschalter 37 übertragen wird. Koinzident mit diesen Impulsen erscheint ein Normalarbeitssignal in der Leitung 40 und bewirkt ein Ausgangssignal in der Leitung 41. Das Unterbrechungs-Prüfsignal wird über den Diodenmischer 42 auch zu dem Diodenschalter 43 geleitet, um eine Trommelpuffer A-Unter- brechungsprüfung herbeizuführen. DerDiodenschalter 43 ist durch das Signal in der Leitung 45 vorbereitet, und das in der Leitung 46 erzeugte Trommelpuffer A-Unterbrechungs-Prüfsignal wird über einen Diodenmischer 47 geleitet, dessen Ausgang eine Unterbrechungs-Verzögerungs-Verriegelung einschaltet.
Dieser Ausgang über die Leitung 48 und einen Diodenmischer 49 blockiert den Speicher gegen eine Einführung oder Entnahme, so dass während des I-Halbumlaufes eine Übertragung vom Speicher in das Programmregister verhindert und in dieser Zeit die Übertragung der I-Adresse in das Unterbrechungsregister ermöglicht wird. Diese I-Adresse ist der Rückkehrpunkt, zu dem das Hauptprogramm am Ende des Unterbrechungsablaufes zurückgeschaltet werden kann.
Nun beginnen eine Reihe von Zeitsteuerungen zu arbeiten, um zu bestimmen, ob beim letzten Arbeitsvorgang irgendwelche Fehler eingetreten sind. Eine Fehler-Zeitschalter-Verriegelung wird durch den Ausgang eines Diodenschalters 50 eingeschaltet, der diesen beim gleichzeitigen Empfang eines "Letzter Umlauf"-Impulses in der Leitung 51, eines D 10-Impulses in der Leitung 52 und des Signals in der Leitung 53 erzeugt. Das Signal in der Leitung 53 ist das Ausgangssignal vom Diodenmischer 47 als Ergebnis des Trommelpuffer A-Prüfsignals. Unter der Annahme, dass keine Fehler eingetreten sind, wird die Fehler-Zeitschalter-Verriegelung eingeschaltet.
Da der I-Halbumlauf normalerweise das letzte Wort des D-Halbumlaufes überlappt, muss eine Verzögerung um rund drei Wortzeichen vom Zeitpunkt des Unterbrechungssignals bis zum Eintritt des Unterbrechungsablaufes errichtet werden. Diese Verzögerung berücksichtigt die Einstellung der Aufrufeinrichtungen des Unterbrechungssystems oder der Unterbrechungssteuerungen für die Einführung der Unterbrechungsadresse von der Konsole in das Adressregister, nachdem der Inhalt des Adressregisters in das Unterbrechungsregister übertragen wurde.
Beim gleichzeitigen Empfang eines Fehler-Zeitschalter-Verriegelungssignals in der Leitung 55, eines Unterbrechungs-Verzögerungs-Verriegelungssignals in der Leitung 56 und eines D9-Impulses in der Leitung 57 liefert der Diodenschalter 54 einen Ausgangsimpuls zur Einschaltung einer Fehler-Zeltschalter- Verzögerungs-Verriegelung. Dies ist einfach ein Verzögerungsstromkreis, welcher es ermöglicht, durch
<Desc/Clms Page number 10>
irgendeinen eingetretenen Fehler alle Unterbrechungssteuerungen auszuschalten. Solange kein Fehler eintritt, bleibt die Fehler-Zeitschalter-Verzögerungs-Verriegelung eingeschaltet.
In diesem Zustand wird ein Signal über die Leitung 58 zu einem Diodenschalter 59 gesandt, der über die Leitung 60 auch das Unterbrechungs-Verzögerungs-Verriegelungssignal und über die Leitung 61 das "Kein Unterbrechungs- fehler"-Signal empfängt. Das vom Diodenschalter 59 in die Leitung 62 gesandte Unterbrechungs-Prüfsignal 2 bewirkt inKoinzidenz mit einem Verriegelungssignal in der Leitung 64 aus der der Unterbrechung mit der höchsten Priorität zugeordneten Stapel-Verriegelung (in diesem Falle ist die Trommelpuffer AStapel-Verriegelung eingeschaltet) ein Trommelpuffer A-Unterbrechungs-Prüfsignal. Die Trommelpuffer A-Unterbrechungs-Verriegelung (Fig. 5b) wird durch den Ausgang des Diodenschalters 65 (Fig.
5a) eingeschaltet, wenn dieser gleichzeitig das Trommelpuffer A-Unterbrechungs-Prüfsignal über die Leitung 66 und das Fehler-Zeitschalter-Verriegelungssignal über die Leitung 67 empfängt. Die UnterbrechungsVerriegelung wird mit dem zweiten Prüfsignal eintreten und bis zur folgenden Ziffer 8-Zeit aufrechtgehalten. Das Unterbrechungs-Prüfsignal ist eine gerade Ziffer 8, so dass die Unterbrechungs-Verriegelung
EMI10.1
der Leitung 68 (Fig. 5b) bewirkt in Verbindung mit einem D5-Impuls in der Leitung 69 einen Ausgang vom Diodenschalter 70, welcher die Konsolenschalter veranlasst, die auf der Konsole eingestellte, die Trommelpuffer A-Unterbrechungs-Verriegelung kennzeichnende Adresse 3609 auf das Adressenregister zu übertragen.
Das Adressenregister-Einführungssignal in der Ausgangsleitung 70a des Diodenschalters 70 wird über den Diodenmischer 70b zu einem Diodenschalter 70c übertragen. Beim Auftreten eines C-A Impulses in der Leitung 70d und eines D5-Impulses in der Leitung 70e wird dann ein Ausgangssignal in der Leitung 70f erzeugt, das zur Rückstellung des Adressenregisters benutzt wird, um dieses für den Empfang der neuen Adresse vorzubereiten.
Das Trommelpuffer A-Unterbrechungs-Verriegelungssignal in der Leitung 71 wird an einen Diodenmischer 72 angelegt, der auch die Unterbrechungs-Verriegelungssignale unter der Steuerung des Trommelpuffers B in der Leitung 73, der Bandsteuerung 1 in der Leitung 74 und der Bandsteuerung 2 in der Leitung 75 empfangen kann. Der Diodenmischer 72 entwickelt ein Unterbrechungssignal in der Leitung 76, das bei der Kombinierung mit einem D7-Impuls in der Leitung 77 ein Signal in der Ausgangsleitung 78 des Diodenschalters 79 erzeugt. Dieses Signal schaltet die Unterbrechungsweg-Verriegelung ein.
Die Unterbrechungsweg-Verriegelung ist eine der Verriegelungen für die Blockierung des Einganges zum Unterbrechungsregister. Wie später ersichtlich, fällt beim Einschalten der UnterbrechungswegVerriegelung die rechte Seite ab, um jeden weiteren Eingang zum Unterbrechungsregister zu verhindern.
Mit dieser Eingangsverhinderung wird nun die Arbeit zu dem durch die Adresse 3609 bestimmten Unterbrechungsablauf übergeführt. Das Einstellen der Adresse 3609 in das Adressregister stellt die Startadresse des Unterbrechungsablaufes in das Adressregister ein, und nun kann die Maschinenarbeit zum Unterbrechungsablauf übergehen.
EMI10.2
Unterbrechungsweg"-Signalbrechungsregizter während jedes I-Umlaufes, wenn kein Unterbrechungsablauf ausgeführt wird. Der Ausgang vom Diodenschalter 80 schaltet eine Verriegelung 85 ein, welche das Ablesen des Adressregisters und die Einführung in das Unterbrechungsregister steuert.
Der Ausgang vom Diodenschalter 80 wird als Signal IRRI bezeichnet, das über die Leitung 86 dazu verwendet wird, um die aus dem Adressregister abgelesene Information durch den Diodenschalter 22 (Fig. l) zu leiten und in das Unterbrechungsregister zu übertragen. Während eines Unterbrechungsablaufes ist das Signal in der Leitung 81 (Fig. 5b) negativ und somit der Diodenschalter 80 blockiert. Es unterbleibt daher die Einschaltung der Verriegelung 85 und die Information im Adressregister kann nicht abgelesen und in das Unterbrechungsregister übertragen werden. Dies ist die Rückführung zum Hauptprogramm.
Der im Gang befindliche Unterbrechungsablauf wird bis zu dem Zeitpunkt fortgesetzt, in welchem festliegt, dass alle für den Unterbrechungsablauf erforderlichen Arbeitsvorgänge ausgeführt sind. Eine programmierte Unterbrechungs-Freigabe-Verschlüsselung wird dann durch ihre D-Adresse die StapelVerriegelung freigeben oder löschen. Unter der Annahme, dass die Unterbrechungs-Freigabe-Verschlüsselung-02 mit der geeigneten D-Adresse OXOX programmiert sei, wird die Trommelpuffer A-StapelVerriegelung gelöscht und die Unterbrechungsweg-Verriegelung ausgeschaltet. Die Maschine kehrt hierauf in ihren Normalzustand zurück. Bei aufgetrennter Unterbrechungsweg-Verriegelung wird die nächste I-Adresse aus dem Adressregister zur Einführung in das Unterbrechungsregister frei.
Es ist jedoch möglich, dass während eines Unterbrechungs-Freigabebefehles ein anderes Unter-
<Desc/Clms Page number 11>
brechungssignal in genau der gleichen Zeit auftritt, in welcher die erste Unterbrechung freigegeben wird.
Unter diesen Verhältnissen würde das Unterbrechungsregister nicht freigegeben und eine neue Adresse ein- geführt werden, sondern es bleibt die alte Adresse im Unterbrechungsregister und es wird ein zweiter
Unterbrechungsablauf eingeleitet. Dies wird durch den Diodenschalter 87 (Fig. 5a) erreicht. Durch das positive Stapelsignal in der Leitung 88 ist der Diodenschalter 87 vorbereitet und erzeugt beim Vorhanden- sein eines D9-Impulses in der Leitung 89 und des Arbeits-Einführungssignals OPRI in der Leitung 90 einen
Ausgangsimpuls in der Leitung 91, durch den die AUS-Seite der Unterbrechungs-Sperr-Verriegelung ein- geschaltet wird. Dadurch wird das Potential der Leitung 84 (Fig. 5b) negativ und daher der Dioden- schalter 80 blockiert.
Es ist somit auch das IRRI-Signal in der Leitung 86 negativ, und es können keine weiteren Übertragungen aus dem Adressenregister in das Unterbrechungsregister stattfinden.
Die Arbeit schreitet nun in der Erwartung irgendwelcher Unterbrechungen in den Stapel-Verriegelungen auf der Prioritätsbasis weiter. Es sei angenommen, dass gleichzeitig mit dem Freigabebefehl für die
Trommelpuffer A-Unterbrechung ein Unterbrechungssignal vom Trommelpuffer B empfangen wurde. Die
Trommelpuffer A-Unterbrechung wird dann freigegeben und die vorstehend beschriebenen Stromkreise werden nun die Prüfung des Trommelpuffers B, die Einschaltung der Unterbrechungs-Verzögerungs-Ver- riegelung, des Fehler-Zeitschalters, der Fehler-Zeitschalter-Verzögerung und zuletzt die Einschaltung der Trommelpuffer B-Unterbrechungs-Verriegelung bewirken.
Die Trommelpuffer B-Unterbrechungs-
Verriegelung stellt die Adresse 3610 auf der Konsole fest, welche mittels der Konsolenschalter die Über- tragung der Adresse 3610 auf das Adressenregister veranlasst. Gleichzeitig werden die Übertragungen aus dem Adressenregister in das Unterbrechungsregister blockiert. DerUnterbrechungs-Arbeitsvorgang schreitet nun zu dem gespeicherten, durch die Adresse 3610 bestimmten Programm fort.
Bisher wurde die logische Reihenfolge für einen vollständigen Unterbrechungs-Arbeitsvorgang mit besonderem Bezug auf eine Trommelpuffer-Unterbrechung beschrieben. Die gleiche Arbeitsreihenfolge tritt für den Fall der Bandsteuer-Unterbrechungen 1 und 2 ein.
Die ausführlichen Stromkreise für Unterbrechungsarbeiten sind in den Fig. 6-12 dargestellt. Zur
Erläuterung dieser Stromkreise sind die Stromleitungen und Schaltungselemente, die in den Fig. 5a und 5b in Blockform erscheinen, mit gleichen Bezugsziffern bezeichnet. Die Fig. 8 zeigt die Stromkreise für die Einstellung der Stapel-Verriegelung und für die Entwicklung der Unterbrechungs-Prüfsignale. Das vom Kartenableser über die Leitung 30 ankommende Maschinensignal wird durch die Diodenmischer 31 und 31a zur Trommelpuffer A-Stapel-Verr ! egelung 3lb geleitet. Obwohl nicht gezeigt, ist ein gleicher Stromkreis für den Empfang eines mit dem Trommelpuffer B verbundenen Signals zur Einstellung einer Trommelpuffer B-Stapel-Verriegelung vorgesehen.
In Verbindung mit der Bandsteuerung 1-Stapel-Verriegelung Slc und der Bandsteuerung 2-Stapel-Verriegelung 31d ist es möglich, das Unterbrechungssignal von den Band- steuerungs-Einheiten zu jeder Ziffernzeit innerhalb des Wortes zu erhalten, und daher müssen, da die Maschine die Unterbrechungs-Prüfsignale in der Ziffer 8-C-Impulszeit erzeugt, Einrichtungen vorgesehen sein, um die Einstellung der Bandsteuerungs-Stapel-Verriegelungen in der Ziffer 8-Zeit zu verhindern.
Die Tatsache, dass die Maschine durch die erste Prüfreihe gegangen sein kann und dann zur zweiten Prüf- reihe in dem Zeitpunkt zurückkehrt, in welchem eine Stapel-Verriegelung für Bandsteuerungen eingestellt war, könnte ergeben, dass gleichzeitig zwei Unterbrechungsverhältnisse eingestellt werden. Um dies zu verhindern, werden die Unterbrechungssignale der Bandsteuerung 1 und 2 über die Diodenschalter Sie bzw. 31f geleitet, an deren zweitem Eingang ein negativer Ziffer 8-Impuls vom Inverterverstärker 31g liegt. Die Bandsteuerungs-Stapel-Verriegelungen können daher nicht in der Ziffer 8-Zeit eingestellt werden. Da jedoch das Unterbrechungssignal eine Mindestlänge von zwei Ziffemzeiten hat, können die Verriegelungen in der Ziffer 7- oder Ziffer 9-Zeit eingestellt werden.
Die Ausgänge von den StapelVerriegelungen werden über den Diodenmischer 31h und den Kathodenverstärker 311 geleitet, um ein Stapelsignal in der Leitung 88 zu erzeugen. Die Stapel-Verriegelungen werden durch die UnterbrechungsFreigabe-Verschlüsselung (-02) und die zugeordnete D-Adresse zurückgestellt. Die Rückstellung des Trommelpuffers A wird unter der Steuerung des OPRI-Signals, des Dl-Impulses, der Signale ARTN1 und ARTN2, der Diodenschalter 31ii und 31jj und des Diodenmischers 31a erreicht. Die Signale ARTN1 und ARTN2 zeigen die Bits 1 und 2 (entsprechend der dezimalen 0) in der Zehner-Stelle des Adressenregisters an.
Das Stapelsignal in der Leitung 88 bewirkt über den Diodenschalter 87 (Fig. 9) die Einschaltung der Unterbrechungs-Sperr-Verriegelung 31j und die Erzeugung des Unterbrechungs-Sperrsignals in der Leitung 91.
Zur Erzeugung derUnterbrechungs-Prüfsignale, des Fehler-Zeitschaltersignals und desUnterbrechungs- Verzögerungssignals dienen die in der Fig. 6 dargestellten Stromkreise. Die Signale "Keine Spurt, "Wiederanfang I"und"Keine Unterbrechungswirkung"werden zu einem Diodenschalter 33 übertragen,
<Desc/Clms Page number 12>
EMI12.1
<Desc/Clms Page number 13>
Dersignals in der Leitung 71. Die andern Unterbrechungssignale werden in der gleichen Weise erzeugt Die Diodenschalter 104a- 104f und die Diodenmischer 105a - 105f bilden einen Unterbrechungs-Fehlerprüfstromkreis. Wenn gleichzeitig mehr als eine Unterbrechungs-Verriegelung eingeschaltet wird, liefert dieser Prüfstromkreis einen Ausgang zu dem Diodenschalter 106.
Dieser Schalter 106 ist durch einen I D9-Impuls in der Leitung 107 vorbereitet, und wenn der Schalter einen Ausgang erzeugt, wird die Einheit 108 eingeschaltet, um ein negatives Signal In der Leitung 61 zu erzeugen und dadurch den Diodenschalter 59 zu blockieren und die Entwicklung des Unterbrechungs-Prüfsignals 2 zu verhindern. Die Unterbrechungs-Verriegelungen werden über den Diodenschalter 103a und den Kathodenverstärker 103b zurückgestellt.
Wie aus der Fig. 9 ersichtlich, wird das Trommelpuffer A-Unterbrechungssignal über die Leitungen 71 und 68 zum Diodenschalter 70 übertragen und bewirkt die Einschaltung einer Verriegelung 109, welche die Abtastung der Konsolenschalter für die Adresse 3609 des mit dem Trommelpuffer A verbundenen Unterbrechungsablaufes steuert. Auch eine Unterbrechungs-Wirkungs-Verriegelung 110 wird durch den Ausgang eines Diodenschalters 79 eingeschaltet und entwickelt ein negatives Signal in der Leitung 111 und ein positives Signal in der Leitung 112. Wie bereits erwähnt, verhindert das negative Signal in der Leitung 111 jede weitere Übertragung der I-Adresse aus dem Adressen- in das Unterbrechungsregister.
Zusätzlich bewirkt das in der Leitung 112 erzeugte positive Signal über die Leitungen 113 und 114 und den Diodenmischer 115 die Ausschaltung der Unterbrechungs-Sperrung 31j. Die Unterbrechungs-Wirkungs- Verriegelung 110 wird durch den im Ansprechen auf den Empfang des OPRI-Signals und des D3-Impulses vom Diodenschalter 110a erzeugten Ausgangsimpuls über den Diodenmischer 110b zurückgestellt.
Das Signal der Unterbrechungs- Verzögerungs- Verriegelung in der Leitung 56 (Fig. 6) wird über den Diodenmischer 49 (Fig. 11) und einen Inverter 116 übertragen, um die Speicher-Einführungs-und-Entnahme-Verriegelung 117 im AUS-Zustand zu halten. Dies hat die Blockierung des Diodenschalters 118 (Fig. l) und somit die Verhinderung des Ablesens vom Speicher und der Übertragung in das Programmregister während des I-Halbumlaufes zur Folge. Während des I-Halbumlaufes versucht die Maschine eine neue Adresse in das Programmregister zu übertragen. Für einen Unterbrechungsablauf wird jedoch die auf das Programmregister zu übertragende Instruktion nur von der Adresse bestimmt, welche vom Unterbrechungssignal aufgerufen wird. Wie bereits vorher erläutert, macht der Trommelpuffer A die Adresse 3609 wirksam.
Sobald die Unterbrechungs-Verzögerungs-Verriegelung freigegeben ist, wird die Speicher-Einlührungs-und-Entnahme-Verriegelung eingeschaltet und übt die normale Programmsteuerung aus. Die Adresse 3609 wird auf das Programmregister übertragen und die Maschine befindet sich im Unterbrechungsablauf.
Das Unterbrechungsregister-Entnahmesignal wird durch die in der Fig. 12 dargestellten Stromkreise erhalten. Das Unterbrechungsregister hat die Aufrufadresse 3607, die, wenn sie empfangen wird, durch den Inverter 118a und den Inverter-Kathodenverstärker 118b zu einem durch einen A-Impuls gesteuerten Diodenschalter 118c geleitet wird. Der Ausgang vom Diodenschalter 118c bewirkt über den Diodenmischer 118d die Einschaltung der IRRO-Verriegelung 118e für die Entwicklung des IR-Regenerierungsund IRRO-Signals in der Leitung 118f.
Das IRRO-Signal bereitet den Diodenschalter 23 (Fig. l) vor und daher wird am Ende des Ablaufes bei der Freigabe der Unterbrechung, wenn die 1-Adresse der Unterbrechungs-Freigabe-Instruktion 3607 ist, der Inhalt des Unterbrechungsregisters über den Diodenschalter 23 entnommen und durch den Index-Addierer in das Programmregister zurückübertragen, um die Maschine zu dem Punkt des Hauptprogrammes zurückzuführen, bei dem die Unterbrechung eingetreten ist.
Die Stromkreise für die Erzeugung der Signale "Einstellung des Adressenregisters auf 40X0" (AR-EINSTELLUNG AUF 40X0)"auf XXIX"und"auf XXOX", die in Verbindung mit einer Bandsteuerungs-Unterbrechung gebraucht werden, sind in der Fig. 9 gezeigt. Die Bandsteuerungs-Unterbrechung Nr. l hat die Bandunterbrechungsadresse 4000. Die Speicherung dieser Adresse 4000 Im Adressenregister erfolgt durch die Adressen 40X0 und XXOX. Ein Bandsteuerungs-1-Unterbrechungssignal in der Leitung 119 bewirkt über den durch die Ziffern "5"-, "6"- und "7"-Impulse in der Leitung 120 vorbereiteten Diodenschalter 121 die Erzeugung der 40X0-und XXOX-Adressensignale. Die BandsteuerungsUnterbrechung Nr. 2 hat die Bandunterbrechungsadresse 4010.
In ähnlicher Weise erzeugt ein Bandsteuerungs-2-Unterbrechungssignal über den Diodenschalter 122 und den Kathodenverstärker 123 die 40X0-und XXIX-Signale zur Speicherung von 4010 im Adressenregister.
Wie bereits früher erwähnt, werden die Band-Unterbrechungssignale als Ergebnis der Badbewegung entwickelt. Es wird z. B. beimEinsetzen einer Bandspule ein metallisch reflektierender Fleck von Hand aus nahe dem Anfang und dem Ende de Bandes angebracht. Dieser Fleck wird nur beim Schreibvorgang auto- matisch abgefühlt, um anzuzeigen, dass die gerade geschriebene Bandaufzeichnung die letzte zu schrei-
<Desc/Clms Page number 14>
bende Aufzeichnung ist. Der normale Vorgang ist dann so, dass der letzten Bandaufzeichnung folgend eine Bandmarke verzeichnet wird. Die Bandmarke wird bei der Abfühlung des Bandes benutzt, um anzuzeigen, dass das Ende des Bandes erreicht wurde.
Die Abfühlung des reflektierenden Fleckes beim Schreibvorgang oder der Bandmarke während des Ablesens stellt einen Bandende-Zustand her, der automatisch die Unterbrechung des Hauptprogrammablaufes und die Übertragung der Steuerung zur Stelle 4000 oder 4010 einleitet, je nachdem, welche Bandsteuerungs-Einheit benutzt wird.
In denKernspeicher werden Aufzeichnungen mit einer festgelegten Länge eingeführt, nachdem zuerst der zugeordnete Zeitsteuerungsring in Übereinstimmung mit der Anzahl der Worte der Aufzeichnung ein-
EMI14.1
vollständiger Worte und ein Teilwort kürzer ist, erfolgt eine Übertragung der Steuerung auf einen Band-
Fehlerablauf. Ist die einzuführende Bandaufzeichnung länger als der vorgesehene Bereich des Kern- speichers, dann werden die Speicherstellen nur bis zur Stellung des Zeitsteuerungsringes-Anhaltepunktes gefüllt. Die Einführung der Bandaufzeichnung wird aber fortgesetzt, bis der Aufzeichnungszwischenraum erreicht ist, in welchem Zeitpunkt eine Langaufzeichnungs-Unterbrechung signalisiert wird.
Eine Programm-Unterbrechung kann bei Band-Ablese/Schreib-Vorgängen oder bei Karten-Eingangs/ Ausgangs-Vorgängen ausgeführt werden. Eine Band-Unterbrechung kann z. B. benutzt werden, um ein Musterband für den Betrieb in einem Stapel-Erhaltungs-Arbeitsvorgang zu untersuchen, während der Rechner Karten behandelt. Bei der Beendigung des Band-Ablesevorganges überträgt die automatische Unterbrechung die Steuerung auf den zugehörigen Unterablauf, um die Bandaufzeichnungs-Wirkung zu bestimmen. Die letzte Instruktion des Unterablaufes führt die Steuerung zur Kartenbehandlung genau zu dem Punkt zurück, an der sie unterbrochen wurde.
Die allgemeine Arbeit der Maschine gemäss der Erfindung zusammenfassend, ist zu bemerken, dass bei der normalen Arbeit der I-Teil des Programmregisters während des I-Umlaufes reihenweise in das Adressen- und in das Unterbrechungsregister eingeführt wird. Wenn ein Unterbrechungssignal auftritt, verläuft die Arbeit der Maschine in folgender Weise :
1. Vervollständigung des im Gange befindlichen rechnerischen Arbeitsvorganges.
2. Übertragung anwendbarer Adressen (von den Konsolenschaltern oder dem Kernspeicher) auf das
Adressenregister.
3. Blockierung aller Übertragungen von I-Adressen auf das Unterbrechungsregister bis zum Aufhören des Unterbrechungszustandes.
4. Blockierung der Aufzeichnung jedes neuen Unterbrechungssignals bis zum Aufhören des Unter- brechungszustandes.
5. Ausführung erforderlicher Abläufe. (Die durch die Adresse in den Konsolenschaltem bestimmte
Stelle enthält die erste Instruktion des Ablaufes ; Band-Unterbrechungen bezogen auf die vor- geschriebenen Worte 4000,4010 im Kernspeicher für die erste Instruktion.)
6. Veranlassung der Freigabe aus einem Unterbrechungszustand (durch einen programmierten Unter- brechungs-Freigabebefehl).
PATENTANSPRÜCHE :
1. Programmgesteuerte Angaben-Auswertungsmaschine, gekennzeichnet durch eine Kombination, bestehend aus Einrichtungen (Register OPR, PR, AR, AS) für den Antrieb der Maschine durch eine Hauptreihenfolge von Arbeitsvorgängen, aus Programm-Unterbrechungseinrichtungen (Bandeinheiten TU1 und TU2 ;
Lochkarte 10) für die automatische Unterbrechung der Hauptreihe der Arbeitsvorgänge, aus von den Unterbrechungseinrichtungen gesteuerten Einheiten (Konsole 15, Aufrufregister AR, Ortsauswahleinheit AS) für den Antrieb der Maschine durch eine unabhängige Arbeitsreihenfolge und aus Einrichtungen (Konsole 15, Unterbrechungsregister IR) zur automatischen Rückführung der Maschine bei der Beendigung der unabhängigen Arbeitsreihenfolge zu dem Punkt der Hauptarbeitsreihenfolge, an dem die Unterbrechung eingetreten war.
<Desc / Clms Page number 1>
Program-controlled information evaluation machine
Machines are already known whose work sequence is carried out according to a program, the individual work steps of which take place under the control of instructions or commands contained in various types of storage devices. Such machines have a high program capacity, a large storage capacity and a very high degree of mobility. The object of the present invention is to improve the automatic program controls. These known machines are usually equipped with a magnetic drum for storing a large number of information in the form of magnetized points on their surface. A program storage device is provided for storing an individual program step or value.
The program word is divided into three sections, namely into the address part, which shows the machine the location in the memory at which the information to be treated is stored, into the work part for instructing the machine which work process in connection with that at the address part is to be executed in a specific memory location, and finally in an instruction section for informing the machine where the next program step is set in the memory. An address register and a working register are provided to receive the address part and the working part of the program word from the program memory.
Circuitry under the control of the address register serves to select any storage location of the magnetic drum or other storage device in accordance with the value stored in the address register. Another circuit arrangement, under the control of the working registers, determines the type of operation to be carried out in connection with the information found at the selected address location. After an address has been selected and the information found is processed by the machine, the instruction part of the program word is inserted from the program memory into the address register in order to replace the value previously set in this register.
A new program step, set at the address in memory which corresponds to the instruction part of the program step in the address register, is selected and inserted into the program memory to replace the previously stored value. The machine alternately carries out a test, and if a predetermined condition is found, the address part of a program step can be caused to remain in the address register and the next program step selected in connection therewith to be introduced into the program memory. A large number of program values and a large number of other information can be stored on the magnetic drum. The sequence of the processes outlined above can therefore be continued for a large number of program steps.
Arithmetic units, adders and distribution circuits are provided in the machine for carrying out various calculation processes that are called up by the working part of the program words. A stored sequence of such program or instruction words forms a program or a "program sequence".
The machine is programmed or preset to run several main programs. The default is generally achieved by setting a few instructions in the memory entry switches on the control panel. These few instructions are used to initiate several complete set-up processes. The original information and instructions are normally taken from punch cards or magnetic tapes during the setting process and stored in the places
<Desc / Clms Page number 2>
of the drum memory. An abnormal condition or fault may occur while the machine is working, causing certain fault circuits to operate to stop the machine.
Pressing a fault clear button on the console can reset the fault circuits so that the machine continues the program when the program start button is pressed. By a ; Further circuitry on the console can be deleted by the computer stopped by an abnormal or error state and the machine started again and under what is known as the control
Repeat run instructions are provided which have been preset in the machine and have the effect that the machine repeats part or all of the main process that was in progress when the error state occurred.
It can be seen that the occurrence of abnormal or error conditions leads to manual intervention by the operator of the machine, and that in order to carry out repetitive sequences it is necessary to store several repetitive instructions as soon as the machine is set up. These repeat instructions would have to be used at any intervals, distributed over the sequence of the program sequences, but at least at the beginning of each program sequence, since it is not known at which point in the work sequence an abnormal state will occur. The manual intervention of the operator of the machine, however, consumes working time and also burdens the machine operator, and it is therefore the object of the invention to eliminate these deficiencies.
According to the invention, this is achieved by a machine combination consisting of devices for driving the machine through a main sequence of work processes, program interruption devices for automatically interrupting the main series of work processes, and units controlled by the interruption devices for driving the machine an independent work sequence and from devices for automatic return of the machine at the
End the independent work order to the point in the main work order where the
Interruption has occurred.
The occurring signals for the automatic interruption of the main sequence of operations are successively stored in a device and activated on a priority basis to control the drive of the machine through a sequence of operations independent of the main program. The work of the device for automatically returning the machine to the point in the main work sequence at which the first interruption signal
EMI2.1
Further features of the invention emerge from the exemplary embodiment of the machine, which is described below with reference to the accompanying drawings. 1 shows a general diagram of the essential components of a program-controlled information evaluation machine according to the invention; 2 shows the division of the storage drum according to sectors, words, digits and pulse series; 3 shows the representation of the decimal digits 0-9 after the "two-out-of-five" closure; 4 shows the components of a word of the program instruction specification; Figures 5a and 5b show a schematic of the logic circuits for performing the interrupt operations;
Figure 6 is a diagram of the logic circuits for developing the interrupt check signals, interrupt delay signal, and fault timing signal; Figure 7 is a diagram of the logic circuitry for the development of the fault timing delay signal and various interrupt signals; Fig. 8 is a slide
EMI2.2
; Fig. Figure 9 is a diagram of the logic circuits for the development of the interrupt disable signal, the interrupt type signal and the signal "no interruption effect"; Fig. 10 is a diagram of the logic circuits for resetting the address register; Fig. 11 is a diagram of the logic circuitry for the evolution of the memory insert-and-remove signal;
Figure 12 is a diagram of the logic circuits for the development of the signal for resetting the interrupt register and the withdrawal. esignals; 13-19b show typical electronic circuit elements of the machine; Figures 20 and 21 are timing charts.
1 shows a simplified block diagram of only those components of an information processing machine with a stored program which are influenced in the work processes according to the invention.
The machine has a large storage capacity in the form of a magnetic main storage drum GS, on which up to 3500 "words" can be stored. A word consists of up to ten digits and one algebraic character. A magnetic drum buffer memory A and B is arranged between the main memory GS and the input and output units. As shown in Fig. 1, for example
<Desc / Clms Page number 3>
wise information from recording media, e.g. B. punch cards 10, sensed by means of the brushes 11 in a card evaluation machine and recorded via a write head 12 on the buffer memory A of the drum. The information can be taken from the buffer memory A by a reading head 13 and transferred to a core memory unit CS.
It can be seen that magnetic tape control
EMI3.1
and TR2 can direct into the core memory. The information recorded in the core memory can be transferred to the main memory of the drum GS or to the main memory of the drum GS either via a switch 12a and a write head 14
Control console 15 of the machine are transmitted. The information in the main memory of the drum can also be taken from a reading head 16a and sent to other points in the machine. Of course, other input and output devices with different numbers and types can also be used for the transmission of information into the drum store and their removal from the store.
The words are stored in rows on the drum. The digits of a word are also stored in rows within each word interval. The digits are represented by parallel combinations of magnetically stored bits. An indication is thus stored in rows according to words and digits and in parallel according to bits. The machine uses a "two-out-of-five-bit" system, in which two of five possible bits stored in parallel determine the decimal value of the digit. Fig. 3 (sheet 11) shows the recording key for representing the ten decimal digits according to the "two-of-five-bit" system.
Each of the word storage locations is defined by a four-digit encryption or call address.
In the stored program system used by the machine, each instruction (program step) is stored as a ten-digit word in a word memory location. The encrypted digits of an instruction word, when evaluated by the program control circuits, indicate which operation is to be carried out, in which memory location the information required to carry out the operation can be found and in which memory location the next ten-digit instruction word is found. The program forms a stored sequence of such instruction words.
The billing operations to be carried out by the machine are carried out by electronic devices which are not shown or described in detail since they do not appear necessary for an understanding of the present invention. The calculating device can add, subtract, multiply and divide and also carry out logical tests in order to determine a plus, minus or zero balance in the arithmetic unit. The program sequence can be changed by each of these logical tests or by sensing a card hole.
The arithmetic processes of adding, subtracting, multiplying, dividing, work plan and table overviews are generally achieved in a main adder by merging distributor and arithmetic unit outputs or main memory and distributor outputs. These outputs are merged in the sequences prescribed by the work process and the result is stored back in the arithmetic unit. All arithmetic and logical work processes are set up in the machine and effected by the work encryption part of the instruction word.
The machine's arithmetic units are set up to handle numbers in a row. Therefore, during the computation operations, the ten-digit words are handled by the arithmetic units on a digit-by-digit basis in accordance with the machine time and progressing from the ones digit to the superscript digit of the word.
The basic cyclical time controls of the machine therefore relate to the digits instead of the digits. In the arithmetic part of the machine, the value of a digit is determined by simultaneous combinations of bit pulses in two of five parallel data lines.
The main memory part of the magnetic drum has 3500 callable locations for storing ten digit words. Each of these word positions is determined by a first static determination of one of several tracks extending across the drum and by a dynamic determination of one of several angular positions of the drum. To achieve a main selection, the four-digit call-up part of the instruction word is set in the call-up register AR in order to operate the main selection circuits designated AS in FIG. 1. The static and dynamic selection is determined by the numerical value of the four-digit call in the call register AR.
All time controls of the machine are related to the angular position of the drum. Figure 2 shows the various important timing intervals and their relationship to the drum. The drum is divided into five sectors and each sector is further divided into ten word intervals. Each word is in twelve equal digit intervals, namely in ten digit position, one character position and in one
<Desc / Clms Page number 4>
EMI4.1
<Desc / Clms Page number 5>
EMI5.1
<Desc / Clms Page number 6>
EMI6.1
<Desc / Clms Page number 7>
A diode mixer is a circuit in which a signal occurring at one or more inputs generates an output. 19 shows a mixed circuit formed from two diodes which responds to positive signals. Its block symbols used in the circuit diagram are shown in FIGS. 19a and 19b.
Since the general machine system and the type of calculation processes are known, only those functional units and working principles of a data handling machine with a stored program which are necessary for an understanding of the invention have been explained in order to simplify the description. The further description therefore relates only to the logic and operation of the new program interrupt control which can be applied to a machine of the type described.
This new control device causes the automatic interruption of the main program and the subsequent execution of an independent program, after which the machine is returned to the point in the main program sequence at which the interruption occurred.
The interrupt operations are carried out under program control, and there are two drum buffer interrupts A and B with respect to the buffers A and B of the drum and two belt control interrupts 1 and 2 with respect to the belt units TU1 and TU2. The drum buffer interrupts are under the control of switches on the control panel, and after setting a switch the programmer can invoke a drum buffer interrupt input / output command, i.e. H. that the machine handling the cards automatically signals the occurrence of an interruption after the end of a certain card work process. The first instruction of the drum buffer sequence is taken from an address set in the console switch.
The completion of an interrupt sequence is signaled by an interrupt release command, and upon this command the machine returns to the point in the instruction of the main program at which the interruption occurred. In this context it should be noted that the return point in the main flow at which the interrupted program starts always returns to the address in the interruption register when this register is called. At the end of the process,
EMI7.1
the point of the main program sequence at which the interruption occurred. On the other hand, another I address leads the machine back to another point and the connection to the main program is lost.
The tape-driven interrupt differs from the drum buffer interrupt in that the first instruction is taken from a specific location in the core storage unit. For example, an address 4000 for belt controller 1 and an address 4010 for belt controller 2 are used. These instructions are automatically inserted in their places by the machine and are referred to as band-controlled status words. These status words are stored in these locations after the last tape instruction has been completed. When these words are used as an instruction, they determine sub-processes depending on the ones digit in the I address of the status word.
The machine is blocked so that only one interrupt can be handled at a time. All other interrupt signals that occur are stored in a stack lock circuit and handled according to a priority circuit. With respect to the priority system used, drum buffers A and B have call addresses 3609 and 3610, respectively, and drum buffer A has the highest priority of all interrupts. The drum buffer B, the belt controller 1 and the belt controller 2 then follow in this order of priority.
In connection with the drum buffer storage, the punch card reading machine, which transfers the information from the known punch cards with twelve rows of index points with the information points 9, 8, 7 ... 11 and 12 to the buffer memory, can be easily adjusted, as with Transport of the card with the "9" edge as the leading edge, the sensing of the "12" index position of the card indicates the completed transfer of the indication of the card into the memory and causes the machine to send out a signal which can be used as an interrupt signal.
For a tape write operation, the tape control interrupt signal is initiated by the coincidence of the start and stop addresses in timing rings 1 and 2 connected to the core storage unit. In the case of a tape sensing process, the tape control unit recognizes the end of a recording by the lack of information to initiate an interrupt signal. However, these interrupt signals are not sent until the tape status word has been stored in the core storage unit.
<Desc / Clms Page number 8>
EMI8.1
EMI8.2
<tb>
<tb>
Subflow D address <SEP>: <SEP> State recovery <SEP>: <SEP>
<tb> 0 <SEP> X <SEP> 0 <SEP> X <SEP> Card interrupt switch <SEP> (3609)
<tb> 0X1X <SEP> "<SEP>" <SEP> (3610)
<tb> 0 <SEP> X <SEP> 2 <SEP> X <SEP> Band channel <SEP> 1
<tb> 0 <SEP> X <SEP> 3 <SEP> X <SEP> Band channel <SEP> 2
<tb>
When the tape units TU1 and TU2 are used by the machine, all tape operations are initiated by a single work cipher and its associated D address.
The tape instruction is a +80 working code with an information address as follows:
EMI8.3
<tb>
<tb> Thousands <SEP> Hundreds <SEP> Tens <SEP> One
<tb> 0-no <SEP> interruption <SEP> 0 <SEP> - <SEP> reading <SEP> 1 <SEP> - <SEP> belt control <SEP> 1 <SEP> 0
<tb> 1 <SEP> - <SEP> Interruption <SEP> 1 <SEP> - <SEP> Write <SEP> 2 <SEP> - <SEP> Belt control <SEP> 2 <SEP> 1
<tb> 2 <SEP> - <SEP> Alpha break <SEP> 2.
<SEP> - <SEP> switch back <SEP> 2
<tb> 3 <SEP> - <SEP> Write <SEP> - <SEP> 3 <SEP>
<tb> End <SEP> of the <SEP> list
<tb> 4 <SEP> - <SEP> reverse winding <SEP> 4
<tb> 5-switch-off-5
<tb> End <SEP> of the <SEP> list
<tb> 6 <SEP> - <SEP> Forward <SEP> - <SEP> Listen- <SEP>
<tb> space
<tb> 7 "- <SEP> reverse winding <SEP> - <SEP>
<tb> discharge
<tb> 8 <SEP> - <SEP> write delay <SEP>
<tb> 9 <SEP> - <SEP> switch back <SEP>
<tb> of the <SEP> list
<tb>
<Desc / Clms Page number 9>
The ones digits indicate the tape drive to be used, the tens digits the tape channel.
The hundreds digits determine the work to be carried out, and the thousands digits indicate how it works. Operations that can cause a tape control interrupt are 1. a list upshift and 2. a list downshift and, provided that the thousands digit of the D address of the +80 command contains an "1" or a "2", causes the reading , writing and writing delay an interruption. Conditions generated as a result of tape movement which can cause the tape control to be interrupted are 1. short recording lengths SLR, 2. long recording lengths LLR, 3. the end of the list EOF and 4. an error.
An interrupt process will now be developed with reference to FIGS. 5a and 5b, which show a schematic representation of the logic circuits for executing the interrupt processes.
These two figures are only intended to show the general logic and order of the cases that make up an interruption process. The logic circuits are shown in detail in the circuit diagram according to FIGS. 6-12 and are described later.
For explanation it is assumed that the machine is working with a card buffer in the interrupt state and that the card buffer A is used, so that the switches on the console assigned to the drum buffer A are the switches which are called during the interrupt sequence.
An interrupt signal from the punch card machine is received by the card machine control circuit, and this signal is transmitted over line 30 (FIG. 5a) and a diode mixer 31 to set a stack lock associated with drum buffer A. By this signal, the batch interlock is set upon completion of the working cipher under treatment, and assuming that no fault has occurred in the machine, the machine automatically develops an interrupt test signal through the diode switch 33. This switch or UND circuit 33 generates an output signal upon simultaneous receipt of a "no track" signal on line 34, a "restart to I" signal on line 35 and a "no interrupt type" signal on line 36.
This interrupt check signal is common to all interrupt types and always occurs on
EMI9.1
"I" word of diode switch 37 is transmitted. Coincident with these pulses, a normal work signal appears on line 40 and produces an output signal on line 41. The interrupt test signal is also passed via diode mixer 42 to diode switch 43 in order to bring about a drum buffer A interrupt test. The diode switch 43 is set up by the signal on line 45 and the drum buffer A interrupt check signal generated on line 46 is passed through a diode mixer 47, the output of which enables an interrupt delay latch.
This output via the line 48 and a diode mixer 49 blocks the memory against insertion or removal, so that a transfer from the memory to the program register is prevented during the I half-cycle and the transfer of the I address to the interrupt register is enabled during this time. This I address is the return point to which the main program can be switched back at the end of the interrupt sequence.
A number of timers now begin to work to determine if any errors occurred in the last operation. An error timer interlock is switched on by the output of a diode switch 50, which generates this when a "last round trip" pulse is received on line 51, a D 10 pulse on line 52 and the signal on line 53. The signal on line 53 is the output from diode mixer 47 as a result of the drum buffer A test signal. Assuming that no errors have occurred, the error timer interlock is activated.
Since the I half-cycle normally overlaps the last word of the D half-cycle, a delay of around three word characters must be established from the time of the interruption signal to the start of the interruption sequence. This delay takes into account the setting of the interrupt system callers or interrupt controls to introduce the interrupt address from the console into the address register after the contents of the address register have been transferred to the interrupt register.
Upon simultaneous receipt of a fault timer interlock signal in line 55, an interrupt delay interlock signal in line 56 and a D9 pulse in line 57, the diode switch 54 provides an output pulse for activating a fault cell switch delay interlock. This is simply a delay circuit that allows it to go through
<Desc / Clms Page number 10>
turn off any interruption controls that have occurred. As long as no error occurs, the error timer delay interlock remains switched on.
In this state, a signal is sent via line 58 to a diode switch 59, which also receives the interruption delay interlock signal via line 60 and the "no interruption error" signal via line 61. The interrupt test signal 2 sent by the diode switch 59 into the line 62 causes a drum buffer A in coincidence with a locking signal in the line 64 from the stack lock assigned to the interruption with the highest priority (in this case the drum buffer A stack lock is switched on). Interruption test signal. The drum buffer A interrupt interlock (Fig. 5b) is activated by the output of the diode switch 65 (Fig.
5a) switched on when this simultaneously receives the drum buffer A interrupt test signal via line 66 and the fault timer interlock signal via line 67. The interruption lock will occur with the second test signal and will be maintained until the following digit 8 time. The interrupt check signal is an even digit 8, so the interrupt lock
EMI10.1
on line 68 (FIG. 5b) in conjunction with a D5 pulse on line 69 causes diode switch 70 to output which causes the console switch to set the console address 3609 identifying drum buffer A interrupt lock to the address register transferred to.
The address register introduction signal on the output line 70a of the diode switch 70 is transmitted to a diode switch 70c through the diode mixer 70b. When a C-A pulse occurs on line 70d and a D5 pulse on line 70e, an output signal is then generated on line 70f which is used to reset the address register in order to prepare it to receive the new address.
The drum buffer A interrupt interlock signal on line 71 is applied to a diode mixer 72 which also controls the interrupt interlock signals under the control of drum buffer B on line 73, belt controller 1 on line 74 and belt controller 2 on line 75 can receive. Diode mixer 72 develops an interrupt signal on line 76 which, when combined with a D7 pulse on line 77, produces a signal on output line 78 of diode switch 79. This signal activates the interrupt path interlock.
The Interrupt Path Interlock is one of the interlocks for blocking the input to the Interrupt Register. As will be seen later, when the interrupt path interlock is switched on, the right-hand side drops to prevent any further entry to the interrupt register.
With this entry prevention, work is now transferred to the interrupt sequence determined by address 3609. Setting the address 3609 in the address register sets the start address of the interrupt routine in the address register, and now the machine work can proceed to the interrupt routine.
EMI10.2
Interrupt Path "signal break registers during each I cycle if no interrupt sequence is being executed. The output from diode switch 80 turns on a latch 85 which controls reading of the address register and entry into the interrupt register.
The output from diode switch 80 is referred to as signal IRRI, which is used via line 86 to route the information read from the address register through diode switch 22 (FIG. 1) and transfer it to the interrupt register. During an interruption sequence, the signal in line 81 (FIG. 5b) is negative and the diode switch 80 is blocked. The latch 85 is therefore not switched on and the information in the address register cannot be read and transferred to the interrupt register. This is the return to the main program.
The interruption process in progress is continued until the point in time at which it is established that all the work processes required for the interruption process have been carried out. A programmed break release encryption will then release or clear the stack lock through its D address. Assuming that the interrupt release encryption 02 has been programmed with the appropriate D address OXOX, the drum buffer A-stack interlock is cleared and the interrupt path interlock is deactivated. The machine then returns to its normal state. If the interrupt path interlock is broken, the next I address from the address register is released for introduction into the interrupt register.
However, it is possible that during an interrupt release command another sub-
<Desc / Clms Page number 11>
break signal occurs in exactly the same time in which the first break is enabled.
Under these conditions the interrupt register would not be released and a new address would be introduced, but the old address would remain in the interrupt register and a second one would be created
Interruption sequence initiated. This is achieved by the diode switch 87 (Fig. 5a). The diode switch 87 is prepared by the positive stacking signal in the line 88 and, if a D9 pulse is present in the line 89 and the work introduction signal OPRI in the line 90, generates a
Output pulse on the line 91, by which the OFF side of the interruption lock is switched on. As a result, the potential of the line 84 (FIG. 5b) becomes negative and therefore the diode switch 80 is blocked.
The IRRI signal on line 86 is thus also negative, and no further transfers can take place from the address register to the interrupt register.
Work now proceeds on a priority basis in anticipation of any interrupts in the stack locks. It is assumed that at the same time as the release command for the
Drum buffer A interrupt an interrupt signal was received from drum buffer B. The
Drum buffer A interruption is then released and the circuits described above are now checking drum buffer B, activating the interruption delay lock, the error timer, the error timer delay and finally activating drum buffer B Effect interrupt interlock.
The drum buffer B interruption
Interlocking detects address 3610 on the console, which uses the console switch to transfer address 3610 to the address register. At the same time, the transfers from the address register to the interrupt register are blocked. The interrupt operation now proceeds to the stored program specified by address 3610.
So far, the logical order for a full interrupt operation has been described with particular reference to a drum buffer interrupt. The same working sequence occurs in the case of belt control interrupts 1 and 2.
The detailed circuits for open circuit operations are shown in Figures 6-12. To
To explain these circuits, the power lines and circuit elements which appear in block form in FIGS. 5a and 5b are designated by the same reference numerals. Figure 8 shows the circuits for setting the stack lock and for developing the interrupt test signals. The machine signal arriving from the card reader via line 30 is passed through the diode mixers 31 and 31a to the drum buffer A-Stapel-Verr! regulation 3lb headed. Although not shown, a similar circuit is provided for receiving a signal connected to drum buffer B to set a drum buffer B stack interlock.
In connection with the belt control 1-stack lock Slc and the belt control 2-stack lock 31d, it is possible to receive the interrupt signal from the belt control units at any digit time within the word, and therefore, since the machine must Interrupt test signals generated in the digit 8-C pulse time, means may be provided to prevent the setting of the belt control stack interlocks in the digit 8 time.
The fact that the machine can have gone through the first test series and then returns to the second test series at the point in time at which a stack lock for belt controls was set could result in two interruption conditions being set at the same time. In order to prevent this, the interruption signals of the belt control 1 and 2 are passed through the diode switch Sie or 31f, at the second input of which there is a negative 8-pulse from the inverter amplifier 31g. The belt control stack interlocks can therefore not be set in the digit 8 time. However, since the interrupt signal has a minimum length of two digit times, the interlocks can be set in the digit 7 or digit 9 time.
The outputs from the stack locks are passed through diode mixer 31h and cathode amplifier 311 to produce a stack signal on line 88. The stack locks are reset by the interrupt release encryption (-02) and the assigned D address. The reset of the drum buffer A is achieved under the control of the OPRI signal, the DI pulse, the signals ARTN1 and ARTN2, the diode switches 31ii and 31jj, and the diode mixer 31a. The ARTN1 and ARTN2 signals indicate bits 1 and 2 (corresponding to the decimal 0) in the tens digit of the address register.
The stacking signal in the line 88 causes the interruption-blocking interlock 31j to be switched on via the diode switch 87 (FIG. 9) and the generation of the interruption-blocking signal in the line 91.
The circuits shown in FIG. 6 are used to generate the interrupt check signals, the fault timer signal and the interrupt delay signal. The signals "no spurt," restart I "and" no interruption effect "are transmitted to a diode switch 33,
<Desc / Clms Page number 12>
EMI12.1
<Desc / Clms Page number 13>
The signal on line 71. The other interrupt signals are generated in the same manner. Diode switches 104a-104f and diode mixers 105a-105f form an interrupt fault-checking circuit. If more than one break interlock is activated at the same time, this test circuit provides an output to the diode switch 106.
This switch 106 is prepared by an I D9 pulse on line 107 and when the switch produces an output the unit 108 is turned on to produce a negative signal In line 61 and thereby block diode switch 59 and development of the interruption test signal 2 to prevent. The interrupt interlocks are reset via the diode switch 103a and the cathode amplifier 103b.
As can be seen from FIG. 9, the drum buffer A interrupt signal is transmitted via the lines 71 and 68 to the diode switch 70 and causes the activation of a lock 109 which controls the scanning of the console switch for the address 3609 of the interrupt sequence connected to drum buffer A. An interruption-effective interlock 110 is also switched on by the output of a diode switch 79 and develops a negative signal on line 111 and a positive signal on line 112. As already mentioned, the negative signal on line 111 prevents any further transmission of the I-address from the address register into the interrupt register.
In addition, the positive signal generated in line 112 via lines 113 and 114 and the diode mixer 115 causes the interruption block 31j to be switched off. The break-action latch 110 is reset by the output pulse generated through diode mixer 110b in response to receipt of the OPRI signal and the D3 pulse from diode switch 110a.
The interrupt delay interlock signal on line 56 (FIG. 6) is transmitted through diode mixer 49 (FIG. 11) and an inverter 116 to place memory insertion and removal interlock 117 in the OFF state hold. This results in the blocking of the diode switch 118 (FIG. 1) and thus the prevention of reading from the memory and the transfer to the program register during the I half-cycle. During the I half-cycle the machine tries to transfer a new address to the program register. For an interrupt sequence, however, the instruction to be transferred to the program register is only determined by the address which is called by the interrupt signal. As already explained before, the drum buffer A makes the address 3609 effective.
Once the Interrupt-Delay-Interlock is released, the store-in-and-out interlock is engaged and exercises normal program control. The address 3609 is transferred to the program register and the machine is in the interrupt process.
The interrupt register removal signal is obtained through the circuits shown in FIG. The interrupt register has call address 3607 which, when received, is passed through inverter 118a and inverter cathode amplifier 118b to an A-pulse controlled diode switch 118c. The output from the diode switch 118c causes the IRRO latch 118e to be switched on via the diode mixer 118d for the development of the IR regeneration and IRRO signal on line 118f.
The IRRO signal prepares the diode switch 23 (Fig. 1) and therefore at the end of the sequence when the interruption is released, if the 1 address of the interrupt release instruction is 3607, the content of the interrupt register is removed via the diode switch 23 and transferred back to the program register by the index adder to return the machine to the point in the main program at which the interrupt occurred.
The circuits for generating the "Set Address Register to 40X0" (AR SET TO 40X0) "to XXIX" and "to XXOX" signals used in connection with a tape control interrupt are shown in FIG. The belt control interrupt No. 1 has the belt interrupt address 4000. This address 4000 is stored in the address register using addresses 40X0 and XXOX. A tape control 1 interrupt signal on line 119 causes the 40X0 and XXOX address signals to be generated via the diode switch 121 prepared by the digits "5", "6" and "7" pulses on line 120. Band control break # 2 has band break address 4010.
Similarly, a tape control 2 interrupt signal through diode switch 122 and cathode amplifier 123 generates the 40X0 and XXIX signals to store 4010 in the address register.
As mentioned earlier, the belt break signals are developed as a result of bath movement. It is z. For example, when inserting a reel of tape, a metallic reflective patch is hand-applied near the beginning and end of the tape. This spot is only automatically sensed during the writing process to indicate that the tape recording that has just been written is the last to be written.
<Desc / Clms Page number 14>
recording is in progress. The normal process is then that a tape mark is recorded following the last tape recording. The tape mark is used when the tape is sensed to indicate that the end of the tape has been reached.
The sensing of the reflective spot during the writing process or the tape mark during reading creates a tape end state which automatically initiates the interruption of the main program sequence and the transfer of control to position 4000 or 4010, depending on which tape control unit is used.
Recordings of a fixed length are introduced into the core memory after the associated timing ring is first entered in accordance with the number of words in the record.
EMI14.1
complete words and a partial word is shorter, the control is transferred to a tape
Error sequence. If the tape recording to be introduced is longer than the intended area of the core memory, then the memory locations are only filled up to the position of the timing ring stop point. The introduction of tape recording continues, however, until the recording gap is reached, at which point a long recording interruption is signaled.
A program interruption can be carried out during tape reading / writing processes or card entry / exit processes. A tape break can e.g. Be used to inspect a sample swatch for operation in a batch maintenance operation while the computer is handling cards. Upon completion of the tape reading, the automatic interrupt transfers control to the associated subroutine to determine the tape recording effect. The last instruction of the subroutine returns the card handling control to the exact point at which it was interrupted.
Summarizing the general operation of the machine according to the invention, it should be noted that in normal operation the I part of the program register is inserted in series into the address and interrupt registers during the I cycle. When an interrupt signal occurs, the machine works in the following way:
1. Completion of the computational work in progress.
2. Transfer of applicable addresses (from console switches or core storage) to the
Address register.
3. Blocking of all transfers of I-addresses to the interrupt register until the interruption state has ended.
4. Blocking of the recording of each new interruption signal until the interruption status has ended.
5. Execution of required processes. (The one determined by the address in the console switches
Position contains the first instruction of the sequence; Band interruptions related to the prescribed words 4000,4010 in the core memory for the first instruction.)
6. Initiating the release from an interruption state (by means of a programmed interruption release command).
PATENT CLAIMS:
1. Program-controlled information evaluation machine, characterized by a combination, consisting of devices (registers OPR, PR, AR, AS) for driving the machine through a main sequence of work processes, of program interruption devices (tape units TU1 and TU2;
Punch card 10) for the automatic interruption of the main series of work processes, from units controlled by the interruption devices (console 15, call register AR, location selection unit AS) for driving the machine through an independent work sequence and from devices (console 15, interruption register IR) for automatic return of the machine upon completion of the independent work sequence to the point in the main work sequence at which the interruption occurred.