WO2024142443A1 - 半導体レーザ素子 - Google Patents

半導体レーザ素子 Download PDF

Info

Publication number
WO2024142443A1
WO2024142443A1 PCT/JP2023/027245 JP2023027245W WO2024142443A1 WO 2024142443 A1 WO2024142443 A1 WO 2024142443A1 JP 2023027245 W JP2023027245 W JP 2023027245W WO 2024142443 A1 WO2024142443 A1 WO 2024142443A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type
semiconductor
semiconductor laser
laser element
Prior art date
Application number
PCT/JP2023/027245
Other languages
English (en)
French (fr)
Inventor
正洋 日▲高▼
和義 廣瀬
昭生 伊藤
貴浩 杉山
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2023073637A external-priority patent/JP2024092908A/ja
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Publication of WO2024142443A1 publication Critical patent/WO2024142443A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/11—Comprising a photonic bandgap structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser

Definitions

  • This disclosure relates to semiconductor laser elements.
  • Patent Document 1 discloses a semiconductor laser element having a structure in which an n-type cladding layer, an n-type guide layer, an active layer, a p-type guide layer, a p-type carrier stop layer, and a p-type cladding layer are stacked in this order on an n-type InP substrate.
  • Zn is used as a dopant for the p-type layer.
  • the thickness of the n-type guide layer is the same as the thickness of the p-type guide layer.
  • This disclosure includes the following semiconductor laser elements [1] to [14].
  • the semiconductor laminate further includes an n-type contact layer disposed on the n-type cladding layer on the opposite side to the n-type guide layer, A first electrode provided on the n-type contact layer;
  • the semiconductor substrate is n-type;
  • the p-type contact layer is disposed between the semiconductor substrate and the p-type cladding layer;
  • the semiconductor laminate is provided with a groove portion extending from a surface of the semiconductor laminate opposite to the semiconductor substrate side to a first surface of the p-type contact layer opposite to the semiconductor substrate side and separating the semiconductor laminate into a first portion and a second portion;
  • the first portion is provided with an n-type contact layer disposed on an opposite side of the n-type cladding layer to a side on which the n-type guide layer is located,
  • a first electrode provided on the n-type contact layer;
  • the semiconductor laser element of [4] further comprising: a second electrode provided so as to extend from a surface of the second portion opposite to the semiconductor substrate to the first surface.
  • the second electrode for driving the semiconductor laser element can be suitably arranged. More specifically, since the first electrode and the second electrode are arranged on substantially the same plane so as to be spatially separated with the groove therebetween, the semiconductor laser element can be easily mounted on the wiring substrate by so-called epi-side down mounting.
  • the semiconductor laminate further includes an n-type contact layer disposed on the n-type cladding layer on the opposite side to the n-type guide layer, the semiconductor laminate has a groove extending from a surface of the semiconductor laminate opposite to the semiconductor substrate to a position inside the p-type cladding layer and spaced apart from the semiconductor substrate; the p-type contact layer is disposed inside the groove, A first electrode provided on the n-type contact layer;
  • the first electrode, the second electrode, and the third electrode function as an emitter electrode, a base electrode, and a collector electrode, respectively, so that the semiconductor laser element can be operated as a transistor laser capable of high-speed operation.
  • the semiconductor laser element according to any one of [1] to [9], wherein the thickness of the non-doped guide layer in the stacking direction is 30 nm to 150 nm.
  • the thickness of the non-doped guide layer in the stacking direction is 30 nm to 150 nm.
  • the diffusion of Zn from the p-type cladding layer can be suitably prevented.
  • the p-type cladding layer can be prevented from being too far away from the active layer. As a result, it is possible to prevent the pn junction interface from being significantly deviated from the active layer, and thus to prevent the laser oscillation characteristics from being deteriorated.
  • the n-type guide layer has a base layer having a first refractive index and a plurality of modified refractive index areas having a second refractive index different from the first refractive index,
  • the semiconductor laser element can function as a photonic crystal surface emitting laser (PCSEL).
  • the semiconductor laser element according to any one of [11] to [13], wherein the thickness of the n-type guide layer in the stacking direction is 1.5 times or more the thickness of the non-doped guide layer in the stacking direction.
  • the guided mode shifts toward the p-type layer compared to when no fine structure is provided.
  • the semiconductor laser element 1A further includes an insulating film 20.
  • the insulating film 20 is provided so as to cover a portion of the upper surface of the n-type cladding layer 16 where the n-type contact layer 17 is not provided, the side surface (a surface intersecting the X-axis direction or the Y-axis direction) of the semiconductor laminate 11, and a portion of the main surface 10a of the semiconductor substrate 10 where the semiconductor laminate 11 is not provided. That is, the insulating film 20 is provided so as to cover a portion of the surface of the portion provided on the main surface 10a of the semiconductor substrate 10 in the semiconductor laser element 1A, excluding the upper surface of the n-type contact layer 17.
  • the laser light emitted from the n-type guide layer 15 is directly output from the back surface 10b through the opening 19a to the outside of the semiconductor laser element 1A, or is reflected by the electrode 18 and then output from the back surface 10b through the opening 19a to the outside of the semiconductor laser element 1A.
  • a p-type cladding layer 120, a non-doped guide layer 130, an active layer 140, a basic layer 150a, and an n-type cap layer 160a are epitaxially grown on a semiconductor substrate 10A by using a metal organic chemical vapor deposition (MOCVD) method, a molecular beam epitaxy (MBE) method, or the like (primary growth process).
  • MOCVD metal organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • the n-type cap layer 160a is provided to protect (prevent oxidation) the lower layer parts (i.e., the active layer 140, the base layer 150a, etc.) that may contain Al.
  • An insulating film 30 made of SiN, SiO2 , etc. is formed on the n-type cap layer 160a by, for example, a PCVD method, and a resist 31 (EB resist) is applied on the insulating film 30.
  • the guided mode of the laser light generated in the active layer 14 can be shifted to the n-type layer (n-type guide layer 15, n-type cladding layer 16) side, which has a smaller absorption loss of the laser light than the p-type layer (p-type cladding layer 12, p-type semiconductor substrate 10).
  • This can suitably suppress the absorption loss of the laser light in the p-type layer. Therefore, the semiconductor laser device 1A can improve the yield and suppress the loss of the laser light.
  • FIG. 1 in the semiconductor laser element 1A, by using a p-type semiconductor substrate 10, a configuration can be adopted in which electrodes 18 and 19 for driving the semiconductor laser element 1A are disposed on both sides of the semiconductor stack 11 and the semiconductor substrate 10.
  • the guided mode of the laser light generated in the active layer 14 can be shifted to the n-type layer (n-type guide layer 15B, n-type cladding layer 16) side, which has smaller absorption loss of the laser light than the p-type layer (p-type cladding layer 12, p-type semiconductor substrate 10). This can suitably suppress the absorption loss of the laser light in the p-type layer.
  • the waveguide mode by shifting the waveguide mode to the n-type layer side as described above, it is possible to suppress the concentration of the laser light resonating in the resonance direction (e.g., the X-axis direction) on the end face of the active layer 14, suppress the deterioration of the active layer 14, and ultimately prolong the product life of the semiconductor laser element 1B.
  • the above-mentioned effect is particularly large in the edge-emitting semiconductor laser element 1B, but the surface-emitting semiconductor laser element 1A can also produce a laser light component that resonates in the resonance direction (e.g., the X-axis direction), so the same effect is achieved in the semiconductor laser element 1A.
  • FIG. 11 is a graph showing the result of SIMS analysis of elements contained in each layer of the semiconductor laminate 11B of the semiconductor laser element 1B.
  • the horizontal axis shows the distance (depth) from the top surface of the n-type contact layer 17 as the origin (0) to the direction toward the semiconductor substrate 10 side (Z-axis negative direction) as the positive direction.
  • the non-doped guide layer 13 effectively suppresses the diffusion of Zn (i.e., the diffusion of Zn from region R3 to region R2). It was also confirmed that the use of an n-type dopant (Si), which is difficult to diffuse, also prevents the diffusion of the n-type dopant from region R1 to region R2. Note that the above SIMS analysis was performed on the structure of semiconductor laser element 1B, but since semiconductor laser elements 1A and 1C also have the same non-doped guide layer 13 as semiconductor laser element 1B, it is believed that similar results will be obtained.
  • the semiconductor laser element 100 shown in FIG. 12 includes an n-type semiconductor substrate 110, and an n-type cladding layer 112, an n-type guide layer 113, an active layer 114, a non-doped guide layer 115, a p-type cladding layer 116, and a p-type contact layer 117, which are stacked in this order on the semiconductor substrate 110.
  • the semiconductor substrate 110 is an InP substrate doped with S (sulfur).
  • the n-type cladding layer 112 has a configuration similar to that of the n-type cladding layer 16 of the semiconductor laser element 1A.
  • the n-type guide layer 113 has a configuration similar to that of the n-type guide layer 15 of the semiconductor laser element 1A. That is, the n-type guide layer 113 has a basic layer 113a similar to that of the basic layer 15a, and a plurality of modified refractive index areas 113b similar to that of the plurality of modified refractive index areas 15b.
  • the active layer 114 has a configuration similar to that of the active layer 14 of the semiconductor laser element 1A.
  • the non-doped guide layer 115 has a configuration similar to that of the non-doped guide layer 13 of the semiconductor laser element 1A.
  • the p-type cladding layer 116 has a configuration similar to that of the p-type cladding layer 12 of the semiconductor laser element 1A.
  • the p-type contact layer 117 is formed of an InGaAs layer doped with Zn as a p-type dopant.
  • the non-doped guide layer 115 can suppress the diffusion of p-type dopant (Zn) from the p-type cladding layer 116 to the n-type cladding layer 112.
  • the n-type guide layer 113 capable of ensuring a layer thickness for providing a fine structure (here, as an example, a plurality of modified refractive index areas 113b) is provided below the active layer 114 (i.e., between the active layer 14 and the semiconductor substrate 110).
  • the crystal surface of the layer (n-type guide layer 113) directly below the active layer 114 (semiconductor substrate 110 side) is roughened by the formation of the fine structure (a plurality of modified refractive index areas 113b). Therefore, when the semiconductor laser element 100 is manufactured by growing each layer on the semiconductor substrate 110 by the process described in the manufacturing process of the semiconductor laser element 1A described above, the manufacturing difficulty of accurately manufacturing the active layer 114 on the n-type guide layer 113 with a rough surface increases. This is also true when forming a diffraction grating 15c (see FIG. 10) as a fine structure in the n-type guide layer 113.
  • the above-mentioned semiconductor laser elements 1A and 1C use a p-type semiconductor substrate 10, so that a guide layer (n-type guide layer 15) capable of ensuring a layer thickness for forming a fine structure can be provided above the active layer 14 (i.e., on the opposite side of the active layer 14 from the side where the semiconductor substrate 10 is located). Therefore, as shown in FIG. 2A, after the active layer 14 is easily and accurately fabricated, a process for forming a fine structure can be performed in the n-type guide layer 15 above the active layer 14. Therefore, according to the semiconductor laser elements 1A and 1C, when a fine structure is provided in the guide layer, the manufacturing process can be made easier than that of the semiconductor laser element 100, and the yield can be improved.
  • a semiconductor laser device 1D according to the fourth embodiment will be described with reference to Figures 13 to 15.
  • the semiconductor laser device 1D differs from the semiconductor laser device 1A mainly in that the semiconductor laser device 1D includes a semiconductor substrate 10D, a semiconductor stack 11D, and an electrode 19D instead of the semiconductor substrate 10, the semiconductor stack 11, and the electrode 19.
  • the semiconductor laser device 1D is configured as a surface-emitting laser diode similar to the semiconductor laser device 1A.
  • the semiconductor substrate 10D is different from the p-type semiconductor substrate 10 in that it is an n-type semiconductor substrate. Other configurations of the semiconductor substrate 10D, such as its shape, are similar to those of the semiconductor substrate 10.
  • the semiconductor substrate 10D can be formed, for example, from an InP substrate doped with S (sulfur) or an InP substrate doped with Sn (tin).
  • the p-type contact layer 22 may include a layer (also called a buffer layer) provided so as to be in contact with the p-type cladding layer 12 in order to reduce the electrical resistance between the p-type contact layer 22 and the p-type cladding layer 12 as part of the p-type contact layer 22.
  • a layer also called a buffer layer
  • the semiconductor laminate 11D is provided with a groove G1 extending from a surface of the semiconductor laminate 11D opposite to the semiconductor substrate 10D side (in this embodiment, the upper surface of the n-type cladding layer 16) to a surface 22a (first surface) of the p-type contact layer 22 opposite to the semiconductor substrate 10D side.
  • the groove G1 is provided in an L-shape when viewed from the Z-axis direction.
  • the semiconductor laminate 11D is separated into a light-emitting portion P1 (first portion) and a non-light-emitting portion P2 (second portion) by the groove G1.
  • the light-emitting portion P1 is a portion configured to output laser light (surface emission) and is formed in a substantially square shape when viewed from the Z-axis direction.
  • the non-light-emitting portion P2 is a portion that does not output laser light and is formed in an L-shape along the outer periphery of the groove G1.
  • the width of the light-emitting portion P (width in the X-axis direction or the Y-axis direction) is, for example, about 500 ⁇ m.
  • the insulating film 20 is provided on the upper surface of the light-emitting portion P1 (n-type cladding layer 16), the inner surface of the groove portion G1 (the side surface of the light-emitting portion P1, the side surface of the non-light-emitting portion P2, and the upper surface of the p-type contact layer 22), and the upper surface of the non-light-emitting portion P2 (n-type cladding layer 16).
  • An opening 20a for exposing the surface 22a of the p-type contact layer 22 is formed in the portion of the insulating film 20 corresponding to the bottom of the groove portion G1 (i.e., the upper portion of the p-type contact layer 22).
  • the opening 20a is provided over the entire L-shaped groove portion G1. That is, when viewed from the Z-axis direction, the opening 20a is formed in an L-shape along the groove portion G1.
  • the electrode 19D opposite the electrode 18 is provided so as to extend from the surface of the non-light-emitting portion P2 opposite the semiconductor substrate 10D side, along the side of the non-light-emitting portion P2, to the surface 22a of the p-type contact layer 22. That is, in this embodiment, the electrode 19D is provided on the insulating film 20 formed on the upper surface and side of the non-light-emitting portion P2, and extends to the opening 20a of the insulating film 20 so as to contact the surface 22a of the p-type contact layer 22 exposed by the opening 20a.
  • Figures 14 and 15 are schematic views, and therefore some parts of a thick member do not have their thickness shown.
  • a semiconductor laminate 11D is grown by crystal growth on a semiconductor substrate 10D, and a groove portion G1 is formed by etching or the like.
  • an insulating film 20 is formed, and electrodes 18 and 19D are formed in this order, and an anti-reflection film 21 is formed.
  • a semiconductor laser element 1D having the structure shown in Figure 13 is obtained.
  • the semiconductor laser element 1D by using an n-type semiconductor substrate 10D, when the semiconductor laser element 1D is configured as a surface-emitting laser that emits laser light from the surface (back surface 10b) of the semiconductor substrate 10D opposite the semiconductor laminate 11D side, the absorption loss of the laser light in the semiconductor substrate 10D can be reduced compared to when a p-type semiconductor substrate 10 is used, and the output of the laser light can be increased.
  • the electrode 18 is provided on the n-type contact layer 17 of the light-emitting portion P1, and the electrode 19D is provided so as to extend from the surface opposite to the semiconductor substrate 10D side in the non-light-emitting portion P2 to the surface 22a of the p-type contact layer 22.
  • the electrode 19 for driving the semiconductor laser element 1D can be suitably arranged. More specifically, as shown in FIG. 13, the electrode 18 and the electrode 19D are arranged so as to be spatially separated on approximately the same plane with the groove portion G1 therebetween. This makes it possible to easily mount the semiconductor laser element 1D on the wiring board 50 by so-called epi-side down mounting, as shown in FIG.
  • the wiring board 50 is formed in a rectangular plate shape.
  • the wiring board 50 also has a surface 50a on which the semiconductor laser element 1D is arranged, and an electrode 51 (cathode electrode) and an electrode 52 (anode electrode) insulated from each other on the surface 50a.
  • Electrode 51 has an area A1 that overlaps with electrode 18 on light-emitting portion P1
  • electrode 52 has an area A2 that overlaps with electrode 19D on non-light-emitting portion P2.
  • the semiconductor laminate 11E has a groove G2 extending from the surface of the semiconductor laminate 11E opposite the semiconductor substrate 10D to a position inside the p-type cladding layer 12 and away from the semiconductor substrate 10D.
  • the groove G2 is configured as a notched groove having a shape in which one edge of the semiconductor laminate 11E in the X-axis direction is notched along the Y-axis direction.
  • the groove G2 may also be provided in a portion along the edge of the semiconductor laminate 11E in the Y-axis direction.
  • the thickness (length in the Z-axis direction) of the portion 12a of the p-type cladding layer 12 between the bottom surface B of the groove G2 and the main surface 10a of the semiconductor substrate 10D is smaller than the thickness of the portion of the p-type cladding layer 12 where the groove G2 is not formed (the portion corresponding to the light-emitting portion P1 of the semiconductor laser element 1D).
  • the p-type contact layer 22E is disposed (laminated) inside the groove G2.
  • the p-type contact layer 22E is disposed on the upper surface of the portion 12a (i.e., on the bottom surface B of the groove G2).
  • an electrode 18E is provided on the n-type contact layer 17, and an electrode 19E is provided on the surface 22a (the surface opposite to the bottom surface B) of the p-type contact layer 22E.
  • the semiconductor laser element 1E can be manufactured, for example, as follows. First, a semiconductor laminate 11E (a laminate in which the groove portion G2 is not formed) is formed on a semiconductor substrate 10D. Next, a groove portion G2 is formed in the semiconductor laminate 11E by etching or the like so that a portion 12a of the p-type cladding layer 12 remains. Next, a p-type contact layer 22E is formed on portion 12a. Next, electrodes 18E, 19E and an anti-reflection film 21 are formed. As a result of the above, a semiconductor laser element 1E having the structure shown in FIG. 17 is obtained.
  • the semiconductor laser element 1E does not require the formation of a p-type contact layer 22 between the semiconductor substrate 10D and the p-type cladding layer 12 as in the structure of the semiconductor laser element 1D, and therefore can avoid the occurrence of absorption loss of the laser light in the p-type contact layer 22. This allows the output of the laser light to be further increased.
  • the present disclosure is not limited to the configurations shown in the above embodiment and each modified example.
  • the material and shape of each component are not limited to the specific material and shape described above, and various materials and shapes other than those described above can be adopted.
  • some of the configurations included in the above embodiment and each modified example may be omitted or modified as appropriate.
  • the semiconductor laser element according to the present disclosure does not necessarily need to be configured to exert all of the effects described in the above embodiment, and may be configured to exert only some of the effects described in the above embodiment.
  • the semiconductor laser element only needs to have a configuration essential for exerting at least the part of the effect, and the configuration that is not essential for exerting the part of the effect may be omitted or modified as appropriate.
  • the configuration essential for exerting the one effect should be reasonably understood based on technical common sense and the description of this specification, based on the standard of a person skilled in the art.
  • the modified semiconductor laser element is not limited to only the specific forms exemplified below.
  • the electrode 23 of the sixth embodiment may be additionally provided to the semiconductor laser element 1E of the fifth embodiment. With this configuration, it is possible to operate the semiconductor laser element 1E as a transistor laser, similar to the semiconductor laser element 1F of the sixth embodiment.
  • an I-shaped groove portion may be formed along only one side of the light-emitting portion P1
  • a U-shaped groove portion may be formed along three sides of the light-emitting portion P1
  • a square ring-shaped groove portion may be formed along four sides of the light-emitting portion P1.
  • the shape of the groove portion G1 is not limited to a specific shape.
  • the area of the light-emitting portion P1 and the area of the mounting surface of the non-light-emitting portion P2 i.e., the contact area between the electrode 19D and the electrode 52

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

一実施形態の半導体レーザ素子は、半導体基板と、半導体基板上に形成された半導体積層体と、を備える。半導体積層体は、活性層と、半導体基板と活性層との間に配置されるｐ型クラッド層と、ｐ型クラッド層と活性層との間に配置されるノンドープガイド層と、活性層に対してノンドープガイド層が位置する側とは反対側に配置されるｎ型ガイド層と、ｎ型ガイド層に対して活性層が位置する側とは反対側に配置されるｎ型クラッド層と、を有する。ｐ型クラッド層には、Ｚｎがドープされている。ノンドープガイド層は、ＩｎＡｌｘＧａ１－ｘＡｓ（０＜ｘ≦１）によって形成されている。ｎ型ガイド層の厚さは、ノンドープガイド層の厚さよりも大きい。

Description

半導体レーザ素子
　本開示は、半導体レーザ素子に関する。
　特許文献１には、ｎ型ＩｎＰ基板上に、ｎ型クラッド層、ｎ型ガイド層、活性層、ｐ型ガイド層、ｐ型キャリアストップ層、及びｐ型クラッド層がこの順に積層された構造を有する半導体レーザ素子が開示されている。上記半導体レーザ素子では、ｐ型層のドーパントとしてＺｎが用いられている。また、ｎ型ガイド層の厚さは、ｐ型ガイド層の厚さと同一とされている。
特開２０１４－２２９７４２号公報
　上述したような構造を有する半導体レーザ素子では、ｐ型層のドーパントであるＺｎが熱拡散し易いことに起因して、ｐｎ接合界面の位置を活性層の内部又は近傍の所望の位置に設計通りに設定することが困難となるため、歩留まりが低下するという問題があった。また、ｐ型層は、同じ不純物濃度（ドーピング濃度）のｎ型層よりもレーザ光の吸収損失が大きいため、レーザ光の導波モードのｐ型層への染み出しがｎ型層への染み出しよりも大きくなると、レーザ光の吸収損失が大きくなってしまう。上記特許文献１に開示された半導体レーザ素子には、上述したような観点において改善の余地がある。
　そこで、本開示の一側面は、歩留まりの向上を図ると共にレーザ光の損失を抑制することができる半導体レーザ素子を提供することを目的とする。
　本開示は、以下の［１］～［１４］の半導体レーザ素子を含む。
［１］
　半導体基板と、前記半導体基板上に形成された半導体積層体と、を備え、
　前記半導体積層体は、
　　活性層と、
　　前記半導体基板と前記活性層との間に配置されるｐ型クラッド層と、
　　前記ｐ型クラッド層と前記活性層との間に配置されるノンドープガイド層と、
　　前記活性層に対して前記ノンドープガイド層が位置する側とは反対側に配置されるｎ型ガイド層と、
　　前記ｎ型ガイド層に対して前記活性層が位置する側とは反対側に配置されるｎ型クラッド層と、を有し、
　前記ｐ型クラッド層には、Ｚｎがドープされており、
　前記ノンドープガイド層は、ＩｎＡｌｘＧａ１－ｘＡｓ（０＜ｘ≦１）によって形成されており、
　前記半導体積層体の積層方向における前記ｎ型ガイド層の厚さは、前記積層方向における前記ノンドープガイド層の厚さよりも大きい、半導体レーザ素子。
　上記半導体レーザ素子では、ＩｎＡｌｘＧａ１－ｘＡｓによって形成されたノンドープガイド層によって、ｐ型クラッド層からｎ型クラッド層側へのｐ型ドーパント（Ｚｎ）の拡散を好適に抑制することができる。これにより、ｐｎ接合界面の位置を再現性良く活性層の内部又は近傍の所望の位置に設定することが容易となる。さらに、ｎ型ガイド層をノンドープガイド層よりも厚くすることにより、活性層で発生するレーザ光の導波モードを、ｐ型層（ｐ型クラッド層）よりもレーザ光の吸収損失が小さいｎ型層（ｎ型ガイド層、ｎ型クラッド層）側にシフトさせることができる。これにより、ｐ型層でのレーザ光の吸収損失を好適に抑制することができる。従って、上記半導体レーザ素子によれば、歩留まりの向上を図ると共にレーザ光の損失を抑制することができる。
［２］
　前記半導体基板は、ｐ型である、［１］の半導体レーザ素子。
［３］
　前記半導体積層体は、前記ｎ型クラッド層に対して前記ｎ型ガイド層が位置する側とは反対側に配置されるｎ型コンタクト層を更に有し、
　前記ｎ型コンタクト層上に設けられた第１電極と、
　前記半導体基板における前記半導体積層体側とは反対側の表面上に設けられた第２電極と、を更に備える、［２］に記載の半導体レーザ素子。
　上記構成によれば、ｐ型の半導体基板を用いることにより、半導体レーザ素子を駆動させるための電極（第１電極及び第２電極）を半導体積層体及び半導体基板を挟んだ両側に配置する構成を採用することができる。
［４］
　前記半導体基板は、ｎ型であり、
　前記半導体積層体は、前記ｐ型クラッド層と接触するように設けられたｐ型コンタクト層を有する、［１］の半導体レーザ素子。
　上記構成によれば、半導体レーザ素子を半導体基板における半導体積層体側とは反対側の面からレーザ光を出射する面発光レーザとして構成する場合において、ｐ型の半導体基板を用いる場合よりも、半導体基板におけるレーザ光の吸収損失を低減できるため、レーザ光の出力を増大させることができる。
［５］
　前記ｐ型コンタクト層は、前記半導体基板と前記ｐ型クラッド層との間に配置されており、
　前記半導体積層体には、前記半導体積層体における前記半導体基板側とは反対側の表面から前記ｐ型コンタクト層における前記半導体基板側とは反対側の第１表面まで延びると共に、前記半導体積層体を第１部分と第２部分とに分離する溝部が設けられており、
　前記第１部分には、前記ｎ型クラッド層に対して前記ｎ型ガイド層が位置する側とは反対側に配置されるｎ型コンタクト層が設けられており、
　前記ｎ型コンタクト層上に設けられた第１電極と、
　前記第２部分における前記半導体基板側とは反対側の表面上から前記第１表面上まで延びるように設けられた第２電極と、を更に備える、［４］の半導体レーザ素子。
　上記構成によれば、ｎ型の半導体基板を用いる場合において、半導体レーザ素子を駆動させるための第２電極を好適に配置することができる。より具体的には、第１電極及び第２電極が略同一平面上において溝部を挟んで空間的に分離されるように配置されるため、半導体レーザ素子をいわゆるエピサイドダウン実装によって配線基板上に容易に実装することが可能となる。
［６］
　前記半導体積層体は、前記ｎ型クラッド層に対して前記ｎ型ガイド層が位置する側とは反対側に配置されるｎ型コンタクト層を更に有し、
　前記半導体積層体には、前記半導体積層体における前記半導体基板側とは反対側の表面から前記ｐ型クラッド層の内部であって前記半導体基板から離間した位置まで延びる溝部が設けられており、
　前記ｐ型コンタクト層は、前記溝部の内部に配置されており、
　前記ｎ型コンタクト層上に設けられた第１電極と、
　前記ｐ型コンタクト層上に設けられた第２電極と、を更に備える、［４］の半導体レーザ素子。
　上記構成によれば、上記［５］の構造のように半導体基板とｐ型クラッド層との間にｐ型コンタクト層を形成する必要がないため、ｐ型コンタクト層におけるレーザ光の吸収損失の発生を回避できる。これにより、レーザ光の出力をより一層増大させることができる。
［７］
　前記半導体基板における前記半導体積層体側とは反対側の表面上に設けられた第３電極を更に備える、［５］又は［６］の半導体レーザ素子。
　上記構成によれば、第１電極、第２電極、及び第３電極を、それぞれエミッタ電極、ベース電極、及びコレクタ電極として機能させることにより、半導体レーザ素子を高速動作可能なトランジスタレーザとして動作させることが可能となる。
［８］
　前記ｎ型ガイド層及び前記ｎ型クラッド層には、Ｓｉがドープされている、［１］～［７］のいずれかの半導体レーザ素子。
　熱拡散し難いＳｉをｎ型ドーパントとして用いることにより、ｎ型ドーパントのｐ型層側への拡散に起因してｐｎ接合界面が移動してしまうことを好適に抑制することができる。その結果、ｐｎ接合界面の位置をより一層再現性良く所望の位置に調整することが可能となるため、歩留まりをより一層向上させることができる。
［９］
　前記積層方向における前記ｎ型ガイド層の厚さは、２μｍ以下である、［１］～［８］のいずれかの半導体レーザ素子。
　上述した通り、ｎ型ガイド層の厚さをノンドープガイド層の厚さよりも大きくすることによって、導波モードをｎ型層側にシフトさせることができる。しかし、ｎ型ガイド層を厚くし過ぎると、導波モードが活性層から大きく外れてしまい、好適なレーザ発振特性（注入電流に対する光出力の大きさの関係）を得られなくなるおそれがある。これに対して、上記のようにｎ型ガイド層の厚さを一定以下（２μｍ以下）に抑えることにより、上述した問題の発生を抑制できる。
［１０］
　前記積層方向における前記ノンドープガイド層の厚さは、３０ｎｍ～１５０ｎｍである、［１］～［９］のいずれかの半導体レーザ素子。
　ノンドープガイド層の厚さを３０ｎｍ以上に設定することにより、上述したｐ型クラッド層からのＺｎの拡散を好適に防止できる。さらに、ノンドープガイド層の厚さを１５０ｎｍ以下に設定することにより、ｐ型クラッド層が活性層から離間し過ぎることを防止できる。その結果、ｐｎ接合界面が活性層から大きく外れてしまうこと、ひいてはレーザ発振特性が悪化することを抑制することができる。
［１１］
　前記ｎ型ガイド層には、微細な凹凸構造を有する微細構造部が設けられている、［１］～［１０］のいずれかの半導体レーザ素子。
　活性層に対して半導体基板が位置する側とは反対側に位置すると共に他方のガイド層（ノンドープガイド層）よりも厚さの大きいｎ型ガイド層に対して微細構造部を設けることにより、微細構造部を精度良く加工することが可能となり、微細構造部の安定性を向上させることができる。
［１２］
　前記ｎ型ガイド層は、第１屈折率を有する基本層と、前記第１屈折率とは異なる第２屈折率を有する複数の異屈折率領域と、を有し、
　前記微細構造部は、前記積層方向から見て二次元状に配置された前記複数の異屈折率領域によって構成されている、［１１］の半導体レーザ素子。
　上記構成によれば、半導体レーザ素子をフォトニック結晶レーザ（ＰＣＳＥＬ：Photonic　Crystal　Surface　Emitting　Laser）として機能させることができる。
［１３］
　前記微細構造部は、前記積層方向に直交する前記活性層の共振方向に沿って分布する回折格子を有する、［１１］の半導体レーザ素子。
　上記構成によれば、半導体レーザ素子を分布帰還型（ＤＦＢ：Distributed　feedback）半導体レーザとして機能させることができる。
［１４］
　前記積層方向における前記ｎ型ガイド層の厚さは、前記積層方向における前記ノンドープガイド層の厚さの１．５倍以上である、［１１］～［１３］のいずれかの半導体レーザ素子。
　ｎ型ガイド層に微細構造部を設けた場合、微細構造部を設けない場合と比較して、導波モードがｐ型層側にシフトしてしまう。ｎ型ガイド層の厚さをノンドープガイド層の厚さの１．５倍以上にすることにより、このようなシフトの程度を低減し、導波モードが活性層から大きく外れてしまうことを抑制し、好適なレーザ発振特性を維持することができる。
　本開示の一側面によれば、歩留まりの向上を図ると共にレーザ光の損失を抑制することができる半導体レーザ素子を提供することができる。
第１実施形態に係る半導体レーザ素子の積層構造を示す断面図である。 図１の半導体レーザ素子の製造工程の一例を示す図である。 図１の半導体レーザ素子の製造工程の一例を示す図である。 図１の半導体レーザ素子の製造工程の一例を示す図である。 図１の半導体レーザ素子の製造工程の一例を示す図である。 図１の半導体レーザ素子の製造工程の一例を示す図である。 図１の半導体レーザ素子の製造工程の一例を示す図である。 図１の半導体レーザ素子の製造工程の一例を示す図である。 第２実施形態に係る半導体レーザ素子の積層構造を示す断面図である。 第３実施形態に係る半導体レーザ素子の積層構造を示す断面図である。 図９の半導体レーザ素子のＳＩＭＳ測定結果を示す図である。 比較例に係る半導体レーザ素子の積層構造を示す断面図である。 第３実施形態に係る半導体レーザ素子の積層構造を示す断面図である。 図１３の半導体レーザ素子の製造工程の一例を示す図である。 図１３の半導体レーザ素子の製造工程の一例を示す図である。 図１３の半導体レーザ素子の実装例を示す図である。 第４実施形態に係る半導体レーザ素子の積層構造を示す断面図である。 第５実施形態に係る半導体レーザ素子の積層構造を示す断面図である。 図１８の半導体レーザ素子の実装例を示す断面図である。
　以下、本開示の一実施形態について、図面を参照しつつ詳細に説明する。なお、以下の説明において、同一又は相当要素には同一符号を用い、重複する説明を省略する。図面は、理解の容易化のために一部を簡略化又は誇張して描いている場合があり、寸法比率は図面に記載のものに限定されない。
［第１実施形態］
　図１は、第１実施形態に係る半導体レーザ素子１Ａの積層構造を示す断面図である。本明細書では、便宜上、半導体レーザ素子１Ａの積層方向をＺ軸方向とするＸＹＺ直交座標系を定義する。本実施形態では、一例として、半導体レーザ素子１Ａは、フォトニック結晶面発光レーザ（ＰＣＳＥＬ：Photonic　Crystal　Surface　Emitting　Laser）として構成されている。例えば、半導体レーザ素子１Ａは、位相制御された平面波（レーザ光）をＺ軸方向に出力するＳ－ｉＰＭＳＥＬ（Static-integrable　Phase　Modulating　Surface　Emitting　Laser）として構成されている。半導体レーザ素子１Ａは、半導体基板１０の主面１０ａに垂直な方向（すなわちＺ軸方向）又はＺ軸方向に対して傾斜した方向、或いはその両方を含む二次元的な任意形状の光像を出力する。
　図１に示されるように、半導体レーザ素子１Ａは、ｐ型の半導体基板１０と、半導体基板１０上に形成された半導体積層体１１と、を備える。半導体レーザ素子１Ａは、いわゆるメサ型形状を有している。半導体基板１０及び半導体積層体１１は、ＩｎＰ系半導体（化合物半導体）によって構成され得る。半導体基板１０及び半導体積層体１１の各層の厚さ方向は、Ｚ軸方向と一致する。
　半導体基板１０は、例えば、Ｚｎ（亜鉛）がドープされたＩｎＰ基板である。半導体基板１０は、略直方体状に形成されており、半導体積層体１１が積層される主面１０ａと、主面１０ａとは反対側の面であってレーザ光の出力面となる裏面１０ｂと、を有する。本実施形態では一例として、Ｚ軸方向から見た半導体基板１０の大きさは、半導体積層体１１よりも大きい。より具体的には、Ｚ軸方向から見た場合に、半導体基板１０は、半導体積層体１１よりも大きい四角形状（本実施形態では、略正方形状）に形成されており、半導体積層体１１は、半導体基板１０の主面１０ａの略中央部に設けられている。また、半導体基板１０のうち半導体積層体１１と重なる部分（すなわち、Ｚ軸方向から見た半導体基板１０の略中央部）の厚さは、半導体基板１０のうち半導体積層体１１と重ならない部分（すなわち、Ｚ軸方向から見て四角環状に形成された半導体基板１０の周縁部）の厚さよりも大きくされている。換言すれば、主面１０ａのうち半導体積層体１１と重ならない部分は、主面１０ａのうち半導体積層体１１と重なる部分よりも裏面１０ｂ側に窪んでいる。半導体基板１０（半導体積層体１１と重なる部分）の厚さは、例えば１００μｍ～３００μｍである。
　半導体積層体１１は、半導体基板１０の主面１０ａ上に形成されている。半導体積層体１１は、ｐ型クラッド層１２と、ノンドープガイド層１３と、活性層１４と、ｎ型ガイド層１５と、ｎ型クラッド層１６と、ｎ型コンタクト層１７と、を有する。ｐ型クラッド層１２、ノンドープガイド層１３、活性層１４、ｎ型ガイド層１５、ｎ型クラッド層１６、及びｎ型コンタクト層１７は、半導体基板１０の主面１０ａ上に、この順に積層されている。ｐ型クラッド層１２のエネルギーバンドギャップ、及びｎ型クラッド層１６のエネルギーバンドギャップは、活性層１４のエネルギーバンドギャップよりも大きい。
　Ｚ軸方向から見た場合に、半導体積層体１１のうちｎ型コンタクト層１７を除いた各層は、同様の大きさの四角形状（本実施形態では、略正方形状）に形成されている。一方、ｎ型コンタクト層１７は、Ｚ軸方向から見た場合に、上記各層よりも小さい四角形状（本実施形態では、略正方形状）に形成されており、ｎ型クラッド層１６の上面（ｎ型ガイド層１５側とは反対側の面）の略中央部に配置されている。
　なお、半導体積層体１１は、上述した各層以外の層を含んでいてもよい。例えば、半導体基板１０とｐ型クラッド層１２との間に、他の層（例えば、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ等によって形成された層）が設けられてもよい。
　ｐ型クラッド層１２は、半導体基板１０の主面１０ａ上に形成されている。すなわち、ｐ型クラッド層１２は、半導体基板１０と活性層１４との間に配置されている。ｐ型クラッド層１２は、例えば、ｐ型ドーパントとしてのＺｎがドープされたＩｎＰ層によって形成され得る。ｐ型クラッド層１２の不純物濃度は、例えば、１×１０１７～１×１０１８ｃｍ－３である。積層方向（Ｚ軸方向）におけるｐ型クラッド層１２の厚さは、例えば、１０００ｎｍ以上である。
　ノンドープガイド層１３は、ｐ型クラッド層１２上に形成されている。すなわち、ノンドープガイド層１３は、ｐ型クラッド層１２と活性層１４との間に配置されている。ノンドープガイド層１３には、ｐ型ドーパントであるＺｎはドーピングされていない。ノンドープガイド層１３は、例えば、ＩｎＡｌｘＧａ１－ｘＡｓ（０＜ｘ≦１）によって形成され得る。このような組成のノンドープガイド層１３は、半導体基板１０としてＩｎＰ基板を用いることにより、好適に作製可能となる。積層方向（Ｚ軸方向）におけるノンドープガイド層１３の厚さは、３０ｎｍ～１５０ｎｍである。
　活性層１４は、光を発生させる発光層である。活性層１４は、ノンドープガイド層１３とｎ型ガイド層１５との間に配置されている。活性層１４は、例えば、ＩｎＡｌＧａＡｓ等からなる障壁層とＩｎＧａＡｓ等からなる井戸層とが交互に積層された多重量子井戸構造を有する。積層方向（Ｚ軸方向）における活性層１４の厚さは、５ｎｍ～２００ｎｍである。
　ｎ型ガイド層１５は、活性層１４上に配置されている。すなわち、ｎ型ガイド層１５は、活性層１４に対してノンドープガイド層１３が位置する側とは反対側に配置されている。ｎ型ガイド層１５には、微細な凹凸構造を有する微細構造部が設けられている。本実施形態では、ｎ型ガイド層１５は、第１屈折率を有する基本層１５ａ（すなわち、ｎ型ガイド層１５の本体部）と、第１屈折率とは異なる第２屈折率を有する複数の異屈折率領域１５ｂと、を有する。本実施形態では一例として、上記微細構造部は、積層方向（Ｚ軸方向）から見て二次元状に配置された複数の異屈折率領域１５ｂによって構成されている。
　ｎ型ガイド層１５（基本層１５ａ）には、ｎ型ドーパントとしてのＳｉがドープされている。ｎ型ガイド層１５（基本層１５ａ）は、例えば、ＩｎＡｌＧａＡｓ、ＩｎＧａＡｓＰ等によって形成され得る。ｎ型ガイド層１５（基本層１５ａ）の不純物濃度は、例えば、１×１０１７～１×１０１８ｃｍ－３である。積層方向（Ｚ軸方向）におけるｎ型ガイド層１５の厚さは、好ましくは２μｍ以下であり、例えば、５０ｎｍ～２０００ｎｍである。異屈折率領域１５ｂは、例えば、空孔によって構成され得る。ただし、異屈折率領域１５ｂの構成は上記に限られない。例えば、異屈折率領域１５ｂは、基本層１５ａとは異なる屈折率を有する半導体が空孔内に埋め込まれることによって形成されてもよい。また、空孔である異屈折率領域１５ｂの内部に、アルゴン、窒素等の不活性ガス、又は、水素、空気等のガスが封入されてもよい。
　複数の異屈折率領域１５ｂの二次元配置は、略周期構造を含み得る。モードの等価屈折率をｎとした場合、ｎ型ガイド層１５が選択する波長λ０（＝（√２）×ａ×ｎ、ａは格子間隔）は、活性層１４の発光波長範囲内に含まれている。ｎ型ガイド層１５は、活性層１４の発光波長のうちの波長λ０近傍のバンド端波長の光を、選択的に外部に出力することができる。ｎ型ガイド層１５内に入射したレーザ光は、ｎ型ガイド層１５内において異屈折率領域１５ｂの配置に対応した所定のモードを形成し、所望のパターンを有するレーザビームとして、半導体基板１０の裏面１０ｂから外部に出射される。
　ｎ型クラッド層１６は、ｎ型ガイド層１５上に配置されている。すなわち、ｎ型クラッド層１６は、ｎ型ガイド層１５に対して活性層１４が位置する側とは反対側に配置されている。ｎ型クラッド層１６は、例えば、ｎ型ドーパントとしてのＳｉ（シリコン）がドープされたＩｎＰ層によって形成され得る。ｎ型クラッド層１６の不純物濃度は、例えば、１×１０１７～１×１０１８ｃｍ－３である。積層方向（Ｚ軸方向）におけるｎ型クラッド層１６の厚さは、例えば、１０００ｎｍ以上である。
　ｎ型コンタクト層１７は、ｎ型クラッド層１６上に配置されている。すなわち、ｎ型コンタクト層１７は、ｎ型クラッド層１６に対してｎ型ガイド層１５が位置する側とは反対側に配置されている。ｎ型コンタクト層１７には、ｎ型ドーパントとしてのＳｉがドープされている。ｎ型コンタクト層１７は、例えば、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＰ等によって形成され得る。ｎ型コンタクト層１７の不純物濃度は、例えば、５×１０１８ｃｍ－３以上である。ｎ型コンタクト層１７の厚さは、例えば、２０ｎｍ以上である。
　半導体レーザ素子１Ａは、絶縁膜２０を更に備える。絶縁膜２０は、ｎ型クラッド層１６の上面のうちｎ型コンタクト層１７が設けられていない部分、半導体積層体１１の側面（Ｘ軸方向又はＹ軸方向に交差する面）、及び半導体基板１０の主面１０ａのうち半導体積層体１１が設けられていない部分を覆うように設けられている。すなわち、絶縁膜２０は、半導体レーザ素子１Ａにおける半導体基板１０の主面１０ａ上に設けられた部分の表面のうちｎ型コンタクト層１７の上面を除いた部分を覆うように設けられている。これにより、ｎ型コンタクト層１７の上面は、絶縁膜２０に覆われずに外部に露出している。絶縁膜２０は、例えば、シリコン窒化物（例えばＳｉＮ）、シリコン酸化物（例えばＳｉＯ２）等によって形成され得る。
　半導体レーザ素子１Ａは、ｎ型コンタクト層１７上に設けられた電極１８（第１電極）と、半導体基板１０の裏面１０ｂ上に設けられた電極１９（第２電極）と、を更に備える。電極１８は、ｎ型コンタクト層１７とオーミック接触を成している。電極１９は、半導体基板１０とオーミック接触を成している。本実施形態では一例として、電極１８は、ｎ型コンタクト層１７及びｎ型コンタクト層１７の周縁部に設けられた絶縁膜２０の一部を覆うように、半導体積層体１１上に設けられている。すなわち、Ｚ軸方向から見た電極１８の形状は、ｎ型コンタクト層１７よりも若干大きい四角形状（本実施形態では、略正方形状）とされている。電極１９は、裏面１０ｂの中央部を露出させる四角形状（本実施形態では、略正方形状）の開口１９ａを有する四角環状に形成されている。半導体基板１０の裏面１０ｂのうち電極１９が設けられていない部分（開口１９ａ内の領域を含む）には、反射防止膜２１が設けられている。反射防止膜２１は、例えば、シリコン窒化物（例えばＳｉＮ）、シリコン酸化物（例えばＳｉＯ２）等の誘電体単層膜、或いは誘電体多層膜によって形成され得る。なお、反射防止膜２１は、開口１９ａ内から出力されるレーザ光の反射を防止するためのものであるため、反射防止膜２１のうち開口１９ａ以外の領域に設けられた部分（すなわち、Ｚ軸方向から見て電極１９の外側に位置する部分）は除去されてもよい。
　電極１８と電極１９との間に駆動電流が供給されると、活性層１４内において電子と正孔の再結合が生じ、活性層１４が発光する。この発光に寄与する電子及び正孔、並びに発生した光は、ｐ型クラッド層１２及びｎ型クラッド層１６の間に効率的に閉じ込められる。活性層１４から出射された光は、ｎ型ガイド層１５の内部に入射し、ｎ型ガイド層１５の内部の格子構造（すなわち、複数の異屈折率領域１５ｂにより構成される微細構造）に応じた所定のモードを形成する。ｎ型ガイド層１５から出射したレーザ光は、直接に、裏面１０ｂから開口１９ａを通って半導体レーザ素子１Ａの外部へ出力されるか、又は、電極１８において反射した後に、裏面１０ｂから開口１９ａを通って半導体レーザ素子１Ａの外部へ出力される。
　なお、電極形状を変形することにより、ｎ型コンタクト層１７の表面（上面）からレーザ光を出射することもできる。例えば、電極１９に開口１９ａを設けずに、ｎ型コンタクト層１７の上面に電極１８の開口を設けることにより、レーザ光をｎ型コンタクト層１７の上面から電極１８の上記開口を通して外部に出射することができる。この場合、反射防止膜２１は、半導体基板１０の裏面１０ｂではなく、電極１８の上記開口の内部及び周辺部に設けられてもよい。
　次に、図２～図８を参照して、半導体レーザ素子１Ａの製造方法の一例について説明する。
　まず、図２の（Ａ）に示されるように、有機金属気相成長（ＭＯＣＶＤ）法、分子線エピタキシー法（ＭＢＥ）等を用いることにより、半導体基板１０Ａ上にｐ型クラッド層１２０、ノンドープガイド層１３０、活性層１４０、基本層１５０ａ、及びｎ型キャップ層１６０ａをエピタキシャル成長させる（１次成長処理）。ここで、半導体基板１０Ａ、ｐ型クラッド層１２０、ノンドープガイド層１３０、活性層１４０、及び基本層１５０ａの各々は、後述する素子分離工程（図５参照）を経ることによって、複数の半導体レーザ素子１Ａの各々の半導体基板１０、ｐ型クラッド層１２、ノンドープガイド層１３、活性層１４、及び基本層１５ａになる予定の部分である。すなわち、図２の（Ａ）に示される構造は、複数の半導体レーザ素子１Ａになる予定の部分を含むウェハ状態のものである。また、ｎ型キャップ層１６０ａは、複数の半導体レーザ素子１Ａの各々のｎ型クラッド層１６の一部（ｎ型ガイド層１５０の近傍に位置する部分）を構成する部分である。ｎ型キャップ層１６０ａは、Ａｌを含み得る下層部分（すなわち、活性層１４０、基本層１５０ａ等）の保護（酸化防止）のために設けられる。また、例えばＰＣＶＤ法によってｎ型キャップ層１６０ａ上にＳｉＮ、ＳｉＯ２等からなる絶縁膜３０が成膜されると共に、絶縁膜３０上にレジスト３１（ＥＢレジスト）が塗布される。
　続いて、図２の（Ｂ）に示されるように、電子ビーム描画装置を用いて二次元微細パターンをレジスト３１上に描画し、現像することによって、レジスト３１に二次元微細パターン（孔Ｈ１の一部）が形成される。その後、レジスト３１をマスクとして、絶縁膜３０のエッチング（例えば、反応性イオンエッチング）が実行されることにより、二次元微細パターンが絶縁膜３０にも形成される。以上により、レジスト３１及び絶縁膜３０に二次元微細パターン（複数の孔Ｈ１）が形成される。
　続いて、図３の（Ａ）に示されるように、レジスト３１が除去（剥離）される。続いて、図３の（Ｂ）に示されるように、絶縁膜３０をマスクとして、ｎ型キャップ層１６０ａ及び基本層１５０ａのエッチング（例えば、ドライエッチング）が実行されることにより、基本層１５０ａにおいて上述した異屈折率領域１５ｂが形成される。
　続いて、図４の（Ａ）に示されるように、絶縁膜３０が除去される。続いて、図４の（Ｂ）に示されるように、ｎ型クラッド層１６０及びｎ型コンタクト層１７０をエピタキシャル成長させる（２次成長処理）。ｎ型クラッド層１６０及びｎ型コンタクト層１７０は、後述する素子分離工程（図５参照）を経ることによって、複数の半導体レーザ素子１Ａの各々のｎ型クラッド層１６及びｎ型コンタクト層１７になる予定の部分である。なお、１次成長処理において形成されたｎ型キャップ層１６０ａは、２次成長処理によってｎ型クラッド層１６０と一体化される。
　続いて、図５に示されるように、図４の（Ｂ）に示される構造（ウェハ）の素子分離（切断）及びメサ形成処理が実行される。これにより、上述した電極１８，１９及び絶縁膜２０が設けられる前の状態であって、ｎ型コンタクト層１７がｎ型クラッド層１６の上面の全体を覆うように設けられた状態の構造が複数得られる。図５の（Ｂ）は、図５の（Ａ）に示される構造の平面図（Ｚ軸正方向側から見た図）を示している。このように得られた複数の構造の各々に対して後述する図６～図８の処理が実行されることにより、複数の半導体レーザ素子１Ａが得られる。
　続いて、図６に示されるように、ｎ型コンタクト層１７のうちｎ型クラッド層１６の上面の周縁部に設けられた部分が除去される。図６の（Ｂ）は、図６の（Ａ）に示される構造の平面図（Ｚ軸正方向側から見た図）を示している。
　続いて、図７に示されるように、ｎ型コンタクト層１７の上面及び側面、ｎ型クラッド層１６の上面のうちｎ型コンタクト層１７が設けられていない部分、半導体積層体１１の側面（Ｘ軸方向又はＹ軸方向に交差する面）、並びに半導体基板１０の主面１０ａのうち半導体積層体１１が設けられていない部分を覆うように、絶縁膜２０が成膜される。また、半導体基板１０の裏面１０ｂに、反射防止膜２１が設けられる。例えば、反射防止膜２１は、裏面１０ｂの全体に成膜された後に、電極１９が配置される予定の領域（Ｚ軸方向から見て四角環状の領域）に対応する部分が除去されることによって、図７に示される状態とされる。
　続いて、図８に示されるように、裏面１０ｂに電極１９が形成される。また、絶縁膜２０のうちｎ型コンタクト層１７を覆う部分が除去されることにより、ｎ型コンタクト層１７と電極１８とを接触させるためのコンタクト開口が形成される。続いて、ｎ型コンタクト層１７上に電極１８を形成し、全体に熱をかけて電極１９を半導体基板１０に馴染ませると共に電極１８をｎ型コンタクト層１７に馴染ませる。以上により、図１に示した半導体レーザ素子１Ａが得られる。
［第１実施形態の作用効果］
　以上述べた半導体レーザ素子１Ａでは、ＩｎＡｌｘＧａ１－ｘＡｓによって形成されたノンドープガイド層１３によって、ｐ型クラッド層１２からｎ型クラッド層１６側へのｐ型ドーパント（Ｚｎ）の拡散を好適に抑制することができる。これにより、ｐｎ接合界面の位置を再現性良く活性層１４の内部又は近傍の所望の位置に設定することが容易となる。さらに、ｎ型ガイド層１５をノンドープガイド層１３よりも厚くすることにより、活性層１４で発生するレーザ光の導波モードを、ｐ型層（ｐ型クラッド層１２、ｐ型の半導体基板１０）よりもレーザ光の吸収損失が小さいｎ型層（ｎ型ガイド層１５、ｎ型クラッド層１６）側にシフトさせることができる。これにより、ｐ型層でのレーザ光の吸収損失を好適に抑制することができる。従って、半導体レーザ素子１Ａによれば、歩留まりの向上を図ると共にレーザ光の損失を抑制することができる。また、図１に示されるように、半導体レーザ素子１Ａでは、ｐ型の半導体基板１０を用いることにより、半導体レーザ素子１Ａを駆動させるための電極１８，１９を半導体積層体１１及び半導体基板１０を挟んだ両側に配置する構成を採用することができる。
　また、ｎ型ガイド層１５及びｎ型クラッド層１６には、Ｓｉがドープされている。熱拡散し難いＳｉをｎ型ドーパントとして用いることにより、ｎ型ドーパントのｐ型層側への拡散に起因してｐｎ接合界面が移動してしまうことを好適に抑制することができる。その結果、ｐｎ接合界面の位置をより一層再現性良く所望の位置に調整することが可能となるため、歩留まりをより一層向上させることができる。
　また、積層方向（Ｚ軸方向）におけるｎ型ガイド層１５の厚さは、２μｍ以下（本実施形態では一例として、５０ｎｍ～２０００ｎｍ）である。上述した通り、ｎ型ガイド層１５の厚さをノンドープガイド層１３の厚さよりも大きくすることによって、導波モードをｎ型層側にシフトさせることができる。しかし、ｎ型ガイド層１５を厚くし過ぎると、導波モードが活性層１４から大きく外れてしまい、好適なレーザ発振特性（注入電流に対する光出力の大きさの関係）を得られなくなるおそれがある。これに対して、上記のようにｎ型ガイド層１５の厚さを一定以下（２μｍ以下）に抑えることにより、上述した問題の発生を抑制できる。また、屈折率の高いｎ型ガイド層１５を厚くし過ぎると、基本モードの光だけでなく高次モードの光が発生してしまい、導波モードが安定せず、ビームパターンが乱れるおそれがある。上述したように、ｎ型ガイド層１５の厚さを一定以下に抑えることにより、このような問題の発生も抑制できる。
　また、積層方向（Ｚ軸方向）におけるノンドープガイド層１３の厚さは、３０ｎｍ～１５０ｎｍである。ノンドープガイド層１３の厚さを３０ｎｍ以上に設定することにより、上述したｐ型クラッド層１２からのＺｎの拡散を好適に防止できる。さらに、ノンドープガイド層１３の厚さを１５０ｎｍ以下に設定することにより、ｐ型クラッド層１２が活性層１４から離間し過ぎることを防止できる。その結果、ｐｎ接合界面が活性層１４から大きく外れてしまうこと、ひいてはレーザ発振特性が悪化することを抑制することができる。また、ノンドープガイド層１３の厚さを一定以下（１５０ｎｍ以下）に抑えることにより、劣化し易いＡｌ（ノンドープガイド層１３に含まれるＡｌ）の量を低減し、素子寿命の低下を抑制することもできる。
　また、ｎ型ガイド層１５には、微細な凹凸構造を有する微細構造部（本実施形態では、複数の異屈折率領域１５ｂによって構成された部分）が設けられている。活性層１４に対して半導体基板１０が位置する側とは反対側に位置すると共に他方のガイド層（ノンドープガイド層１３）よりも厚さの大きいｎ型ガイド層１５に対して微細構造部を設けることにより、微細構造部を精度良く加工することが可能となり、微細構造部の安定性を向上させることができる。また、本実施形態のように、微細構造部としての複数の異屈折率領域１５ｂをｎ型ガイド層１５に設けることにより、半導体レーザ素子１Ａを、フォトニック結晶面発光レーザ（本実施形態では一例として、フォトニック結晶面発光レーザ（ＰＣＳＥＬ）の一種であるＳ－ｉＰＭＳＥＬとして機能させることができる。
　また、積層方向（Ｚ軸方向）におけるｎ型ガイド層１５の厚さは、積層方向におけるノンドープガイド層１３の厚さの１．５倍以上（より好ましくは２倍以上）に設定されることが好ましい。一例として、ノンドープガイド層１３の厚さを５０ｎｍとした場合、ｎ型ガイド層１５の厚さは７５ｎｍ以上（より好ましくは１００ｎｍ以上）に設定されることが好ましい。ｎ型ガイド層１５に微細構造部（本実施形態では、複数の異屈折率領域１５ｂによって構成された部分）を設けた場合、微細構造部を設けない場合（すなわち、ｎ型ガイド層１５を基本層１５ａのみで構成した場合）と比較して、導波モードがｐ型層側にシフトしてしまう。ｎ型ガイド層１５の厚さをノンドープガイド層１３の厚さの１．５倍以上にすることにより、このようなシフトの程度を低減し、導波モードが活性層１４から大きく外れてしまうことを抑制し、好適なレーザ発振特性を維持することができる。また、ｎ型ガイド層１５の厚さをノンドープガイド層１３の厚さの２倍以上にすることにより、上述した効果をより確実に得ることができる。
［第２実施形態］
　図９を参照して、第２実施形態に係る半導体レーザ素子１Ｂについて説明する。なお、図９においては、電極（半導体レーザ素子１Ａの電極１８，１９に対応する構成）の図示が省略されている。半導体レーザ素子１Ｂの半導体積層体１１Ｂは、ｎ型ガイド層１５の代わりに、基本層１５ａのみからなるｎ型ガイド層１５Ｂを備える点において、半導体レーザ素子１Ａの半導体積層体１１と主に相違している。すなわち、半導体レーザ素子１Ｂは、フォトニック結晶面発光レーザ（ＰＣＳＥＬ）として構成されていない点において、半導体レーザ素子１Ａと主に相違している。より具体的には、半導体レーザ素子１Ｂは、積層方向（Ｚ軸方向）に直交する共振方向（例えばＸ軸方向）に対向する活性層１４の端面間でレーザ光を共振させ、当該端面からレーザ光を外部に出射する端面出射型のレーザダイオードとして構成されている。
　端面出射型に構成された半導体レーザ素子１Ｂにおいても、上述した面発光型の半導体レーザ素子１Ａと同様の効果が奏される。すなわち、ＩｎＡｌｘＧａ１－ｘＡｓによって形成されたノンドープガイド層１３によって、ｐ型クラッド層１２からｎ型クラッド層１６側へのｐ型ドーパント（Ｚｎ）の拡散を好適に抑制することができる。これにより、ｐｎ接合界面の位置を再現性良く活性層１４の内部又は近傍の所望の位置に設定することが容易となる。さらに、ｎ型ガイド層１５Ｂをノンドープガイド層１３よりも厚くすることにより、活性層１４で発生するレーザ光の導波モードを、ｐ型層（ｐ型クラッド層１２、ｐ型の半導体基板１０）よりもレーザ光の吸収損失が小さいｎ型層（ｎ型ガイド層１５Ｂ、ｎ型クラッド層１６）側にシフトさせることができる。これにより、ｐ型層でのレーザ光の吸収損失を好適に抑制することができる。
　また、端面出射型の半導体レーザ素子１Ｂにおいては、上述したようにｎ型ガイド層１５Ｂをノンドープガイド層１３よりも厚くして導波モードをｎ型層側にシフトさせることにより、さらに以下の効果が得られる。仮に、レーザ光の共振において光が活性層１４（特に活性層１４の端面）に集中し過ぎると、発生した熱によって活性層１４のバンドギャップが縮み、活性層１４に光がより集中し易くなり、活性層１４が劣化し易くなる。その結果、半導体レーザ素子の製品寿命が短くなるおそれがある。これに対して、上述したように導波モードをｎ型層側にシフトさせることにより、共振方向（例えばＸ軸方向）に共振するレーザ光が活性層１４の端面に集中することを抑制し、活性層１４の劣化を抑制すること、ひいては半導体レーザ素子１Ｂの製品寿命の長期化を図ることができる。なお、上述した効果は、端面出射型の半導体レーザ素子１Ｂにおいて特に大きいが、面発光型の半導体レーザ素子１Ａにおいても共振方向（例えばＸ軸方向）に共振するレーザ光の成分が発生し得るため、半導体レーザ素子１Ａにおいても同様の効果が奏される。
［第３実施形態］
　図１０を参照して、第３実施形態に係る半導体レーザ素子１Ｃについて説明する。なお図１０においては、電極（半導体レーザ素子１Ａの電極１８，１９に対応する構成）の図示が省略されている。半導体レーザ素子１Ｃの半導体積層体１１Ｃは、ｎ型ガイド層１５の代わりに、ｎ型ガイド層１５Ｃを備える点において、半導体レーザ素子１Ａの半導体積層体１１と主に相違している。半導体レーザ素子１Ｃは、半導体レーザ素子１Ｂと同様の端面出射型のレーザダイオードとして構成されている。ｎ型ガイド層１５Ｃは、積層方向（Ｚ軸方向）に直交する活性層１４の共振方向（例えばＸ軸方向）に沿って分布する回折格子１５ｃ（微細構造部）を有する点において、半導体レーザ素子１Ｂのｎ型ガイド層１５Ｂと相違している。
　半導体レーザ素子１Ｃにおいても、上述した半導体レーザ素子１Ａ，１Ｂと同様の効果が奏される。また、回折格子１５ｃが設けられたｎ型ガイド層１５Ｃにより、半導体レーザ素子１Ｃを分布帰還型（ＤＦＢ：Distributed　feedback）半導体レーザとして機能させることができる。
　続いて、図１１を参照して、本開示の実施例（一例として、図９に示した半導体レーザ素子１Ｂの構造）の効果（Ｚｎの拡散防止効果）について補足する。図１１は、半導体レーザ素子１Ｂの半導体積層体１１Ｂの各層に含まれる元素をＳＩＭＳ分析した結果を示すグラフである。図１１において、横軸は、ｎ型コンタクト層１７の上面を原点（０）として半導体基板１０側に向かう方向（Ｚ軸負方向）を正方向とした距離（深さ）を示している。また、縦軸（左）は、Ｚｎ，Ｓｉの濃度（atoms/cm3：１立方ｃｍあたりの原子数）を示しており、縦軸（右）は、Ａｌの二次イオン強度（counts/sec：１秒間に検出された二次イオン数）を示している。また、図１１のグラフに示される領域Ｒ１，Ｒ２，Ｒ３は、図９に示した領域Ｒ１，Ｒ２，Ｒ３に対応している。すなわち、領域Ｒ１はｎ型コンタクト層１７及びｎ型クラッド層１６を含む領域であり、領域Ｒ２はｎ型ガイド層１５Ｂ、活性層１４、及びノンドープガイド層１３を含む領域であり、領域Ｒ３はｐ型クラッド層１２を含む領域である。
　図１１のグラフに示されるように、本実施例（半導体レーザ素子１Ｂ）の構造では、ノンドープガイド層１３によって、Ｚｎの拡散（すなわち、領域Ｒ３から領域Ｒ２へのＺｎの拡散）が好適に抑制されることが確認された。また、拡散し難いｎ型ドーパント（Ｓｉ）を用いることにより、ｎ型ドーパントの領域Ｒ１から領域Ｒ２への拡散も防止されることが確認された。なお、上記のＳＩＭＳ分析は半導体レーザ素子１Ｂの構造に対して実施されたが、半導体レーザ素子１Ａ，１Ｃも、半導体レーザ素子１Ｂと同様のノンドープガイド層１３を備えるため、同様の結果が得られると考えられる。
　続いて、図１２に示される比較例に係る半導体レーザ素子１００について説明すると共に、特に微細構造部を設ける場合の本開示の実施形態（例えば半導体レーザ素子１Ａ，１Ｃ）の効果について補足する。図１２に示される半導体レーザ素子１００は、ｎ型の半導体基板１１０と、半導体基板１１０上にこの順に積層された、ｎ型クラッド層１１２、ｎ型ガイド層１１３、活性層１１４、ノンドープガイド層１１５、ｐ型クラッド層１１６、及びｐ型コンタクト層１１７と、を備える。このように、半導体レーザ素子１００は、半導体レーザ素子１Ａのｎ型及びｐ型の構造を反転させたような構造を有している。すなわち、半導体レーザ素子１Ａでは、ｐ型の半導体基板１０が用いられることにより、活性層１４の下側（活性層１４に対して半導体基板１０が位置する側）にｐ型層が配置され、活性層１４の上側にｎ型層が配置されていた。これに対して、半導体レーザ素子１００では、ｎ型の半導体基板１１０が用いられることにより、活性層１１４の下側（活性層１１４に対して半導体基板１１０が位置する側）にｎ型層が配置され、活性層１１４の上側にｐ型層が配置されている。
　半導体基板１１０は、Ｓ（硫黄）がドープされたＩｎＰ基板である。ｎ型クラッド層１１２は、半導体レーザ素子１Ａのｎ型クラッド層１６と同様の構成を有する。ｎ型ガイド層１１３は、半導体レーザ素子１Ａのｎ型ガイド層１５と同様の構成を有する。すなわち、ｎ型ガイド層１１３は、基本層１５ａと同様の基本層１１３ａと、複数の異屈折率領域１５ｂと同様の複数の異屈折率領域１１３ｂと、を有する。活性層１１４は、半導体レーザ素子１Ａの活性層１４と同様の構成を有する。ノンドープガイド層１１５は、半導体レーザ素子１Ａのノンドープガイド層１３と同様の構成を有する。ｐ型クラッド層１１６は、半導体レーザ素子１Ａのｐ型クラッド層１２と同様の構成を有する。ｐ型コンタクト層１１７は、ｐ型ドーパントとしてのＺｎがドープされたＩｎＧａＡｓ層によって形成されている。
　上記のように構成された半導体レーザ素子１００によっても、ノンドープガイド層１１５によって、ｐ型クラッド層１１６からｎ型クラッド層１１２側へのｐ型ドーパント（Ｚｎ）の拡散を抑制できる。しかし、半導体レーザ素子１００の構造では、微細構造部（ここでは一例として、複数の異屈折率領域１１３ｂ）を設けるための層厚を確保可能なｎ型ガイド層１１３が、活性層１１４の下側（すなわち、活性層１４と半導体基板１１０との間）に設けられる。このため、活性層１１４の直下（半導体基板１１０側）の層（ｎ型ガイド層１１３）の結晶表面が、微細構造部（複数の異屈折率領域１１３ｂ）が形成されることによって荒らされる。従って、上述した半導体レーザ素子１Ａの製造工程で説明したような処理によって、半導体基板１１０上に各層を成長させて半導体レーザ素子１００を製造する場合において、表面が荒れたｎ型ガイド層１１３上に活性層１１４を精度良く作製するための製造難易度が高くなる。このことは、ｎ型ガイド層１１３に微細構造部としての回折格子１５ｃ（図１０参照）を形成する場合も同様である。このような半導体レーザ素子１００に対して、上述した半導体レーザ素子１Ａ，１Ｃでは、ｐ型の半導体基板１０を用いることにより、微細構造部を形成するための層厚を確保可能なガイド層（ｎ型ガイド層１５）を活性層１４よりも上側（すなわち、活性層１４に対して半導体基板１０が位置する側とは反対側）に設けることができる。このため、図２の（Ａ）に示したように容易且つ精度良く活性層１４を作製した後に、活性層１４よりも上側のｎ型ガイド層１５に微細構造部を形成する処理を行うことができる。従って、半導体レーザ素子１Ａ，１Ｃによれば、ガイド層に微細構造部を設ける場合において、半導体レーザ素子１００よりも製造工程を容易化できると共に、歩留まりを向上させることができる。
［第４実施形態］
　図１３～図１５を参照して、第４実施形態に係る半導体レーザ素子１Ｄについて説明する。図１３に示されるように、半導体レーザ素子１Ｄは、半導体基板１０、半導体積層体１１、及び電極１９の代わりに、半導体基板１０Ｄ、半導体積層体１１Ｄ、及び電極１９Ｄを備える点において、半導体レーザ素子１Ａと主に相違している。半導体レーザ素子１Ｄは、半導体レーザ素子１Ａと同様の面発光型のレーザダイオードとして構成されている。
　半導体基板１０Ｄは、ｎ型の半導体基板である点において、ｐ型の半導体基板１０と相違している。半導体基板１０Ｄの形状等の他の構成は、半導体基板１０と同様である。半導体基板１０Ｄは、例えば、Ｓ（硫黄）がドープされたＩｎＰ基板、Ｓｎ（スズ）がドープされたＩｎＰ基板等によって形成され得る。
　半導体積層体１１Ｄは、ｐ型コンタクト層２２を更に備える点において、半導体積層体１１と相違している。ｐ型コンタクト層２２は、ｐ型クラッド層１２と接触するように設けられている。本実施形態では、ｐ型コンタクト層２２は、半導体基板１０Ｄの主面１０ａとｐ型クラッド層１２との間に配置されている。なお、ｐ型コンタクト層２２は、１層で形成される形に限定されず、複数の層によって形成されてもよい。例えば、ｐ型コンタクト層２２は、ｐ型クラッド層１２との間の電気的抵抗を下げるためにｐ型クラッド層１２と接触するように設けられる層（バッファ層とも呼ばれる）をｐ型コンタクト層２２の一部として含んでもよい。
　半導体積層体１１Ｄには、半導体積層体１１Ｄにおける半導体基板１０Ｄ側とは反対側の表面（本実施形態では、ｎ型クラッド層１６の上面）からｐ型コンタクト層２２における半導体基板１０Ｄ側とは反対側の表面２２ａ（第１表面）まで延びる溝部Ｇ１が設けられている。図１４及び図１５に示されるように、本実施形態では一例として、溝部Ｇ１は、Ｚ軸方向から見た場合に、Ｌ字状に設けられている。半導体積層体１１Ｄは、溝部Ｇ１によって、発光部Ｐ１（第１部分）と非発光部Ｐ２（第２部分）とに分離されている。発光部Ｐ１は、レーザ光を出力（面発光）するように構成された部分であり、Ｚ軸方向から見た場合に、略正方形状に形成されている。非発光部Ｐ２は、レーザ光を出力しない部分であり、溝部Ｇ１の外周に沿ってＬ字状に形成されている。発光部Ｐの幅（Ｘ軸方向又はＹ軸方向の幅）は、例えば、５００μｍ程度である。
　半導体レーザ素子１Ｄでは、絶縁膜２０は、発光部Ｐ１（ｎ型クラッド層１６）の上面、溝部Ｇ１の内面（発光部Ｐ１の側面、非発光部Ｐ２の側面、及びｐ型コンタクト層２２の上面）、及び非発光部Ｐ２（ｎ型クラッド層１６）の上面に設けられている。絶縁膜２０のうち溝部Ｇ１の底部（すなわち、ｐ型コンタクト層２２の上部）に対応する部分には、ｐ型コンタクト層２２の表面２２ａを露出させるための開口部２０ａが形成されている。一例として、開口部２０ａは、Ｌ字状の溝部Ｇ１の全域に設けられている。すなわち、Ｚ軸方向から見た場合に、開口部２０ａは、溝部Ｇ１に沿ったＬ字状に形成されている。
　半導体積層体１１Ｄにおいては、電極１８に対向する電極１９Ｄは、非発光部Ｐ２における半導体基板１０Ｄ側とは反対側の表面上から、非発光部Ｐ２の側面に沿って、ｐ型コンタクト層２２の表面２２ａ上まで延びるように設けられている。すなわち、本実施形態では、電極１９Ｄは、非発光部Ｐ２の上面及び側面に成膜された絶縁膜２０上に設けられると共に、絶縁膜２０の開口部２０ａまで延び、開口部２０ａによって露出されたｐ型コンタクト層２２の表面２２ａと接触するように設けられている。
　次に、図１４及び図１５を参照して、半導体レーザ素子１Ｄの製造方法の一例について説明する。なお、図１４及び図１５は模式図であるため、実際には厚みのある部材の一部について厚みが図示されていない箇所がある。まず、図１４に示されるように、半導体基板１０Ｄ上に半導体積層体１１Ｄを結晶成長させ、エッチング等によって溝部Ｇ１を形成する。続いて、図１５に示されるように、絶縁膜２０の成膜及び電極１８，１９Ｄの形成を順に行うと共に、反射防止膜２１を成膜する。以上により、図１３に示した構造を有する半導体レーザ素子１Ｄが得られる。
　半導体レーザ素子１Ｄでは、ｎ型の半導体基板１０Ｄを用いることにより、半導体レーザ素子１Ｄを半導体基板１０Ｄにおける半導体積層体１１Ｄ側とは反対側の面（裏面１０ｂ）からレーザ光を出射する面発光レーザとして構成する場合において、ｐ型の半導体基板１０を用いる場合よりも、半導体基板１０Ｄにおけるレーザ光の吸収損失を低減できるため、レーザ光の出力を増大させることができる。
　また、半導体レーザ素子１Ｄでは、電極１８が、発光部Ｐ１のｎ型コンタクト層１７上に設けられると共に、電極１９Ｄが、非発光部Ｐ２における半導体基板１０Ｄ側とは反対側の表面上からｐ型コンタクト層２２の表面２２ａ上まで延びるように設けられている。上記構成によれば、ｎ型の半導体基板１０Ｄを用いる場合において、半導体レーザ素子１Ｄを駆動させるための電極１９を好適に配置することができる。より具体的には、図１３に示されるように、電極１８及び電極１９Ｄが略同一平面上において溝部Ｇ１を挟んで空間的に分離されるように配置される。これにより、図１６に示されるように、半導体レーザ素子１Ｄをいわゆるエピサイドダウン実装によって、配線基板５０上に容易に実装することが可能となる。図１６の例では、配線基板５０は、矩形板状に形成されている。また、配線基板５０は、半導体レーザ素子１Ｄが配置される面５０ａと、面５０ａ上において互いに絶縁された電極５１（カソード電極）及び電極５２（アノード電極）と、を有している。電極５１は、発光部Ｐ１上の電極１８と重なる領域Ａ１を有しており、電極５２は、非発光部Ｐ２上の電極１９Ｄと重なる領域Ａ２を有している。半導体レーザ素子１Ｄによれば、領域Ａ１，Ａ２に電極１８，１９Ｄが重なるように、半導体積層体１１Ｄにおける半導体基板１０Ｄ側とは反対側の面を、配線基板５０の面５０ａ上に容易に実装することができる。
［第５実施形態］
　図１７を参照して、第５実施形態に係る半導体レーザ素子１Ｅについて説明する。図１７に示されるように、半導体レーザ素子１Ｅは、半導体基板１０、半導体積層体１１、及び電極１８，１９の代わりに、半導体基板１０Ｄ、半導体積層体１１Ｅ、及び電極１８Ｅ，１９Ｅを備える点において、半導体レーザ素子１Ａと主に相違している。半導体レーザ素子１Ｅは、半導体レーザ素子１Ａ，１Ｄと同様の面発光型のレーザダイオードとして構成されている。なお、半導体レーザ素子１Ｅでは、絶縁膜２０が設けられていないが、半導体レーザ素子１Ａ，１Ｄと同様の絶縁膜が設けられてもよい。
　半導体積層体１１Ｅには、半導体積層体１１Ｅにおける半導体基板１０Ｄ側とは反対側の表面からｐ型クラッド層１２の内部であって半導体基板１０Ｄから離間した位置まで延びる溝部Ｇ２が設けられている。図１７の例では、溝部Ｇ２は、半導体積層体１１ＥのＸ軸方向における一方の縁部をＹ軸方向に沿って切り欠いた形状を有する切り欠き溝として構成されている。なお、溝部Ｇ２は、半導体積層体１１ＥのＹ軸方向における縁部に沿った部分にも設けられてもよい。
　ｐ型クラッド層１２のうち溝部Ｇ２の底面Ｂと半導体基板１０Ｄの主面１０ａとの間の部分１２ａの厚み（Ｚ軸方向の長さ）は、ｐ型クラッド層１２のうち溝部Ｇ２が形成されていない部分（半導体レーザ素子１Ｄの発光部Ｐ１に対応する部分）の厚みよりも小さい。半導体レーザ素子１Ｅでは、ｐ型コンタクト層２２Ｅは、溝部Ｇ２の内部に配置（積層）されている。本実施形態では、ｐ型コンタクト層２２Ｅは、上記部分１２ａの上面（すなわち、溝部Ｇ２の底面Ｂ上）に配置されている。また、電極１８Ｅがｎ型コンタクト層１７上に設けられると共に、電極１９Ｅがｐ型コンタクト層２２Ｅの表面２２ａ（底面Ｂ側とは反対側の面）上に設けられている。
　半導体レーザ素子１Ｅは、例えば以下のようにして製造することができる。まず、半導体基板１０Ｄ上に半導体積層体１１Ｅ（溝部Ｇ２が形成されていない状態の積層体）が形成される。続いて、ｐ型クラッド層１２の部分１２ａが残るように、エッチング等によって半導体積層体１１Ｅに溝部Ｇ２が形成される。続いて、部分１２ａ上にｐ型コンタクト層２２Ｅが形成される。続いて、電極１８Ｅ，１９Ｅ及び反射防止膜２１が形成される。以上により、図１７に示した構造を有する半導体レーザ素子１Ｅが得られる。
　半導体レーザ素子１Ｅによれば、半導体レーザ素子１Ｄの構造のように半導体基板１０Ｄとｐ型クラッド層１２との間にｐ型コンタクト層２２を形成する必要がないため、ｐ型コンタクト層２２におけるレーザ光の吸収損失の発生を回避できる。これにより、レーザ光の出力をより一層増大させることができる。
［第６実施形態］
　図１８及び図１９を参照して、第６実施形態に係る半導体レーザ素子１Ｆについて説明する。図１８及び図１９に示されるように、半導体レーザ素子１Ｆは、電極１８，１９Ｄに加えて、半導体レーザ素子１Ａの電極１９と同様に半導体基板１０Ｄの裏面１０ｂ（半導体基板における半導体積層体側とは反対側の表面）上に形成された電極２３（第３電極）を備える点において、半導体レーザ素子１Ｄと主に相違している。
　半導体レーザ素子１Ｆでは、配線基板５０の電極５１に接続される電極１８をエミッタ電極として機能させ、配線基板５０の電極５２に接続される電極１９Ｄをベース電極として機能させ、電極２３をコレクタ電極として機能させることにより、半導体レーザ素子１Ｆを高速動作可能なトランジスタレーザとして動作させることが可能となる。より具体的には、エミッタ電極（電極１８）から注入されたキャリアをコレクタ電極（電極２３）によって引き抜くように動作させることにより、活性層１４への高速なキャリア供給を実現することができる。その結果、半導体レーザ素子１Ｆを高速変調可能なトランジスタレーザとして機能させることができる。
　以上、本開示の実施形態及びいくつかの変形例について説明したが、本開示は、上記の実施形態及び各変形例で示した構成に限られない。各構成の材料及び形状は、上述した具体的な材料及び形状に限らず、上述した以外の様々な材料及び形状を採用することができる。また、上記の実施形態及び各変形例に含まれる一部の構成は、適宜省略又は変更されてもよい。例えば、上記実施形態では、半導体レーザ素子に含まれるいくつかの特徴的な構成、及び各構成によって発揮されるいくつかの効果について説明したが、本開示に係る半導体レーザ素子は、必ずしも、上記実施形態で説明された全ての効果を発揮するように構成される必要はなく、上記実施形態で説明された一部の効果のみを発揮するように構成されてもよい。後者の場合には、半導体レーザ素子は、少なくとも当該一部の効果を発揮するために必須の構成を備えていればよく、当該一部の効果を発揮するために必須ではない構成は適宜省略又は変更されてもよい。なお、一の効果に着目した場合において、当該一の効果を発揮するために必須の構成は、当業者を基準として、技術常識及び本明細書の記載に基づいて、合理的に把握されるべきである。以下、本開示の半導体レーザ素子について、いくつかの具体的な変形例を例示するが、半導体レーザ素子の変形例が以下に例示する具体的な形態のみに限定されないことはいうまでもない。
　例えば、第４実施形態及び第５実施形態は、組み合わされてもよい。すなわち、第５実施形態の半導体レーザ素子１Ｅにおいて、溝部Ｇ２の代わりに第４実施形態の溝部Ｇ１と同様の溝部が設けられ、発光部Ｐ１及び非発光部Ｐ２が設けられてもよい。そして、電極１９Ｅは、非発光部Ｐ２の上面まで延びるように形成されてもよい。この場合、第５実施形態の効果（すなわち、半導体基板１０Ｄとｐ型クラッド層１２との間にｐ型コンタクト層２２を設けないことによって光吸収損失を抑制できる効果）を得ると共に、第４実施形態の効果（すなわち、図１６に示したようなエピサイドダウン実装を容易に行うことができる効果）を得ることができる。
　また、第５実施形態の半導体レーザ素子１Ｅに、第６実施形態の電極２３を追加で設けてもよい。このような構成によっても、第６実施形態の半導体レーザ素子１Ｆと同様に、半導体レーザ素子１Ｅをトランジスタレーザとして動作させることが可能となる。
　また、第４実施形態の半導体レーザ素子１Ｄにおいて、溝部Ｇ１の形状は、必ずしも発光部Ｐ１の隣接する２辺に沿ったＬ字状に形成される必要はない。例えば、Ｚ軸方向から見た場合において互いに対向する発光部Ｐ１の２辺（例えば、Ｘ軸方向に対向する２辺、又は、Ｙ軸方向に対向する２辺）に沿って、２つの独立した（分離された）溝部が形成されてもよい。また、発光部Ｐ１の１辺のみに沿ったＩ字状の溝部が形成されてもよいし、発光部Ｐ１の３辺に沿ったＵ字状の溝部が形成されてもよいし、発光部Ｐ１の４辺に沿った四角環状の溝部が形成されてもよい。このように、溝部Ｇ１の形状は特定の形状に限定されない。ただし、本実施形態のように、溝部Ｇ１をＬ字状に形成することにより、発光部Ｐ１の面積、及び非発光部Ｐ２の実装面の面積（すなわち、電極１９Ｄと電極５２との接触面積）をバランス良く確保することができる。なお、発光部Ｐ１に対する電流注入を好適に行う観点においては、溝部Ｇ１の形状は、四角環状、Ｕ字状、Ｌ字状、Ｉ字状の順に好ましい。すなわち、上記観点においては、溝部Ｇ１の形状は、発光部Ｐ１の四方から電流注入が可能な四角環状であることが最も好ましく、次いで発光部Ｐ１の３辺から電流注入が可能なＵ字状であることが好ましく、次いで発光部Ｐ１の２辺から電流注入が可能なＬ字状であることが好ましく、次いで発光部Ｐ１の１辺から電流注入が可能なＩ字状であることが好ましい。一方、半導体レーザ素子１Ｄの実装面積（すなわち、半導体レーザ素子１ＤのＸ軸方向及びＹ軸方向の幅）を小型化する観点においては、溝部Ｇ１の形状は、Ｉ字状、Ｌ字状、Ｕ字状、四角環状の順に好ましい。すなわち、溝部Ｇ１の形状を発光部Ｐ１の四方を周囲する四角環状にした場合には、実装面積が最も大きくなるのに対して、溝部Ｇ１の形状を発光部Ｐ１の一辺のみに沿って設けるＩ字状にした場合には、残りの３辺に沿った部分が減る分だけ、溝部Ｇ１を四角環状に形成した場合よりも実装面積を低減できる。
　また、半導体レーザ素子１Ｄ～１Ｆは、半導体レーザ素子１Ｂと同様のｎ型ガイド層１５Ｂを備えることにより、端面出射型のレーザダイオードとして構成されてもよい。
　１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ…半導体レーザ素子、１０，１０Ｄ…半導体基板、１１，１１Ｂ，１１Ｃ，１１Ｄ，１１Ｅ…半導体積層体、１２…ｐ型クラッド層、１３…ノンドープガイド層、１４…活性層、１５，１５Ｂ，１５Ｃ…ｎ型ガイド層、１４…活性層、１５ａ…基本層、１５ｂ…異屈折率領域（微細構造部）、１５ｃ…回折格子（微細構造部）、１７…ｎ型コンタクト層、１８，１８Ｅ…電極（第１電極）、１９，１９Ｄ，１９Ｅ…電極（第２電極）、２２，２２Ｅ…ｐ型コンタクト層、２２ａ…表面（第１表面）、２３…電極（第３電極）、Ｇ１，Ｇ２…溝部、Ｐ１…発光部（第１部分）、Ｐ２…非発光部（第２部分）。

Claims (14)

  1. 　半導体基板と、前記半導体基板上に形成された半導体積層体と、を備え、
    　前記半導体積層体は、
    　　活性層と、
    　　前記半導体基板と前記活性層との間に配置されるｐ型クラッド層と、
    　　前記ｐ型クラッド層と前記活性層との間に配置されるノンドープガイド層と、
    　　前記活性層に対して前記ノンドープガイド層が位置する側とは反対側に配置されるｎ型ガイド層と、
    　　前記ｎ型ガイド層に対して前記活性層が位置する側とは反対側に配置されるｎ型クラッド層と、を有し、
    　前記ｐ型クラッド層には、Ｚｎがドープされており、
    　前記ノンドープガイド層は、ＩｎＡｌｘＧａ１－ｘＡｓ（０＜ｘ≦１）によって形成されており、
    　前記半導体積層体の積層方向における前記ｎ型ガイド層の厚さは、前記積層方向における前記ノンドープガイド層の厚さよりも大きい、半導体レーザ素子。
  2. 　前記半導体基板は、ｐ型である、請求項１に記載の半導体レーザ素子。
  3. 　前記半導体積層体は、前記ｎ型クラッド層に対して前記ｎ型ガイド層が位置する側とは反対側に配置されるｎ型コンタクト層を更に有し、
    　前記ｎ型コンタクト層上に設けられた第１電極と、
    　前記半導体基板における前記半導体積層体側とは反対側の表面上に設けられた第２電極と、を更に備える、請求項２に記載の半導体レーザ素子。
  4. 　前記半導体基板は、ｎ型であり、
    　前記半導体積層体は、前記ｐ型クラッド層と接触するように設けられたｐ型コンタクト層を有する、請求項１に記載の半導体レーザ素子。
  5. 　前記ｐ型コンタクト層は、前記半導体基板と前記ｐ型クラッド層との間に配置されており、
    　前記半導体積層体には、前記半導体積層体における前記半導体基板側とは反対側の表面から前記ｐ型コンタクト層における前記半導体基板側とは反対側の第１表面まで延びると共に、前記半導体積層体を第１部分と第２部分とに分離する溝部が設けられており、
    　前記第１部分には、前記ｎ型クラッド層に対して前記ｎ型ガイド層が位置する側とは反対側に配置されるｎ型コンタクト層が設けられており、
    　前記ｎ型コンタクト層上に設けられた第１電極と、
    　前記第２部分における前記半導体基板側とは反対側の表面上から前記第１表面上まで延びるように設けられた第２電極と、を更に備える、請求項４に記載の半導体レーザ素子。
  6. 　前記半導体積層体は、前記ｎ型クラッド層に対して前記ｎ型ガイド層が位置する側とは反対側に配置されるｎ型コンタクト層を更に有し、
    　前記半導体積層体には、前記半導体積層体における前記半導体基板側とは反対側の表面から前記ｐ型クラッド層の内部であって前記半導体基板から離間した位置まで延びる溝部が設けられており、
    　前記ｐ型コンタクト層は、前記溝部の内部に配置されており、
    　前記ｎ型コンタクト層上に設けられた第１電極と、
    　前記ｐ型コンタクト層上に設けられた第２電極と、を更に備える、請求項４に記載の半導体レーザ素子。
  7. 　前記半導体基板における前記半導体積層体側とは反対側の表面上に設けられた第３電極を更に備える、請求項５又は６に記載の半導体レーザ素子。
  8. 　前記ｎ型ガイド層及び前記ｎ型クラッド層には、Ｓｉがドープされている、請求項１～６のいずれか一項に記載の半導体レーザ素子。
  9. 　前記積層方向における前記ｎ型ガイド層の厚さは、２μｍ以下である、請求項１～６のいずれか一項に記載の半導体レーザ素子。
  10. 　前記積層方向における前記ノンドープガイド層の厚さは、３０ｎｍ～１５０ｎｍである、請求項１～６のいずれか一項に記載の半導体レーザ素子。
  11. 　前記ｎ型ガイド層には、微細な凹凸構造を有する微細構造部が設けられている、請求項１～６のいずれか一項に記載の半導体レーザ素子。
  12. 　前記ｎ型ガイド層は、第１屈折率を有する基本層と、前記第１屈折率とは異なる第２屈折率を有する複数の異屈折率領域と、を有し、
    　前記微細構造部は、前記積層方向から見て二次元状に配置された前記複数の異屈折率領域によって構成されている、請求項１１に記載の半導体レーザ素子。
  13. 　前記微細構造部は、前記積層方向に直交する前記活性層の共振方向に沿って分布する回折格子を有する、請求項１１に記載の半導体レーザ素子。
  14. 　前記積層方向における前記ｎ型ガイド層の厚さは、前記積層方向における前記ノンドープガイド層の厚さの１．５倍以上である、請求項１１に記載の半導体レーザ素子。
PCT/JP2023/027245 2022-12-26 2023-07-25 半導体レーザ素子 WO2024142443A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022-207918 2022-12-26
JP2022207918 2022-12-26
JP2023073637A JP2024092908A (ja) 2022-12-26 2023-04-27 半導体レーザ素子
JP2023-073637 2023-04-27

Publications (1)

Publication Number Publication Date
WO2024142443A1 true WO2024142443A1 (ja) 2024-07-04

Family

ID=91717110

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/027245 WO2024142443A1 (ja) 2022-12-26 2023-07-25 半導体レーザ素子

Country Status (1)

Country Link
WO (1) WO2024142443A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340882A (ja) * 1999-05-27 2000-12-08 Matsushita Electric Ind Co Ltd 窒化物半導体発光素子とその製造方法
JP2003133647A (ja) * 2001-10-22 2003-05-09 Nec Corp 半導体素子およびその作製方法
WO2013121927A1 (ja) * 2012-02-14 2013-08-22 ソニー株式会社 半導体素子
JP2019111664A (ja) * 2017-12-20 2019-07-11 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340882A (ja) * 1999-05-27 2000-12-08 Matsushita Electric Ind Co Ltd 窒化物半導体発光素子とその製造方法
JP2003133647A (ja) * 2001-10-22 2003-05-09 Nec Corp 半導体素子およびその作製方法
WO2013121927A1 (ja) * 2012-02-14 2013-08-22 ソニー株式会社 半導体素子
JP2019111664A (ja) * 2017-12-20 2019-07-11 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置

Similar Documents

Publication Publication Date Title
US6841409B2 (en) Group III-V compound semiconductor and group III-V compound semiconductor device using the same
US8906721B2 (en) Semiconductor light emitting device and method for manufacturing the same
US6754245B2 (en) GaN series surface-emitting laser diode having spacer for effective diffusion of holes between p-type electrode and active layer, and method for manufacturing the same
CN211929898U (zh) 垂直腔面发射激光器件
KR100345452B1 (ko) 상부거울층 양단부에 확산영역을 구비하는 장파장표면방출 레이저 소자 및 그 제조 방법
US7736926B2 (en) Method for manufacturing a light-emitting device with a periodic structure in an active region
KR20190088803A (ko) 반도체 레이저 장치 및 그 제조 방법
US6744797B2 (en) Semiconductor laser device
US7408965B2 (en) Semiconductor laser diode with emission efficiency independent of thickness of p-type cladding layer
US7627011B2 (en) Distributed feedback laser diode and a method for manufacturing the same
US20010050935A1 (en) Surface emitting semiconductor laser device
WO2024142443A1 (ja) 半導体レーザ素子
JP2024092908A (ja) 半導体レーザ素子
US20070127533A1 (en) Long-wavelength vertical cavity surface emitting lasers having oxide aperture and method for manufacturing the same
WO2021177036A1 (ja) 面発光レーザ
CA2112319C (en) Semiconductor laser having an algainp cladding layer
KR20040097898A (ko) 면발광형 반도체 레이저소자 및 그 제조방법
WO2021193375A1 (ja) 面発光レーザ
TWI819895B (zh) 半導體雷射及半導體雷射製造方法
US20240170917A1 (en) Photonic crystal surface-emitting laser and method for manufacturing the same
JPH04216691A (ja) 半導体レーザ装置とその製法
WO2023243298A1 (ja) 垂直共振器型面発光レーザ素子及び垂直共振器型面発光レーザ素子アレイ
WO2021187282A1 (ja) 面発光レーザ
JP2007013100A (ja) 半導体レーザ
JPH10209565A (ja) 横方向電流注入型面発光半導体レーザ装置、その製造方法および半導体レーザアレイ